CN104429169B - 寄生电容补偿型传输线 - Google Patents
寄生电容补偿型传输线 Download PDFInfo
- Publication number
- CN104429169B CN104429169B CN201380035432.XA CN201380035432A CN104429169B CN 104429169 B CN104429169 B CN 104429169B CN 201380035432 A CN201380035432 A CN 201380035432A CN 104429169 B CN104429169 B CN 104429169B
- Authority
- CN
- China
- Prior art keywords
- transmission line
- capacitive element
- frequency
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Structure Of Printed Boards (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
提供了传输线(110),其中该传输线的第一部分(111)被配置为连接到源(210),该传输线的第二部分(112)被配置为连接到负载(220)。电容性元件(113)耦接到该传输线,并且被配置为在负载的频率带宽内的频率处补偿负载和源或传输线中的至少一个间的阻抗差。传输线的第一部分的内部阻抗和传输线的第二部分的内部阻抗之间的差基本上与电容性元件的电容相匹配。
Description
技术领域
本公开涉及高速信号传输线,特别地,涉及用于高速宽带接收机和接口的传输线。
背景技术
随着高速接口的工作频率增加,高频电路元件的输入寄生电容(parasiticcapacitance)必须与频率的增加成反比,以维持可接受的回程损耗并避免插入损耗的恶化。事实上,某些工业标准强制规定的回程损耗和插入损耗的具体水平,可能难以以标准电路元件和传输线设计维持。此外,可能难以在保持足够的静电放电保护的同时充分地小型化输入结构(比如静电放电保护二极管和它们的相关联的寄生电容)。
片上螺旋电感已经被用于补偿寄生输入电容。不幸的是,螺旋电感的尺寸相对较大,而且它们在片上占据的空间显著地阻碍了设计充分小的电路元件。此外,用于改善回程损耗的其它技术(比如微波匹配技术)可能仅在窄频带上有效。
附图说明
图1示出供印刷电路板和管芯(die)之间使用的示例传输线。
图2示出供源和负载之间使用的示例传输线。
图3示出供源和负载之间使用的示例差分传输线。
图4是示出设计传输线的示例方法的流程图。
图5是示出与标准传输线相比,示例传输线的改善的回程损耗的图。
图6是示出与标准传输线相比,示例传输线的改善的插入损耗的图。
具体实施方式
概览
根据本文所阐述的实施例提供传输线,其中传输线的第一部分被配置为连接到源,传输线的第二部分被配置为连接到负载。电容性元件被耦合到传输线,并且被配置为在负载的频率带宽内的频率处补偿负载和源或者传输线中的至少一个之间的阻抗差。传输线的第一部分的内部电容和传输线的第二部分的内部电容之间的差基本上与电容性元件的电容相匹配。
示例实施例
首先参考图1。图1示出包括示例传输线110的示例电路100。信号从印刷电路板101通过焊料120发送到传输线110。传输线110反过来通过封装基板130将信号发送到管芯140上的电路元件。传输线包括第一部分111、第二部分112和电容性元件113。不同于片上螺旋电感,示例传输线110在封装基板130内实现,因此传输线110不消耗宝贵的硅片空间。
电容性元件113被选择为与位于管芯140处的负载、和通过电路板101连接到传输线110的源之间的阻抗差相匹配。阻抗差也可以考虑焊料120的阻抗。第一部分111和第二部分112被配置为使得第一部分111的内部电容基本上等于电容性元件113的电容和第二部分112的内部电容相加所得的电容,所有这些将在下面参考图2进行更详细的描述。
传输线110可以在封装基板130和管芯140之间发送宽带或基带信号。基带信号的频率范围从由数字编码方案决定的频率下限、到奈奎斯特(Nyquist)频率,并且不具有与它相关联的载波频率。不同于利用在窄带内被调制的单载波频率的窄带信令,宽带信号可以利用多载波频率在宽带频率带宽内发送多个频道。
现在转到图2,所示出的图类似于图1,但印刷电路板被一般化成源210,管芯被一般化成负载220。传输线110被用于以负载220的频率带宽内在源210和负载220之间传输信号。在负载220和源210或者传输线110中的至少一个间出现阻抗差。因此,电容性元件130被耦接到传输线110,并且选择电容性元件130的值以补偿负载的频率带宽内的频率(包括大于和等于奈奎斯特频率的频率)处的阻抗差。
此外,第一部分111和第二部分112被配置为使得第一部分111的内部电容和第二部分112的内部电容之间的差等于电容性元件130的电容。
第一部分111的内部电容和第二部分112的内部电容之间的差可以通过将第一部分111和第二部分112配置为在至少一个物理维度上形成区分来达成。例如,在图2中,传输线110的第一部分111包括第一宽度201,传输线110的第二部分112包括第二宽度202。第一宽度201和第二宽度202之间的差造成传输线130的第一部分111的内部电容和第二部分112的内部电容之间的差。例如,可以用标准宽度来构造传输线110的第一部分111,该标准宽度对具体接口或传输技术显示标准特性阻抗。另一方面,第二部分112可以具有宽度202,使得第二部分112的内部电容与电容性元件130的电容的和与第一部分111的内部电容相匹配。如图2中所描绘的,第二部分112的宽度202被制造为比第一部分111的标准宽度201小,使得当电容性元件130的电容被添加到第二部分112的内部电容时,合并后的电容与第一部分111的电容相匹配。
通过改变第二部分112的内部电容,包含电容性元件130不再导致高频下的不连续,基本上消除第二部分112的内部电容和电容性元件130的电容相加不与第一部分111的内部电容相匹配的情况下将会导致的反射和噪声。
图2中所描绘的电容性元件130可以被实施为传输线短截线(stub),并位于传输线110的第一部分111和第二部分112之间的过渡处。可替代地,电容性元件可以耦接到沿传输线110的第二部分112的其它位置以满足对传输线110的性能和制造要求。
现在参考图3。如图3中所描绘的,传输线可以包括差分信号传输线310。差分信号传输线310包括第一部分311和第二部分312。差分信号传输线310还包括第一信号线314a、b和第二信号线315a、b。第一信号线314a、b包括第一部分314a和第二部分314b。第一信号线314a、b被分配给真实信号(true signal)。第二信号线315a、b包括第一部分315a和第二部分315b。第二信号线315a、b被分配给补偿信号(complement signal)。
耦接在第一信号线314a、b和第二信号线315a、b之间的是电容器313。根据图3的示例,电容器313是平行板电容器,第一板316电耦接到第一信号线314a、b,第二板317电耦接到第二信号线315a、b。
此外,差分第一部分311和差分第二部分312被布置为使得差分第一部分311的内部电容和差分第二部分312的内部电容之间的差等于电容器313的电容值。
差分第一部分311的内部电容和差分第二部分312的内部电容之间的差可以通过对差分第一部分311和差分第二部分312进行配置使得它们在至少一个物理维度形成区分来实现。例如,在图3中,第一部分314a和第一部分315a的宽度301大于第二部分314b和第二部分315b的宽度302,类似于图2中所描绘的。具体而言,可以用标准宽度301来构造传输线的差分第一部分311,该标准宽度对具体接口或传输技术显示为标准特性阻抗。另一方面,传输线的差分第二部分312可以具有宽度302使得差分第二部分312的内部电容加上电容器330的电容与差分第一部分311的内部电容相匹配。
根据不同的示例,差分第一部分311的电容和差分第二部分312的电容之间的差可以通过选择第一部分314a和第一部分315a之间的距离来实现,该距离不同于第二部分314b和第二部分315b之间的距离。可替代地,电容差可以通过在第一部分314a和第一部分315a之间放置介电材料或/和在第二部分314b和第二部分315b之间放置另一介电材料来实现。
电容器313的电容可以通过配置第一板316和第二板317的物理尺寸来决定。例如,第一板316和第二板317的长度和宽度可以被选择为与所确定的阻抗差相匹配。可替代地,介电材料可以被放置在电容器313的第一板316和第二板317之间以配置电容器313的电容,使之与所确定的阻抗差相匹配。
转到图4,示出了描绘用于根据本文所描述的技术构造传输线的方法的流程图400。该方法开始于步骤410,其中在负载的频率带宽内感兴趣的频率(frequency ofinterest)处判定负载和源或传输线中的至少一个之间的阻抗差。例如,感兴趣的频率可能在奈奎斯特频率和宽带信号、基带信号或负载的上限工作频率之间。例如,感兴趣的频率可以是大于或等于宽带或基带接口的奈奎斯特频率的频率。根据其它示例,感兴趣的频率可以是略小于奈奎斯特频率的频率。因此,感兴趣的频率可以被选择为在奈奎斯特频率的90%和上限操作频率之间。例如,感兴趣的频率可以被选择为是奈奎斯特频率值的95%。
可以计算源和负载、源和传输线或它们的一些组合之间的阻抗差。当基于传输线判定阻抗差时,具体接口技术的标准特性阻抗可以被用作传输线的阻抗。可替代地,可以根据可在衬底中为具体传输线应用制造的最高阻抗来计算阻抗。例如,可以根据可在衬底中为宽带接口或接收机应用制造的最高阻抗来计算阻抗。
为了判定负载和源或传输线中的至少一个之间的阻抗差,可以计算负载的寄生输入电容和复反射系数(complex reflection coefficient)。
在步骤420中,判定沿传输线的用于插入电容性元件的位置,使得电容性元件补偿感兴趣的频率处的所判定的阻抗差。在步骤420中,插入电容性元件的位置可以通过以下方法来判定:即判定沿传输线的位置,在该位置处虚数的复反射系数的幅值等于负载的复反射系数,但是虚数部分的符号与负载的复反射系数的虚数部分相反。
沿传输线的电容性元件的位置的复反射系数可以通过对源、传输线和负载系统执行史密斯圆图(Smith Chart)分析来确定。具体来说史密斯圆图分析可以包括采用如步骤410中所判定的寄生输入电容和复反射系数,并在史密斯圆图中定位与这些值相对应的点。史密斯圆图内的第二点由反映关于史密斯圆图的实轴的寄生输入电容和复反射系数所需要的相位角来确定。该第二点将具有与先前确定的反射系数的幅度相同的反射系数,但虚数部分的符号相反。实际上,第二点代表沿传输线的、输入寄生电容表现为电感的位置。第二点所代表的沿传输线的位置是可以摆置电容性元件的位置。
确定在该处将电容性元件耦接到传输线的位置可能还包括选择电容性元件的类型,比如开放传输线短截线。可替代地,如果传输线包括差分信令线,则电容性元件可以包括电容器。具体地,如果电容器包括平行板电容器,则一个板可以电耦接到真信令线,第二板可以电耦接到补偿信令线。
在步骤430中,传输线的第一部分的内部电容和传输线的第二部分的内部电容之间的差与电容性元件的电容相匹配。可以通过确定传输线的第一部分和传输线的第二部分间的至少一种物理上的差异来实现传输线的第一部分的内部电容和传输线的第二部分的内部电容之间的差的匹配。例如,传输线的第一部分的宽度可以不同于传输线的第二部分的宽度。可替代地,如果传输线包括差分信号传输线,则真传输线和补偿传输线之间的距离对于传输线的第一部分和传输线的第二部分可以不同。根据另一替代方案,可以在传输线的第一和/或第二部分的至少一个间放置一种材料(比如介电材料),以使传输线的第一部分的内部电容和第二部分的内部电容之间的差与电容性元件的电容相匹配。
此外,传输线的第一部分和第二部分可以被确定为使得电容性元件位于传输线的第一部分和第二部分的过渡处。可替代地,传输线的第一部分和第二部分可以被确定为使得电容性元件可以位于传输线的第二部分内,在从第一部分到第二部分的过渡和负载之间的位置处。
转到图5,其中所描绘的是示出与标准传输线520相比,具体的示例传输线510所具有的优点的图,其中这两种传输线都在基带接口中被实现。图5中所示出的示例的基带接口工作在25Gbps,但其它示例可以在28Gbps接口和50Gbps接口以及工作于超过50Gbps的接口处被实现。如图5中所示出的,示出了工作在1-20GHz频率范围的示例传输线510和标准传输线520的回程损耗补偿性能。根据示例,接口的奈奎斯特频率是12.5Ghz。在奈奎斯特频率处,相对于标准传输线520,示例传输线510示出大约3dB的改善。此外,在从1到大于16GHz的频率范围内,示例传输线510显示出至少一些回程损耗补偿性能改善。
图6与图5相似,它也示出与标准传输线620相比,具体示例传输线610的显著的性能改善,其中这两种传输线都在基带接口中被实现。如图6中所示出的,示例传输线610在12.50GHz的奈奎斯特频率处显示出大于2dB的插入损耗性能改善,并且直到大于16GHz,在3GHz的频率范围内至少有一些改善。
因此,本文所展示的是通过其传输线可以被用于实现无源输入补偿电路的技术,这种无源输入补偿电路改善高频宽带接口的回程和插入损耗性能。因此,传输线可以允许好的宽带匹配,如数字通信应用可能需要的。
以上描述仅意在通过示例的方式。
Claims (25)
1.一种传输线装置,包括:
传输线,所述传输线包括第一部分和第二部分,所述第一部分被配置为连接到源,所述第二部分被配置为连接到负载;
电容性元件,所述电容性元件耦接到所述传输线,并被配置为在所述负载的频率带宽内的频率处补偿所述负载和所述源或所述传输线中的至少一个间的阻抗差;
其中所述传输线的所述第一部分的内部电容和所述传输线的所述第二部分的内部电容之间的差与所述电容性元件的电容相匹配。
2.如权利要求1所述的装置,其中所述电容性元件在所述传输线的所述第一部分和所述传输线的所述第二部分之间的过渡处被耦接到所述传输线。
3.如权利要求1所述的装置,其中所述电容性元件耦接到所述传输线的所述第二部分。
4.如权利要求1所述的装置,其中所述电容性元件包括开放传输线短截线。
5.如权利要求1所述的装置,其中所述传输线的所述第一部分包括第一宽度,所述传输线的所述第二部分包括第二宽度,其中所述第一宽度和所述第二宽度之间的差被配置为造成所述传输线的第一部分的内部电容和所述传输线的第二部分的内部电容之间的差。
6.如权利要求1所述的装置,其中所述传输线的所述第一部分在至少一个物理维度中与所述传输线的所述第二部分形成区分,以造成所述传输线的所述第一部分的内部电容和所述传输线的所述第二部分的内部电容之间的差。
7.如权利要求1所述的装置,其中所述传输线包括具有被分配给真信号的第一信号线和被分配给补偿信号的第二信号线的差分信号传输线,所述电容性元件包括耦接到所述第一信号线和所述第二信号线之间的电容器。
8.如权利要求7所述的装置,其中所述电容器还包括介电材料。
9.如权利要求1所述的装置,其中所述频率大于或等于为经由所述传输线进行传输而调制的基带信号的奈奎斯特频率。
10.如权利要求1所述的装置,其中所述传输线的第一部分和第二部分被配置为工作于基带频率范围中。
11.如权利要求1所述的装置,其中所述传输线的第一部分和第二部分被配置为工作于宽带频率范围中。
12.一种用于传输线的方法,包括:
在负载的频率带宽内的感兴趣的频率处判定负载和源或接口的传输线中的至少一个间的阻抗差;
判定将电容性元件耦接到传输线的位置,使得所述电容性元件在所述感兴趣的频率处补偿所判定的阻抗差;
使所述传输线的第一部分的内部电容和所述传输线的第二部分的内部电容之间的差与所述电容性元件的电容相匹配。
13.如权利要求12所述的方法,其中判定所述阻抗差包括在大于或等于为经由所述传输线进行传输而调制的基带信号的奈奎斯特频率处判定频率差。
14.如权利要求12所述的方法,其中判定所述阻抗差包括:判定所述感兴趣的频率处的寄生输入电容和所述负载的第一复反射系数。
15.如权利要求14所述的方法,其中判定所述位置包括:将所述电容性元件耦接到所述传输线上的某个位置处,所述位置的第二复反射系数的幅值等于第一复反射系数,并且所述第二复反射系数的虚部的符号与所述第一复反射系数相反。
16.如权利要求15所述的方法,其中判定所述位置还包括:通过史密斯圆图分析判定所述传输线上的具有所述第二复反射系数的位置。
17.如权利要求14所述的方法,其中判定所述阻抗差包括:判定所述传输线的寄生输入电容,所述传输线具有能在接口的基底中制造的最高的阻抗。
18.如权利要求12所述的方法,其中所述匹配包括针对所述第一部分设置第一宽度以及针对所述第二部分设置第二宽度。
19.如权利要求12所述的方法,其中判定所述位置包括:将所述电容性元件耦接到从所述第一部分到所述第二部分的过渡处。
20.如权利要求12所述的方法,其中判定所述位置包括:将所述电容性元件耦接到所述第二部分。
21.如权利要求12所述的方法,还包括针对所述电容性元件选择介电材料。
22.一种传输线装置,包括:
封装基底,以及
传输线,所述传输线被布置在所述封装基底内,所述传输线包括连接到源的第一部分、连接到负载的第二部分;
电容性元件,所述电容性元件被配置为在大于或等于为经由所述传输线进行传输而调制的基带信号的奈奎斯特频率的频率处补偿所述负载和所述源或所述传输线中的至少一个间的阻抗差;
其中所述传输线的第一部分的内部电容和所述传输线的第二部分的内部电容之间的差与所述电容性元件的电容相匹配。
23.如权利要求22所述的装置,其中所述电容性元件在所述传输线的第一部分和所述传输线的第二部分之间的过渡处被耦接到所述传输线。
24.如权利要求22所述的装置,其中所述电容性元件包括开放传输线短截线。
25.如权利要求22所述的装置,其中所述传输线包括差分信号传输线,所述差分信号传输线包括被分配给真信号的第一信号线和被分配给补偿信号的第二信号线,
其中所述电容性元件包括平行板电容器,所述平行板电容器包括电耦接到所述第一信号线的第一板和电耦接到所述第二信号线的第二板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/540,965 US9035714B2 (en) | 2012-07-03 | 2012-07-03 | Parasitic capacitance compensating transmission line |
US13/540,965 | 2012-07-03 | ||
PCT/US2013/046507 WO2014007986A1 (en) | 2012-07-03 | 2013-06-19 | Parasitic capacitance compensating transmission line |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104429169A CN104429169A (zh) | 2015-03-18 |
CN104429169B true CN104429169B (zh) | 2017-09-22 |
Family
ID=48747746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380035432.XA Active CN104429169B (zh) | 2012-07-03 | 2013-06-19 | 寄生电容补偿型传输线 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9035714B2 (zh) |
EP (1) | EP2870836B1 (zh) |
CN (1) | CN104429169B (zh) |
WO (1) | WO2014007986A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013339A1 (en) * | 2012-07-16 | 2014-01-23 | Marvell World Trade Ltd. | Overcoming multiple reflections in packages and connectors at high speed broadband signal routing |
CN105763228A (zh) * | 2016-04-29 | 2016-07-13 | 浪潮电子信息产业股份有限公司 | 一种信号传输方法、装置及系统 |
CN106950488B (zh) * | 2017-03-27 | 2021-09-14 | 联想(北京)有限公司 | 一种电路板及检测方法 |
CN107995770B (zh) * | 2017-11-10 | 2021-04-02 | 惠科股份有限公司 | 一种柔性扁平排线和显示面板 |
CN115175455A (zh) * | 2021-04-06 | 2022-10-11 | 英业达科技有限公司 | 平坦化电源递送网路的阻抗的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662294A (en) * | 1970-05-05 | 1972-05-09 | Motorola Inc | Microstrip impedance matching circuit with harmonic terminations |
US5467063A (en) * | 1993-09-21 | 1995-11-14 | Hughes Aircraft Company | Adjustable microwave power divider |
US5477089A (en) * | 1990-11-03 | 1995-12-19 | Grau Limited | Automotive electronic control systems |
CN1541045A (zh) * | 2003-10-27 | 2004-10-27 | 威盛电子股份有限公司 | 信号传输结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5770950A (en) | 1995-09-28 | 1998-06-23 | Cisco Systems, Inc. | Minimizing signal reflection along a transmission line without terminating the transmission line |
US6760208B1 (en) | 2002-12-30 | 2004-07-06 | Motorola, Inc. | Distributive capacitor for high density applications |
US7230835B1 (en) | 2003-07-18 | 2007-06-12 | Cisco Technology, Inc. | Apparatus for reducing signal reflection in a circuit board |
US20070222533A1 (en) | 2006-03-24 | 2007-09-27 | Chun-Yu Lai | Capacitance-compensated differential circuit line layout structure |
CN101047404A (zh) * | 2006-03-31 | 2007-10-03 | 鸿富锦精密工业(深圳)有限公司 | 高速信号传输架构 |
-
2012
- 2012-07-03 US US13/540,965 patent/US9035714B2/en active Active
-
2013
- 2013-06-19 WO PCT/US2013/046507 patent/WO2014007986A1/en active Application Filing
- 2013-06-19 EP EP13734572.4A patent/EP2870836B1/en active Active
- 2013-06-19 CN CN201380035432.XA patent/CN104429169B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662294A (en) * | 1970-05-05 | 1972-05-09 | Motorola Inc | Microstrip impedance matching circuit with harmonic terminations |
US5477089A (en) * | 1990-11-03 | 1995-12-19 | Grau Limited | Automotive electronic control systems |
US5467063A (en) * | 1993-09-21 | 1995-11-14 | Hughes Aircraft Company | Adjustable microwave power divider |
CN1541045A (zh) * | 2003-10-27 | 2004-10-27 | 威盛电子股份有限公司 | 信号传输结构 |
Also Published As
Publication number | Publication date |
---|---|
EP2870836B1 (en) | 2021-03-24 |
US9035714B2 (en) | 2015-05-19 |
CN104429169A (zh) | 2015-03-18 |
US20140009242A1 (en) | 2014-01-09 |
WO2014007986A1 (en) | 2014-01-09 |
EP2870836A1 (en) | 2015-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104429169B (zh) | 寄生电容补偿型传输线 | |
US7755447B2 (en) | Multilayer balun, hybrid integrated circuit module, and multilayer substrate | |
US7612634B2 (en) | High frequency module utilizing a plurality of parallel signal paths | |
US9391354B2 (en) | Directional coupler | |
KR101119910B1 (ko) | 모바일 rfid 리더 송수신 시스템 | |
US7463112B1 (en) | Area efficient, differential T-coil impedance-matching circuit for high speed communications applications | |
CN104811150B (zh) | 电路 | |
TWI531108B (zh) | 雙工器與其線路結構暨射頻收發裝置 | |
JP6192892B2 (ja) | 平面アンテナ用のインピーダンス整合回路 | |
CN105122645A (zh) | 高频模块 | |
US8472894B2 (en) | Signal transmitting/receiving circuit including an impedance matching circuit | |
JP2010522415A (ja) | 格子形回路網のpcbを有するプラグ/ジャックシステム | |
JP2005516525A (ja) | 送信及び/又は受信モジュール | |
US7795996B2 (en) | Multilayered coplanar waveguide filter unit and method of manufacturing the same | |
CN105453428A (zh) | 高频模块 | |
KR20070028545A (ko) | 신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스 | |
US7495530B2 (en) | Dual-band filter | |
US7626473B2 (en) | Signal transmission line for millimeter-wave band | |
CN113556096B (zh) | 用于双工器的封装基板和双工器 | |
US20070103260A1 (en) | Low-pass filter | |
CN113794488B (zh) | 一种射频电路板及射频电路板的制作方法 | |
CN219046291U (zh) | 用于双工器的封装基板和双工器 | |
KR102264255B1 (ko) | Rf 모듈 | |
US20080219382A1 (en) | Signal receiving circuit to transmit high speed signal | |
CN117353694B (zh) | 一种差分阻抗变换器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |