CN104426502A - 多传感器噪声预测滤波的系统和方法 - Google Patents

Abstract

本发明涉及多传感器噪声预测滤波的系统和方法，并提供基于数据处理电路中的多数据流的分支度量计算的系统和方法。

Description

多传感器噪声预测滤波的系统和方法

相关申请的交叉引用

本申请要求Yang于2013年8月29日申请的No.61/871,437、名称为“Systems and Methods for Multiple Sensor Noise PredictiveFiltering”(多传感器噪声预测滤波的系统和方法)的美国专利申请的优先权，作为其的非临时申请。上述临时专利申请的全部内容在此通过引用而被并入，以用于所有目的。

技术领域

本发明涉及数据处理电路中的基于多数据流的分支度量计算的系统和方法。

背景技术

已经开发出各种数据传输系统，包括将数据传输到存储介质并且从存储介质传输数据的存储系统。任何传输的效果都受到数据传输中出现的噪声和准确读取存储介质上的数据的能力的影响。为了提高准确度，可以使用多个传感器来读取存储介质上的数据。对数据流中的每一个进行处理并得到结果。然而，在某些情况下，由于不能充分地对噪声进行滤波，所以从多个流得到的结果并不准确。

因此，至少出于上述原因，本领域中存在用于数据处理的高级系统和方法的需要。

发明内容

本发明涉及数据处理电路中的基于多数据流的分支度量计算的系统和方法。

本发明的各个实施例提供数据处理系统，所述数据处理系统包括：第一多流噪声预测滤波器电路，可操作地用来根据第二数据输入的先前实例和第一数据输入的基于非矩阵的组合，生成与第一数据输入对应的第一中间输出；第二多流噪声预测滤波器电路，可操作地用来根据第一数据输入的先前实例和第二数据输入的基于非矩阵的组合，生成与第二数据输入对应的第二中间输出；以及组合电路，可操作地用来组合至少第一中间输出和第二中间输出，以产生组合分支度量。

本发明内容仅仅提供本发明某些实施例的概要。根据以下详细描述、所附权利要求和附图，本发明的许多其它目的、特征、优点和其它实施例将变得更加完全地显而易见。

附图说明

通过参考说明书剩余部分所描述的附图，可以实现对本发明各个实施例的进一步理解。附图中，在多幅附图中始终使用相似的附图标记来指相似的组件。在某些情况下，包含小写字母的子标记与附图标记相关联，以指明多个相似组件中的一个。当在没有指定现有子标记的情况下对附图标记进行引用时，其意指所有这样的多个相似组件。

图1a-1d描述了具有根据本发明某些实施例的多流噪声滤波电路的数据处理电路；

图2a-2b是显示了根据本发明某些实施例的使用多流噪声滤波的数据处理方法的流程图；以及

图3显示了包括读通道的存储设备，所述读通道具有根据本发明的一个或多个实施例的多流噪声滤波电路。

具体实施方式

本发明涉及执行数据处理的系统和方法，并且更具体地涉及用于数据处理系统中自适应参数修改的系统和方法。

本发明的各个实施例提供包括数据检测器电路和数据解码器电路的数据处理电路。数据检测器电路包括一个或多个多流噪声预测电路，作为数据检测器电路的一部分。将数据检测器电路的检测输出提供给数据解码器电路，所述数据解码器电路应用数据解码算法以试图恢复原始写入数据集。当数据解码算法的应用产生原始写入数据集时，解码输出被称作已经“收敛(converge)”。在某些情况下，这种收敛通过满足数据解码算法中所依赖的所有奇偶校验方程来表示。基于在此所提供的公开内容，本领域技术人员将认识到认为解码输出已经收敛的各种情形。这种收敛的数据集被作为数据处理电路的输出来提供。通过数据检测器电路和数据解码器电路的完整周期被称作“全局迭代”。在某些情况下，数据处理电路被设计成允许多次全局迭代。在各种情况下，数据解码电路可以在给定的全局迭代期间对检测输出多次应用数据解码算法。在此情况下，数据解码算法的每次应用在此被称作“局部迭代”。

本发明的各个实施例提供数据处理系统，所述数据处理系统包括：第一多流噪声预测滤波器电路，可操作地用来根据第二数据输入的先前实例和第一数据输入的基于非矩阵的组合，生成与第一数据输入对应的第一中间输出；第二多流噪声预测滤波器电路，可操作地用来根据第一数据输入的先前实例和第二数据输入的基于非矩阵的组合，生成与第二数据输入对应的第二中间输出；以及组合电路，可操作地用来组合至少第一中间输出和第二中间输出，以产生组合分支度量。

在上述实施例的某些实例中，系统进一步包括数据检测器电路，所述数据检测器电路包括第一多流噪声预测滤波器电路和第二多流噪声预测滤波器电路，并且可操作地用来至少部分地基于组合分支度量，提供与第一数据输入和第二数据输入对应的检测输出。在某些情况下，系统进一步包括数据解码器电路，可操作地用来对检测输出应用数据解码算法，以恢复与第一数据输入和第二数据输入对应的原始数据集。在一种特定情况下，数据解码算法是低密度奇偶校验算法。在某些情况下，数据检测器电路应用Viterbi算法数据检测。

在上述实施例的一个或多个实例中，第一多流噪声预测滤波器电路的操作至少部分地基于第一系数集，以及第二多流噪声预测滤波器电路的操作至少部分地基于第二系数集。在这些实例中，系统进一步包括校准电路，可操作地用来：基于第一数据输入和理想的第一数据输入之间的差别生成第一系数集，并且基于第二数据输入和理想的第二数据输入之间的差别生成第二系数集。在上述实施例的各种实例中，组合电路是累加电路，其可操作地用来对第一中间输出和至少第二中间输出进行求和，以产生组合分支度量。在上述实施例的某些实例中，生成第一中间输出是通过使用第一线性计算来完成的，生成第二中间输出是通过使用第二线性计算来完成的。

在上述实施例的各种实例中，数据处理系统作为包括存储介质的存储设备的一部分来实现。存储介质至少包括第一轨道和第二轨道。第一数据输入和第二数据输入的组合可以是从第一轨道获得的第一数据输入和第二数据输入，或者从第一轨道获得的第一数据输入和从第二轨道获得的第二数据输入，其中分支度量标签包括来自多个轨道的位组合，以用于联合检测。在上述实施例的某些实例中，数据处理系统作为包括存储介质的存储设备的一部分来实现。存储介质包括轨道。第一数据输入对应于沿着轨道中的特定一个轨道的第一采样位置，第二数据输入对应于沿着轨道中的特定一个轨道的第二采样位置，在同一采样时间对第一采样位置和第二采样位置进行采样。

本发明的其他实施例提供方法，所述方法包括：根据第二数据输入的先前实例和第一数据输入的基于非矩阵的组合，使用第一多流噪声预测滤波器电路生成与第一数据输入对应的第一中间输出；根据第一数据输入的先前实例和第二数据输入的基于非矩阵的组合，使用第二多流噪声预测滤波器电路生成与第二数据输入对应的第二中间输出；以及对第一中间输出和至少第二中间输出进行求和，以产生组合分支度量。

本发明的又一其它实施例提供存储设备，所述存储设备包括：存储介质；头组件，其与存储介质相关地布置并且可操作地用来提供第一感测信号和第二感测信号，所述第一感测信号和第二感测信号对应于沿着存储介质的轨道的信息；以及读通道电路。读通道电路包括：模拟前端电路，可操作地用来提供与第一感测信号对应的第一模拟信号，和与第二感测信号对应的第二模拟信号；模数转换器电路，可操作地用来对第一模拟信号进行采样，以产生第一数字样本序列，并且对第二模拟信号进行采样，以产生第二数字样本序列；均衡器电路，可操作地用来对第一数字样本序列进行均衡，以产生第一样本集，并且对第二数字样本序列进行均衡，以产生第二样本集；以及数据检测器电路。数据检测器电路包括：第一多流噪声预测滤波器电路，可操作地用来根据第一样本集和第二样本集的相应先前实例的基于非矩阵的组合，生成与第一样本集对应的第一中间输出；第二多流噪声预测滤波器电路，可操作地用来根据第二样本集和第一样本集的相应先前实例的基于非矩阵的组合，生成与第二样本集对应的第二中间输出；组合电路，可操作地用来组合至少第一中间输出和第二中间输出，以产生组合分支度量；以及数据检测器电路，可操作地用来至少部分地基于组合分支度量，提供与第一数据输入和第二数据输入对应的检测输出。

转向图1a，显示了根据本发明某些实施例的具有数据检测器电路125的数据处理电路100，其中所述数据检测器电路125具有多流噪声预测滤波器电路。数据处理电路100包括接收三个不同模拟输入(即，模拟输入108a、模拟输入108b、模拟输入108c)的模拟前端电路110。模拟前端电路110处理模拟输入108a、模拟输入108b和模拟输入108c中的每一个以产生各自的提供给模数转换器电路115的经处理的模拟信号(即，经处理的模拟信号112a、经处理的模拟信号112b、经处理的模拟信号112c)。模拟前端电路110可以包括(但不限于)本领域公知的三个并联的模拟滤波器和三个并联的放大器电路。基于在此所提供的公开内容，本领域技术人员将认识到可以被包含以作为模拟前端电路110的一部分的各种电路。在某些情况下，从读/写头组件(未示出)的第一传感器得到模拟输入108a，从读/写头组件的第二传感器得到模拟输入108b，并且从读/写头组件的第三传感器得到模拟输入108c。读/写头组件与存储介质(未示出)相关地布置。

模数转换器电路115将经处理的模拟信号112a转换为第一数字样本序列117a，将经处理的模拟信号112b转换为第二数字样本序列117b，并且将经处理的模拟信号112c转换为第三数字样本序列117c。模数转换器电路115可以是本领域中已知的能够产生与模拟输入信号对应的数字样本的任何电路。在本发明的一个具体实施例中，模数转换器电路115具有三个并联的转换器电路，每一个分别处理数字样本117a、数字样本117b和数字样本117c中的各一个。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的各种模数转换器电路。将数字样本117a、数字样本117b和数字样本117c提供给均衡器电路120。均衡器电路120分别向数字样本117a、数字样本117b和数字样本117c应用均衡算法，以产生各自的均衡输出122a、均衡输出122b和均衡输出122c。在本发明的某些实施例中，均衡器电路120是现有技术中已知的数字有限脉冲响应滤波器电路。在一个具体情况中，均衡器电路120包括并联的三个有限脉冲响应滤波器电路以分别处理数字样本117a、数字样本117b和数字样本117c中的相应一个。

将均衡输出122a、均衡输出122b和均衡输出122c提供给数据检测器电路125和样本缓冲器电路175。在某些情况下，数据检测器电路125包括主数据检测器电路和次数据检测器电路。在此情况下，将均衡输出122a、均衡输出122b和均衡输出122c提供给次数据检测器电路和样本缓冲器电路175。样本缓冲器电路175将均衡输出122a、122b、122c分别作为缓冲数据177a、缓冲数据177b、缓冲数据177c来存储，以在通过数据检测器电路125的后续迭代中使用。数据检测器电路125可以是本领域中已知的能够根据三个数据流产生检测输出127的任何数据检测器电路。作为一些示例，数据检测器电路125可以是(但不限于)本领域中已知的Viterbi算法检测器电路或者最大后验检测器电路。众所周知，以其最广义的含义使用通用短语“Viterbi数据检测算法”或者“Viterbi算法数据检测器电路”，意指包括(但不限于)双向Viterbi检测算法或者双向Viterbi算法检测器电路的任何Viterbi检测算法或Viterbi算法检测器电路或者其变形。同样，以其最广义的含义使用通用短语“最大后验数据检测算法”或者“最大后验数据检测器电路”，意指包括(但不限于)简化的最大后验数据检测算法和max-log最大后验数据检测算法或者相应检测器电路的任何最大后验检测算法或者检测器电路或者其变形。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的各种数据检测器电路。检测输出127可以包括硬判决和软判决。术语“硬判决”和“软判决”是以其最广义的含义使用的。特别是，“硬判决”是指示预期原始输入值(例如，二进制“1”或者“0”，或者非二进制数字值)的输出，而“软判决”指示相应的硬判决正确的似然性。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的各种硬判决和软判决。

将检测输出127提供给可操作地用来对数据检测器电路125和数据解码器电路150之间传递的数据进行缓冲的中央队列存储器电路160。在某些情况下，中央队列存储器电路160包括现有技术中已知的交织(interleave)(即，数据混洗(shuffle))和解交织(即，数据去混洗)电路。当数据解码器电路150可用时，数据解码器电路150从中央队列存储器电路160中将检测输出127作为解码器输入156来访问。数据解码器电路150对解码器输入156应用数据解码算法，以试图恢复原始写入数据。将数据解码算法的结果作为解码输出152来提供。与检测输出127一样，解码输出152可以包括硬判决和软判决。例如，数据解码器电路150可以是本领域中已知的能够对接收的输入应用解码算法的任何数据解码器电路。数据解码器电路150可以是(但不限于)本领域已知的低密度奇偶校验(LDPC)解码器电路或者ReedSolomon解码器电路。基于在此所提供的公开内容，本领域技术人员将认识到可以使用与本发明的不同实施例相关的各种数据解码器电路。当原始数据被恢复(即，数据解码算法收敛)或者超时条件出现(例如，当样本缓冲器电路175接近被填满时)时，将解码输出152存储到硬判决输出电路180中所包含的存储器。进而，硬判决输出电路180将收敛的解码输出152作为数据输出184提供给接收方(未示出)。接收方可以是(例如)可操作地接收已处理的数据集的接口电路。基于在此所提供的公开内容，本领域技术人员将认识到可以使用与本发明的不同实施例相关的各种接收方。当在超时条件之前原始数据没有被恢复(即，数据解码算法收敛失败)时，如下面更加具体地描述的那样，解码输出152指示数据不可用，并且同样将数据输出184标识为不可用。

可以通过数据检测器电路125和数据解码器电路150的组合进行一次或多次迭代，以试图在原始写入数据集上收敛。如上所述，通过数据检测器电路和数据解码器电路的处理被称为“全局迭代”。对于第一次全局迭代，数据检测器电路125在没有解码输出的指导的情况下对均衡输出122a、122b、122c应用数据检测算法。对于后续的全局迭代，数据检测器电路125依照解码输出152的指导对缓冲数据177a、177b、177c应用数据检测算法。为了促进这种指导，将解码输出152存储到中央队列存储器电路160以作为解码器输出154，并且当通过数据检测器电路125再次处理均衡输出122a、122b、122c时，从中央队列存储器电路160将解码输出152作为检测器输入129来提供。

在每次全局迭代期间，数据解码器电路150可以进行一次或多次包括对解码器输入156应用数据解码算法的局部迭代。对于第一次局部迭代，数据解码器电路150在没有解码输出152的指导的情况下应用数据解码器算法。对于后续的局部迭代，数据解码器电路150依照先前的解码输出152的指导对解码器输入156应用数据解码算法。所允许的局部迭代次数可以是(例如)10次。基于在此所提供的公开内容，本领域技术人员将认识到根据本发明的不同实施例可以允许各种不同的局部迭代次数。当通过数据解码器电路150的局部迭代次数超过所允许的次数，但确定在数据集的标准处理期间允许至少一次额外的全局迭代时，便将解码输出152作为解码输出154提供回中央队列存储器电路160。在中央队列存储器电路160中保持解码输出154，直到数据检测器电路125变得可用来执行额外处理。

反之，当通过数据解码器电路150的局部迭代次数超过所允许的次数并且确定对于该数据集而言已经超过所允许的全局迭代次数和/或超时或者存储器使用要求结束特定数据集的处理时，数据集的标准处理结束并且提示错误。在某些情况下，可以应用重试处理或者某些离线处理，以恢复其他未收敛数据集。基于在此所提供的公开内容，本领域技术人员将认识到可以应用于对其他不可恢复的数据集进行恢复的各种非标准的处理技术。

转向图1b，具有多个多流噪声预测滤波器电路502、504、506、508、510、512、514、516的数据检测器电路125的一种实现的详细框图100，每个多流噪声预测滤波器电路向Viterbi算法数据检测器电路560提供分支度量522、524、526、528、530、532、534、536中的相应一个。Viterbi算法数据检测器电路560使用分支度量522、524、526、528、530、532、534、536来应用数据检测算法，以产生检测输出127。应当注意到，根据本发明不同实施例的其他实现是可能的。此外，应当注意到，可以由本领域已知的其他类型的数据检测器电路来代替Viterbi算法数据检测器电路560。数据检测器电路125包括：将多流噪声预测滤波器电路502设计成检测“000”模式，将多流噪声预测滤波器电路504设计成检测“001”模式，将多流噪声预测滤波器电路506设计成检测“010”模式，将多流噪声预测滤波器电路508设计成检测“011”模式，将多流噪声预测滤波器电路510设计成检测“100”模式，将多流噪声预测滤波器电路512设计成检测“101”模式，将多流噪声预测滤波器电路514设计成检测“110”模式，以及将多流噪声预测滤波器电路516设计成检测“111”模式。根据是第一次全局迭代还是随后的全局迭代，输入1对应于缓冲数据177a或者均衡输出122a；根据是第一次全局迭代还是随后的全局迭代，输入2对应于缓冲数据177b或者均衡输出122b；以及根据是第一次全局迭代还是随后的全局迭代，输入3对应于缓冲数据177c或者均衡输出122c。

转向图1c，显示了包括三个轨道(轨道A、轨道B、轨道C)的存储介质600的一部分。读/写头(未示出)在轨道B上飞行以进行采样，采样点605以虚线的椭圆形来表示。读/写头包括三个传感器。在每个采样点605，读/写头中三个传感器的每一个分别沿着轨道B在由A、B、C所表示的位置读取信息。将沿着轨道B在位置A读取的信息作为上面结合图1b所述的输入1来提供；将沿着轨道B在位置B读取的信息作为上面结合图1b所述的输入2来提供；以及将沿着轨道B在位置C读取的信息作为上面结合图1b所述的输入3来提供。

转向图1d，显示了根据本发明一个或多个实施例的多流噪声预测滤波器电路700的实现。多流噪声预测滤波器电路700可以代替上面结合图1b所示的多流噪声预测滤波器电路502、504、506、508、510、512、514、516中的每一个来使用。如图所示，多流噪声预测滤波器电路700包括信号延迟电路702，所述信号延迟电路702将输入1、输入2和输入3中的每一个延迟一个采样周期，以产生相应的输出，即输入1D、输入2D、输入3D。将所有这些经延迟的值提供给噪声预测滤波器电路710、噪声预测滤波器电路730和噪声预测滤波器电路750。此外，将输入1提供给噪声预测滤波器电路710、噪声预测滤波器电路730和噪声预测滤波器电路750；将输入2提供给噪声预测滤波器电路730和噪声预测滤波器电路750，以及将输入3提供给噪声预测滤波器电路750。

噪声预测滤波器电路710对所接收的输入应用噪声预测滤波，以产生滤波输出712。噪声预测滤波产生的滤波输出712由如下等式来描述：

$p\left(e_{0,k}\right|e_{k-n}^{k-1},{\mathrm{\α}}_{k-m}^k)=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_0}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_0},$

其中

$Q_0=-\frac{{(e_{0,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_0}^2\left[\mathrm{1,2,3}\right]}$

。

在上面等式中，通过下列等式来定义值e_0,k、e_1,k、e_2,k：

$e_{0,k}=y_{0,k}-{\hat{y}}_{0,k};$

$e_{1,k}=y_{1,k}-{\hat{y}}_{1,k};$ 以及

$e_{2,k}=y_{2,k}-{\hat{y}}_{2,k}.$

在此情况下，y_0,k、y_1,k、y_2,k分别对应输入1、输入2和输入3。是与y_0,k、y_1,k、y_2,k分别对应的理想输出。理想输出可以通过，例如将y_0,k、y_1,k、y_2,k与本领域已知的目标值进行卷积来生成。因此，e_0,k、e_1,k、e_2,k的值对应各个输入流中每一个的误差值。此外，e_0,k-1、e_1,k-1、e_2,k-1的值分别是y_0,k、y_1,k、y_2,k的先前实例(即，y_0,k-1、y_1,k-1、y_2,k-1)的误差值。f_0,j、f_1,j和f_2,j的值是噪声预测滤波器电路710中包含的噪声预测滤波器向各个输入中的每一个施加的滤波系数。σ₀是输入1的方差。

噪声预测滤波器电路730向所接收的输入应用噪声预测滤波，以产生滤波输出732。噪声预测滤波产生的滤波输出732由如下等式来描述：

$p\left(e_{1,k}\right|e_{0,k},e_{k-n}^{k-1},{\mathrm{\α}}_{k-m}^k)=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_1}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_1},$

其中

$Q_1=-\frac{{(e_{1,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_1}^2\left[\mathrm{1,2,3}\right]}.$

再次，通过下列等式来定义值e_0,k、e_1,k、e_2,k：

$e_{0,k}=y_{0,k}-{\hat{y}}_{0,k};$

$e_{1,k}=y_{1,k}-{\hat{y}}_{1,k};$ 以及

$e_{2,k}=y_{2,k}-{\hat{y}}_{2,k}.$

在此情况下，y_0,k、y_1,k、y_2,k分别对应输入1、输入2和输入3。是与y_0,k、y_1,k、y_2,k分别对应的理想输出。理想输出可以通过，例如将y_0,k、y_1,k、y_2,k与本领域已知的目标值进行卷积来生成。因此，e_0,k、e_1,k、e_2,k的值对应各个输入数据流中每一个的误差值。此外，e_0,k-1、e_1,k-1、e_2,k-1的值分别是y_0,k、y_1,k、y_2,k的先前实例(即，y_0,k-1、y_1,k-1、y_2,k-1)的误差值。g_0,j、g_1,j和g_2,j的值是噪声预测滤波器电路730中包含的噪声预测滤波器对各个输入中的每一个施加的滤波系数。σ₁是输入2的方差。

噪声预测滤波器电路750对所接收的输入应用噪声预测滤波，以产生滤波输出752。噪声预测滤波产生滤波输出752由如下等式来描述：

$p\left(e_{2,k}\right|e_{1,k},e_{0,k},e_{k-n}^{k-1},{\mathrm{\α}}_{k-m}^k)=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_2},$

其中A

$Q_2=-\frac{{(e_{2,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_2}^2\left[\mathrm{1,2,3}\right]}.$

再次，通过下列等式来定义值e_0,k、e_1,k、e_2,k：

$e_{0,k}=y_{0,k}-{\hat{y}}_{0,k};$

$e_{1,k}=y_{1,k}-{\hat{y}}_{1,k};$ 以及

$e_{2,k}=y_{2,k}-{\hat{y}}_{2,k}.$

在此情况下，y_0,k、y_1,k、y_2,k分别对应输入1、输入2和输入3。是与y_0,k、y_1,k、y_2,k分别对应的理想输出。理想输出可以通过，例如将y_0,k、y_1,k、y_2,k与本领域已知的目标值进行卷积来生成。因此，e_0,k、e_1,k、e_2,k的值对应各个输入流中每一个的误差值。此外，e_0,k-1、e_1,k-1、e_2,k-1的值分别是y_0,k、y_1,k、y_2,k的先前实例(即，y_0,k-1、y_1,k-1、y_2,k-1)的误差值。η_0,j、η_1,j和η_2,j的值是噪声预测滤波器电路730中包含的噪声预测滤波器向各个输入中的每一个施加的滤波系数。σ₂是输入3的方差。

将滤波输出712提供给平方和对数函数电路720。平方和对数函数电路720对Q₀项进行平方运算，以产生如下的经处理的输出722：

项，以产生：

$\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_0.$

类似地，将滤波输出732提供给平方和对数函数电路740。平方和对数函数电路740对Q₁项进行平方运算并且求得整个项的对数，以产生如下的经处理的输出742：

$\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_1.$

类似地，将滤波输出752提供给平方和对数函数电路760。平方和对数函数电路760对Q₂项进行平方运算并且求得整个项的对数，以产生如下的经处理的输出762：

$\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_2.$

接下来，使用累加电路780对经处理的输出722、经处理的输出742和经处理的输出762进行求和，以产生包含三个分支度量的分支度量输出790，每一个分支度量对应于输入1、输入2和输入3中的一个。值得注意的是，上述处理基于三个不同的输入流来产生分支度量，其比平均三个输入流所得到的结果更准确，而在计算复杂程度上比通过使用矩阵方程计算更简单。所产生的分支度量790被提供给Viterbi算法数据检测器电路，Viterbi算法数据检测器电路基于作为分支度量790的一部分所接收的三个分支度量而遍历格子结构(trellis)。应当注意，根据具体应用，相同处理可以扩展为四个或更多输入，或者两个输入。

多流噪声预测滤波器电路700额外地包括噪声预测校准电路770。噪声预测校准电路770用于自适应地修改η_0,j、η_1,j、η_2,j、f_0,j、f_1,j、f_2,j、g_0,j、g_1,j和g_2,j，以试图减小e_0,k、e_1,k、e_2,k的值。在本发明的某些实施例中，自适应电路是最小均方电路。在计算时，将η_0,j、η_1,j、η_2,j作为输出的一部分提供给噪声预测滤波器电路750，将f_0,j、f_1,j、f_2,j作为输出的一部分提供给噪声预测滤波器电路710，并且将g_0,j、g_1,j和g_2,j作为输出的一部分提供给噪声预测滤波器电路730。

转向图2a-2b，流程图200、201显示了根据本发明某些实施例的使用多流噪声滤波的数据处理方法。根据图2a的流程图200，沿着轨道的相似位置接收多个模拟输入(块205)。在本发明的一个具体实施例中，使用三个传感器来产生三个模拟输入。将模拟输入的每一个转换为各自的数字样本序列(块210)。可以使用一个或多个本领域已知的模数转换器来完成这些转换。值得注意的是，可以使用本领域已知的能够将模拟信号转换为表示所接收的模拟信号的数字值序列的任何电路。对所产生的数字样本序列进行均衡，以产生对应的均衡输出集(块215)。在本发明的某些实施例中，使用本领域已知的一个或多个数字有限脉冲响应电路来完成均衡。基于在此所提供的公开内容，本领域技术人员将认识到根据本发明不同实施例的可以用各种均衡器电路来代替这类数字有限脉冲响应电路来执行均衡。对分别进行缓存的均衡输出进行缓存(块220)。

确定数据检测器电路是否可用(块225)。当数据检测器电路可用时(块225)，从样本缓冲器中选择下一个均衡输出(即，与多个模拟输入对应的均衡输出)以进行处理(块230)，并且计算均衡输出的误差值(块231)。误差值根据下列等式来计算：

$e_{0,k}=y_{0,k}-{\hat{y}}_{0,k};$

$e_{1,k}=y_{1,k}-{\hat{y}}_{1,k};$ 以及

$e_{2,k}=y_{2,k}-{\hat{y}}_{2,k};$

其中，e_0,k对应模拟输入的第一个，e_1,k对应模拟输入的第二个，而e_2,k对应模拟输入的第三个。y_0,k,、y_1,k、y_2,k分别对应三个均衡输出。是与y_0,k、y_1,k、y_2,k分别对应的理想输出。理想输出可以通过，例如将y_0,k、y_1,k、y_2,k与本领域已知的目标值进行卷积来生成。

在使用自适应噪声滤波系数(即，η_0,j、η_1,j、η_2,j、f_0,j、f_1,j、f_2,j、g_0,j、g_1,j和g_2,j)对所有均衡输出进行关联的处理中，对均衡输出中的每一个应用噪声预测滤波，以产生与均衡输出中的每一个对应的各自滤波输出(块233)。下列等式描述了根据数据流中的每一个所产生的滤波输出：

滤波输出 $1=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_0}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_0},$

其中

$Q_0=-\frac{{(e_{0,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{f}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_0}^2\left[\mathrm{1,2,3}\right]},$

并且在以上等式中，e_0,k-1、e_1,k-1、e_2,k-1的值分别是y_0,k、y_1,k、y_2,k的先前实例(即，y_0,k-1、y_1,k-1、y_2,k-1)的误差值，而σ₀是第一输入的方差；

滤波输出 $2=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_1}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_1},$

其中

$Q_1=-\frac{{(e_{1,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{g}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_1}^2\left[\mathrm{1,2,3}\right]},$

并且其中σ₁是第二输入的方差；以及

滤波输出 $3=\frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}{e}^{Q_2},$

其中

$Q_2=-\frac{{(e_{2,k}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{0,j}[\mathrm{1,2,3}]e_{0,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{1,j}[\mathrm{1,2,3}]e_{1,k-1}-\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{\mathrm{\η}}_{2,j}[\mathrm{1,2,3}\left]e_{2,k-1}\right)}^2}{{{2\mathrm{\σ}}_2}^2\left[\mathrm{1,2,3}\right]},$

并且其中σ₂是第三输入的方差。调整噪声预测系数以减小误差值(块270)，使用所产生的系数η_0,j、η_1,j、η_2,j、f_0,j、f_1,j、f_2,j、g_0,j、g_1,j和g_2,j来执行此前所述的噪声预测滤波(块233)。

接下来，对滤波输出应用平方和对数函数，以产生中间输出(块235)。平方和对数函数对上述等式中的Q值进行平方运算并且求得整个等式的对数，输出下列中间输出：

中间输出 $1=\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_0;$

中间输出 $2=\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_1;$

和

中间输出 $3=\log \frac{1}{\sqrt{{{2\mathrm{\π\σ}}_2}^2\left[\mathrm{1,2,3}\right]}}+Q_2.$

接下来，对上述中间输出进行求和，以产生考虑三个模拟输入的相互关系的组合分支度量(块237)。

接下来，使用组合分支度量来应用数据检测算法，并且做出与三个模拟输入对应的适当检测输出的最可能判定(块238)。当可用时，使用与组合分支度量对应的在先解码输出来指导数据检测算法的应用。接下来，将检测输出存储到中央存储器，以等待数据解码(块240)。

转向图2b并且根据流程图201，与此前描述的数据检测处理并行，确定数据解码器电路是否可用(块206)。数据解码器电路可以是，例如本领域已知的低密度数据解码器电路。当数据解码器电路可用时(块206)，从中央存储器访问此前存储的检测输出的导出值(derivative)并且将其用作接收的代码字(块211)。对接收的代码字应用数据解码算法，以产生解码输出(块216)。接下来，确定解码输出是否收敛(例如，如通过没有剩余的未满足的校验所指示的那样得到原始写入数据)(块221)。当解码输出收敛时(块221)，将收敛的代码字作为解码输出来提供(块226)。

或者，当解码输出收敛失败(例如，残留误差)时(块221)，确定是否期望另一个局部迭代(块231)。在某些情况下，每一次全局迭代允许默认的7次局部迭代。基于在此所提供的公开内容，本领域技术人员将认识到可以使用与本发明的不同实施例相关的局部迭代的其他默认次数。当期望另一个局部迭代时(块231)，使用当前解码输出作为指导来再次应用数据解码算法(块216)。

或者，当不期望另一个局部迭代时(块231)，确定是否允许另一次全局迭代(块236)。作为默认设置，当中央存储器有足够的可用空间并且通过对当前正在的处理代码字进行处理而让输出存储器重排队列允许另一次传递时，允许另一次全局迭代。中央存储器中可用空间的数量和输出存储器重排队列与并发地处理代码字以收敛时所使用的迭代次数相关。有关输出队列时间限制的更多细节，参见例如Yang等人于2008年5月8日提交的12/114,462号、名称为“Systemsand Methods for Queue Based Data Detection and Decoding”(基于队列的数据检测和解码的系统和方法)的美国专利申请。上述参考文献的全部内容在此通过引用而被并入，以用于所有目的。因此，代码字可以持续处理全局迭代的总共时间与中央存储器的可用性和输出存储器重排队列相关。通过限制可以执行的全局迭代的次数，能够缩减代码字可以持续处理全局迭代的总共时间。

当允许另一次全局迭代时(块236)，将解码输出的导出值存储到中央存储器(块246)。存储到中央存储器的解码输出的导出值将触发块205的数据集就绪查询以开始数据检测处理。或者，当不允许另一次全局迭代时(块536)，指示收敛失败(块241)，并且提供当前的解码输出(块226)。

转向图3，显示了包括读通道的存储设备300，所述读通道具有根据本发明一个或多个实施例的多流噪声滤波电路。存储系统300可以是，例如硬盘驱动器。存储系统300还包括前置放大器370、接口控制器320、硬盘控制器366、马达控制器368、主轴马达372、盘片378和多读取器读/写头组件376。接口控制器320控制到/来自盘片378的数据的寻址和时序。盘片378上的数据由当组件适当地位于盘片378上时可以由读/写头组件376检测到的多组磁信号构成。在一个实施例中，盘片378包括依据或者纵向或者垂直的记录方案来记录的磁信号。

在典型的读操作中，通过马达控制器368将多读取器读/写头组件376精确地定位于盘片378的期望数据磁道上。马达控制器368不仅相对于盘片378定位多读取头读/写头组件376，并且还在硬盘控制器366的指导下通过移动读/写头组件到盘片378的适当数据磁道来驱动主轴马达372。主轴马达372以确定的旋转速度(RPM)旋转盘片378。一旦将读取器读/写头组件378放置于邻近适当的数据磁道，则随着主轴马达372旋转盘片378，在与多读取器读/写头组件376中的每一个读取头对应的位置处感测表示盘片378上的数据的磁信号。将所感测的磁信号作为多个连续、微小模拟信号来提供，所述多个连续、微小模拟信号表示盘片378中与各个读取头中的每一个对应的位置上的磁数据。通过前置放大器370将这些微小模拟信号从多读取器读/写头组件376传输到读通道电路310。前置放大器370可操作地用来放大从盘片378访问的微小模拟信号。进而，读通道电路310解码和数字化所接收的模拟信号，以重现原始写入盘片378的信息。将该数据作为读数据303提供给接收电路。写操作基本上与在前读操作相反，具有被提供给读通道电路310的写数据301。接着解码该数据并且将其写入盘片378。

在读操作期间，沿着特定轨道在每个采样点的多个位置从盘片378读取数据并且通过包括数据检测器电路和数据解码器电路的数据处理电路来处理数据。原始写入数据集上的收敛可以包括通过数据检测器电路和数据解码器电路二者的一次或多次全局迭代，以及每次全局迭代中通过数据解码器电路的一次或多次局部迭代。数据检测器电路包括一个或多个多流噪声预测滤波器电路，所述多流噪声预测滤波器电路将多个流组合成相互依赖的分支度量。数据检测器电路使用这些分支度量来创建检测输出。接下来，通过解码器电路来处理检测输出，以获得原始写入数据。在本发明的某些实施例中，可以使用与上面关于图1a-1d所讨论的电路相似的数据处理电路，和/或可以完成与上面关于图2a-2b所讨论的处理相似的处理。

应当注意到，存储系统300可以集成在例如基于RAID(廉价盘冗余阵列或者独立盘冗余阵列)的存储系统的较大存储系统中。这样的RAID存储系统通过冗余(将多个盘组合为逻辑单元)来增加稳定性和可靠性。数据可以分布在多个盘中，所述多个盘包含在根据多种算法的RAID存储系统中并且可以被操作系统当作单个盘来访问。例如，可以将数据镜像到RAID存储系统中的多个盘上，或者可以按照多种技术将数据划分并且分布在多个盘上。如果RAID存储系统中的少量盘发生故障或者变得不可用，则可以使用错误校正技术基于来自RAID存储系统中其它盘的剩余数据部分来重现丢失数据。RAID存储系统中的盘可以是(但不限于)诸如存储系统300的单个存储系统，并且可以相互靠近或者为了增加安全性而分布得更广。在写操作中，将写数据提供给控制器，所述控制器跨盘存储写数据(例如通过镜像或者通过条带化所写数据)。在读操作中，控制器从盘获取数据。控制器接着将RAID存储系统当作单个盘来产生所生成的读数据。

与读通道电路310相关地使用的数据解码器电路可以是(但不限于)本领域已知的低密度奇偶校验(LDPC)解码器电路。这样的低密度奇偶校验技术可应用于经由几乎任何通道的信息传输或者几乎任何介质上的信息存储。传输应用包括(但不限于)光纤、射频通道、有线或者无线局域网、数字用户线路技术、无线蜂窝、经由诸如铜或光纤的任何介质的以太网、诸如有线电视的有线通道和地球卫星通信。存储应用包括(但不限于)硬盘驱动器、压缩盘、数字视频磁盘、磁带和诸如DRAM、NAND闪存、NOR闪存、其它非易失性存储器和固态驱动器的存储器设备。

此外，应当注意到，可以将存储系统300修改为包括固态存储器，在盘片378所提供的存储之外，所述固态存储器也用于存储数据。该固态存储器可以与盘片378并行使用，以提供附加存储。在此情况下，固态存储器接收信息并且将信息直接提供给读通道电路310。或者，可以将固态存储器用作缓存，其提供比盘片378更快的访问时间。在此情况下，可以将固态存储器设置在接口控制器320和读通道电路310之间，当在固态存储器中不能获得所请求的数据或者固态存储器没有足够的存储空间来保持新写入的数据集时作为到盘片378的通道而操作。基于在此所提供的公开内容，本领域技术人员将认识到包括盘片378和固态存储器的各种存储系统。

应当注意到，上面应用中所述的各种块可以与其它功能一同以集成电路来实现。这样的集成电路可以包括给定块、给定系统或者给定电路的全部功能，或者仅仅块、系统或电路的子集的功能。而且，可以跨越多个集成电路来实现块、系统或者电路的元件。这样的集成电路可以是现有技术中已知的任何类型的集成电路，包括(但不限于)单片集成电路、倒装芯片集成电路、多芯片模块集成电路和/或混合信号集成电路。还应当注意到，可以以软件或者固件来实现在此所述的块、系统或者电路的各种功能。在某些此类情况下，可以使用其软件或者固件等同物来实现整个系统、块或者电路。在其它情况下，可以以软件或者固件来实现给定系统、给定块或者给定电路的一个部分，而以硬件来实现其它部分。

总之，本发明提供了用于数据处理的新的系统、设备、方法和布置。尽管以上给出了本发明一个或多个实施例的详细描述，但对于本领域技术人员而言，在不脱离本发明实质的前提下，各种替代、修改和等同物将是显而易见的。因此，以上描述不应当被用来限制本发明的范围，本发明的范围由所附权利要求来限定。

Claims (20)

1.一种数据处理系统，所述数据处理系统包含：

第一多流噪声预测滤波器电路，可操作地用来根据第二数据输入的先前实例和第一数据输入的基于非矩阵的组合，生成与所述第一数据输入对应的第一中间输出；

第二多流噪声预测滤波器电路，可操作地用来根据所述第一数据输入的先前实例和所述第二数据输入的基于非矩阵的组合，生成与所述第二数据输入对应的第二中间输出；以及

组合电路，可操作地用来组合至少所述第一中间输出和所述第二中间输出，以产生组合分支度量。

2.如权利要求1所述的数据处理系统，所述系统进一步包含：

包括所述第一多流噪声预测滤波器电路和所述第二多流噪声预测滤波器电路的数据检测器电路，所述数据检测器电路可操作地用来至少部分地基于所述组合分支度量，提供与所述第一数据输入和所述第二数据输入对应的检测输出。

3.如权利要求2所述的数据处理系统，所述系统进一步包含：

数据解码器电路，可操作地用来对所述检测输出应用数据解码算法，以恢复与所述第一数据输入和所述第二数据输入对应的原始数据集。

4.如权利要求3所述的数据处理系统，其中所述数据解码算法是低密度奇偶校验算法。

5.如权利要求2所述的数据处理系统，其中所述数据检测器电路应用Viterbi算法数据检测。

6.如权利要求1所述的数据处理系统，其中所述第一多流噪声预测滤波器电路的操作至少部分地基于第一系数集，其中所述第二多流噪声预测滤波器电路的操作至少部分地基于第二系数集，以及其中所述系统进一步包含：

校准电路，可操作地用来：

基于所述第一数据输入和理想的第一数据输入之间的差别生成所述第一系数集；

基于所述第二数据输入和理想的第二数据输入之间的差别生成所述第二系数集。

7.如权利要求1所述的数据处理系统，其中所述组合电路是累加电路，可操作地用来对所述第一中间输出和至少所述第二中间输出进行求和以产生所述组合分支度量。

8.如权利要求1所述的数据处理系统，其中生成所述第一中间输出通过使用第一线性计算来完成，并且其中生成所述第二中间输出通过使用第二线性计算来完成。

9.如权利要求1所述的数据处理系统，其中所述数据处理系统作为包括存储介质的存储设备的一部分来实现，所述存储介质至少具有第一轨道和第二轨道；并且其中所述第一数据输入和所述第二数据输入的组合是从包含如下内容的组中选择的：从所述第一轨道获得的第一数据输入和第二数据输入；以及从所述第一轨道获得的第一数据输入和从所述第二轨道获得的所述第二数据输入。

10.如权利要求1所述的数据处理系统，其中所述数据处理系统作为包括存储介质的存储设备的一部分来实现，所述存储介质具有若干轨道，其中所述第一数据输入对应于沿着所述轨道中的特定一个的第一采样位置，其中所述第二数据输入对应于沿着所述轨道中的所述特定一个的第二采样位置，并且其中在相同采样时间对所述第一采样位置和所述第二采样位置进行采样。

11.如权利要求1所述的数据处理系统，其中所述数据处理系统作为集成电路的一部分来实现。

12.一种数据处理方法，所述方法包含：

根据第二数据输入的先前实例和第一数据输入的基于非矩阵的组合，使用第一多流噪声预测滤波器电路生成与所述第一数据输入对应的第一中间输出；

根据所述第一数据输入的先前实例和所述第二数据输入的基于非矩阵的组合，使用第二多流噪声预测滤波器电路生成与所述第二数据输入对应的第二中间输出；以及

对所述第一中间输出和至少所述第二中间输出进行求和，以产生组合分支度量。

13.如权利要求12所述的方法，其中所述方法进一步包含：依据所述组合分支度量来应用数据检测算法，以产生检测输出。

14.一种存储设备，所述存储设备包含：

存储介质；

头组件，相对于所述存储介质设置并且可操作地用来提供与沿着所述存储介质的轨道的信息对应的第一感测信号和第二感测信号；

读通道电路，包括：

模拟前端电路，可操作地用来提供与所述第一感测信号对应的第一模拟信号，和与所述第二感测信号对应的第二模拟信号；

模数转换器电路，可操作地用来对所述第一模拟信号进行采样，以产生第一数字采样序列，并且对所述第二模拟信号进行采样，以产生第二数字样本序列；

均衡器电路，可操作地用来对所述第一数字样本序列进行均衡，以产生第一样本集，并且对所述第二数字样本序列进行均衡，以产生第二样本集；

数据检测器电路，包括：

第一多流噪声预测滤波器电路，可操作地用来根据所述第二样本集的相应先前实例和所述第一样本集的基于非矩阵的组合，生成与所述第一样本集对应的第一中间输出；

第二多流噪声预测滤波器电路，可操作地用来根据所述第一样本集的相应先前实例和所述第二样本集的基于非矩阵的组合，生成与所述第二样本集对应的第二中间输出；以及

组合电路，可操作地用来组合至少所述第一中间输出和所述第二中间输出，以产生组合分支度量；并且

所述数据检测器电路可操作地用来至少部分地基于所述组合分支度量来提供与所述第一数据输入和所述第二数据输入对应的检测输出。

15.如权利要求14所述的存储设备，其中所述读通道电路进一步包含：

数据解码器电路，可操作地用来对所述检测输出应用数据解码算法，以恢复与所述第一样本集和所述第二样本集对应的原始数据集。

16.如权利要求15所述的存储设备，其中所述数据解码算法是低密度奇偶校验算法。

17.如权利要求15所述的存储设备，其中所述数据检测器电路应用Viterbi算法数据检测。

18.如权利要求14所述的存储设备，其中所述第一多流噪声预测滤波器电路的操作至少部分地基于第一系数集，其中所述第二多流噪声预测滤波器电路的操作至少部分地基于第二系数集，以及其中所述系统进一步包含：

校准电路，可操作地用来：

基于所述第一样本集和理想的第一样本集的相应实例之间的差别生成所述第一系数集；以及

基于所述第一样本集和理想的第一样本集的相应实例之间的差别生成所述第二系数集。

19.如权利要求14所述的存储设备，其中生成所述第一中间输出通过使用第一线性计算来完成，并且其中生成所述第二中间输出通过使用第二线性计算来完成。

20.如权利要求14所述的存储设备，其中所述组合电路是累加电路，可操作地用来对所述第一中间输出和至少所述第二中间输出进行求和以产生所述组合分支度量。