CN104409036A - 一种显示面板和显示装置 - Google Patents
一种显示面板和显示装置 Download PDFInfo
- Publication number
- CN104409036A CN104409036A CN201410779289.1A CN201410779289A CN104409036A CN 104409036 A CN104409036 A CN 104409036A CN 201410779289 A CN201410779289 A CN 201410779289A CN 104409036 A CN104409036 A CN 104409036A
- Authority
- CN
- China
- Prior art keywords
- trigger pip
- trigger
- control circuit
- input end
- elementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 9
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 9
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 9
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 3
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
- H04N13/359—Switching between monoscopic and stereoscopic modes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种显示面板和显示装置,其中,所述显示面板包括:触发信号控制器根据第二驱动单元产生的显示控制信号将第一驱动单元产生的N个初级触发信号转变成2N个次级触发信号,并依次输出给2N个栅极控制电路,每个栅极控制电路用于驱动显示区域中的一组像素,其中不同组像素中的像素行交替设置,次级触发信号用于控制各栅极控制电路在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动。本发明通过设置触发信号控制器,在初级触发信号由普通的集成控制电路产生的情况下,可以实现在第一显示模式和第二显示模式下具有相同的分辨率。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板和显示装置。
背景技术
与普通的2D(Two-dimensional,二维)画面显示相比,3D(Three-dimensional,三维)显示技术可以使画面变得立体逼真,图像不再局限于屏幕的平面上,仿佛能够走出屏幕外面,让观众有身临其境的感觉。基于此,3D显示技术得到迅速发展,并且出现了显示面板可以实现2D画面与3D画面的相互转换。
现有技术中,对于仅显示2D画面的显示面板,现有的集成控制电路(Integrated Circuit,简称IC)可以为2D画面的显示提供驱动,而对于HDDP(Horizontally Double Density Pixels,水平双密度像素)显示面板,为了保证2D画面和3D画面具有相同的分辨率,需要在单方向(面板的长边方向或者短边方向)上将分辨率扩大一倍,这样现有的集成控制电路就不能为相应的2D画面和3D画面的显示提供驱动。
发明内容
有鉴于此,本发明实施例提供一种显示面板和显示装置,以解决现有技术中在保证2D画面和3D画面具有相同的分辨率的情况下,集成控制电路不能为相应的2D画面和3D画面的显示提供驱动的技术问题。
第一方面,本发明实施例提供了一种显示面板,所述显示面板包括:显示区域和围绕所述显示区域的外围区域,其中,
所述显示区域包括用于显示画面的n行、m列的像素,n和m均为正整数,所述外围区域包括第一驱动单元、栅极控制电路、第二驱动单元和触发信号控制器;
所述第一驱动单元,用于产生N个初级触发信号,其中N为正整数;
所述第二驱动单元用于产生显示控制信号,以及还用于为各行像素提供相应的数据信号;
所述触发信号控制器用于根据所述显示控制信号将所述第一驱动单元产生的N个初级触发信号转变成2N个次级触发信号,并依次输出给2N个栅极控制电路,每个栅极控制电路用于驱动所述显示区域中的一组像素,其中不同组像素中的像素行交替设置,所述次级触发信号用于控制各所述栅极控制电路在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动。
第二方面,本发明实施例还提供了一种显示装置,包括上述第一方面所述的显示面板。
本发明实施例提供的显示面板和显示装置,通过在显示面板中设置触发信号控制器,在初级触发信号由普通的集成控制电路产生的情况下,该触发信号控制器可以将N个初级触发信号转变成2N个次级触发信号,这些次级触发信号可以使栅极控制电路驱动相应的各组像素,且在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动,从而可以实现在第一显示模式和第二显示模式下具有相同的分辨率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是现有技术的显示2D画面的显示面板的结构示意图;
图2是现有技术的HDDP面板的结构示意图;
图3是本发明实施例提供的一种显示面板的结构示意图;
图4a是本发明实施例提供的一种像素分组的结构示意图;
图4b是本发明实施例提供的另一种像素分组的结构示意图;
图5是本发明实施例提供的一种触发信号控制器的结构示意图;
图6是本发明实施例提供的一种触发信号控制单元的电路结构示意图;
图7a是本发明实施例提供的一种触发信号控制器的电路结构示意图;
图7b是图7a中各信号的一种时序图;
图8是本发明实施例提供的另一个显示面板的结构示意图;
图9a是本发明实施例提供的另一种触发信号控制器的电路结构示意图;
图9b是图9a中各信号的一种时序图;
图10是本发明实施例提供的又一种显示面板的结构示意图;
图11是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
目前,使用最多的仍然是显示2D画面的显示面板。如图1所示,显示2D画面的显示面板11包括沿显示面板的长边方向X1排列的M个像素111,以及沿显示面板的短边方向X2排列的J个像素111,其中,M和J均为正整数,M大于J,且图1中的R、G和B分别代表作为三基色像素的红色像素、绿色像素和蓝色像素。从图1中可以看出,显示面板11的分辨率为M与J的乘积。
随着显示技术的发展,出现了显示3D画面的显示面板,甚至有些显示面板可以即显示2D画面,也可以显示3D画面,例如HDDP显示面板。上述显示面板显示3D画面的工作原理为:将同一画面分别由左眼画面和右眼画面来显示,且左眼画面和右眼画面由不同的像素来显示,再使得观看者的左眼接收左眼画面,右眼接收右眼画面,并通过左眼画面和右眼画面之间的时间差来实现3D画面的显示效果。
对于HDDP显示面板,为了实现2D画面和3D画面具有相同的分辨率,需要在显示面板的单方向(显示面板的长边方向或者短边方向)将分辨率扩大一倍。如图2所示,与图1所示的显示面板相比,HDDP显示面板21沿其长边方向X1将像素211的数量扩大了一倍,变成2M个,相应的HDDP显示面板21在其长边方向上也将分辨率扩大了一倍。在HDDP显示面板显示3D画面时,由于左眼画面和右眼画面需要通过沿显示面板的短边方向X2排列的相邻两行像素121来分别显示,因此,相应的3D画面的分辨率为M和J的乘积;为了与显示3D画面的分辨率相同,HDDP显示面板在显示2D画面时,需要沿显示面板的短边方向X2排列的相邻两行像素121来显示同一画面,这样使得2D画面的分辨率也为M和J的乘积。
现有技术中的集成控制电路对仅显示2D画面的显示面板能够提供驱动,然而对于HDDP显示面板,需要在相同的分辨率下显示2D画面和3D画面,即在显示2D画面时,需要驱动相邻两行像素来显示同一画面,在显示3D画面时,需要分别驱动相邻两行像素来显示左眼画面和右眼画面,这样现有技术中的集成控制电路就不能够为相应的2D画面和3D画面的显示提供驱动。
基于此,本发明实施例提出了如下的解决方案。
本发明实施例提供一种显示面板。图3是本发明实施例的显示面板的结构示意图。如图3所示,所述显示面板21包括:显示区域211和围绕所述显示区域211的外围区域212,其中,所述显示区域211包括用于显示画面的n行、m列的像素213,n和m均为正整数,所述外围区域212包括第一驱动单元214、栅极控制电路215、第二驱动单元216和触发信号控制器217;所述第一驱动单元214,用于产生N个初级触发信号,其中N为正整数;所述第二驱动单元216用于产生显示控制信号,以及还用于为各行像素提供相应的数据信号;所述触发信号控制器217用于根据所述显示控制信号将所述第一驱动单元214产生的N个初级触发信号转变成2N个次级触发信号,并依次输出给2N个栅极控制电路215,每个栅极控制电路215用于驱动所述显示区域中的一组像素,其中不同组像素中的像素行交替设置,所述次级触发信号用于控制各所述栅极控制电路215在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动。
需要说明的是,对于触发信号控制器217根据显示控制信号将第一驱动单元214产生的N个初级触发信号转变成2N个次级触发信号,可以理解为:在显示控制信号的不同控制时间段内触发信号控制器对输入的初级触发信号进行选择输出而得到次级触发信号。且在本发明的各个实施例中,皆可以将次级触发信号看成在显示控制信号的不同控制时间段内触发信号控制器对输入的初级触发信号进行选择输出的信号。此外,对于上述的第一驱动单元214可以采用现有的集成控制电路来实现,对于上述的第二驱动单元216可以采用现有的能够实现相应功能的软件或者硬件来实现。
具体地,对于上述的一组像素以及不同组像素中的像素行交替排列,结合附图做进一步地说明。如图4a所示,显示面板中的所有像素213被分成两组像素,分别为第一组像素A1和第二组像素A2,其中,奇数行的像素为第一组像素A1,偶数行的像素为第二组像素A2,这两组像素中的像素行交替排列,即任意相邻两个第一组像素A1之间有一个第二组像素A2,任意相邻两个第二组像素A2之间有一个第一组像素A1。作为另一种像素的分组方式,如图4b所示,显示面板中的所有像素213被分成四组像素,分别为第一组像素B1、第二组像素B2、第三组像素B3和第四组像素B4,其中第4j-3行像素为第一组像素B1(对应第一行像素、第五行像素和第九行像素、……)、第4j-2行像素为第二组像素B2(对应第二行像素、第六行像素和第十行像素、……)、第4j-1行像素为第三组像素B3(对应第三行像素、第七行像素和第十一行像素、……)和第4j行像素为第四组像素B4(对应第四行像素、第八行像素和第十二行像素、……),其中j为正整数,且4j=n。从图4b可知,上述四组像素中的像素行交替排列,即沿列的方向,第一组像素B1到第四组像素B4依次且周期性重复排列,以构成显示面板的所有像素行。以上仅是以将显示面板的所有像素分成两组像素和四组像素为例进行说明,如果将所有像素分成更多组像素,则同样可以得到不同组像素中的像素行是交替排列的。
在本发明的实施例中,所述第一显示模式可以为2D显示模式,所述第二显示模式可以为3D显示模式。也就是说,上述的显示面板可以实现2D显示模式和3D显示模式之间的转换。
需要说明的是,在图3中,栅极控制电路215设置在显示区域211两侧的外围区域212中,也可以设置在显示区域211一侧的外围区域212中,在此不作限定。对于本实施例接下来栅极控制电路的设置,只是给出的具体示例,关于栅极控制电路的设置位置,均不作限定。
通过在显示面板中设置触发信号控制器217,该触发信号控制器217可以根据第二驱动单元216产生的显示控制信号,将第一驱动单元214产生的N个初级触发信号转换可以得到2N个次级触发信号,此2N个次级触发信号分别用于驱动2N个栅极控制电路215,并使得栅极控制电路215在第一显示模式(例如2D显示模式)下成对驱动两组像素,在第二显示模式(例如3D显示模式)下对成对的两组像素进行交替驱动。在第一驱动单元214采用普通的集成控制电路来实现的情况,通过在显示面板中设置触发信号控制器,并用其产生的次级触发信号来使栅极控制电路驱动相应的各组像素,从而可以实现在第一显示模式和第二显示模式下具有相同的分辨率。此外,与采用FPGA(Field-Programmable Gate Array,现场可编程门阵列)和缓冲器的组合实现T-CON(Timing Control)功能以在第一显示模式和第二显示模式下实现相同的分辨率相比,本发明实施例通过采用普通的集成控制电路与触发信号控制器相结合,还可以降低硬件成本。
进一步地,所述显示控制信号可以包括第一控制信号和第二控制信号;更进一步地,所述第一控制信号可以为2D/3D控制信号,所述第二控制信号可以为左右眼控制信号。需要说明的是,2D/3D控制信号可以用于控制2D显示模式和3D显示模式之间的转换,左右眼控制信号可以用于在3D显示模式下控制显示左眼画面和右眼画面。
如上所述,触发信号控制器可以将N个初级触发信号转变成2N个次级触发信号,基于此,如图5所示,所述触发信号控制器可以包括N个触发信号控制单元(2171~217N),所述触发信号控制单元可以根据所述第一控制信号和所述第二控制信号将一个所述初级触发信号转变成两个所述次级触发信号,其中,所述触发信号控制单元包括用于输入所述第一控制信号的第一控制信号输入端,用于输入所述第二控制信号的第二控制信号输入端,用于输入所述初级触发信号的初级触发信号输入端,用于输出第一次级触发信号的第一次级触发信号输出端和用于输出第二次级触发信号的第二次级触发信号输出端;当N大于1时,每个所述触发信号控制单元的第一控制信号输入端(分别对应S11~S1N)电连接在一起,作为所述触发信号控制器的第一控制信号输入端S1,每个所述触发信号控制单元的第二控制信号输入端(分别对应S21~S2N)电连接在一起,作为所述触发信号控制器的第二控制信号输入端S2;每个所述触发信号控制单元的初级触发信号输入端作为所述触发信号控制器相应的初级触发信号输入端(分别对应STV1~STVN),每个所述触发信号控制单元的第一次级触发信号输出端和第二次级触发信号输出端作为所述触发信号控制器相应的各个次级触发信号输出端(分别对应CTV_1~CTV_2N)。
作为本发明实施例的一个优选的实施方式,如图6所示,每个所述触发信号控制单元可以还包括:第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、用于接收高电平信号的第一电平信号输入端VGH和用于接收低电平信号的第二电平信号输入端VGL;所述第一PMOS管MP1的栅极与所述第一控制信号输入端S1r电连接,源极与所述第一电平信号输入端VGH电连接,漏极与所述第二PMOS管MP2的源极电连接;所述第二PMOS管MP2的栅极与所述第二控制信号输入端S2r电连接,漏极与所述第一NMOS管MN1的漏极电连接;所述第一NMOS管MN1的栅极与所述第一控制信号输入端S1r电连接,源极与所述第二电平信号输入端VGL电连接;所述第二NMOS管MN2的栅极与所述第二控制信号输入端S2r电连接,漏极与所述第一NMOS管MN1的漏极电连接,源极与所述第二电平信号输入端VGL电连接;所述第三NMOS管MN3的栅极与所述第一控制信号输入端S2r电连接,源极与所述第二次级触发信号输出端CTV_2r电连接,漏极与所述初级触发信号输入端STVr电连接;所述第四NMOS管MN4的栅极与所述第一控制信号输入端S1r电连接,源极与所述第一次级触发信号输出端CTV_2r-1电连接,漏极与所述第二次级触发信号输出端CTV_2r电连接;所述第五NMOS管MN5的栅极与所述第二控制信号输入端S2r电连接,源极与所述第二次级触发信号输出端CTV_2r电连接,漏极与所述初级触发信号输入端STVr电连接;所述第六NMOS管MN6的栅极与所述第一NMOS管MN1的漏极电连接,源极与所述第二电平信号输入端VGL电连接,漏极与所述第二次级触发信号输出端CTV_2r电连接;所述第七NMOS管MN7的栅极与所述第一NMOS管MN1的漏极电连接,源极与所述第一次级触发信号输出端CTV_2r-1电连接,漏极与所述初级触发信号输入端STVr电连接;所述第八NMOS管MN8的栅极与所述第二控制信号输入端S2r电连接,源极与所述第二电平信号输入端VGL电连接,漏极与所述第一次级触发信号输出端CTV_2r-1电连接。
在采用图6所示的触控信号控制单元的基础上,如图7a所示,所述触发信号控制器包括一个触发信号控制单元,其中,STV1代表初级触发信号输入端,CTV_1代表第一次级触发信号输出端以及CTV_2代表第二次级触发信号输出端。图7b是图7a中各信号的一种时序图,在图7b中,SSTV1代表输入触发信号控制器的初级触发信号;SS1代表输入触发信号控制器的第一控制信号;SS2代表输入触发信号控制器的第二控制信号;SCTV_1代表触发信号控制器输出的第一次级触发信号;以及SCTV_2代表触发信号控制器输出的第二次级触发信号。下面结合图7b对图7a中的触发信号控制器的工作原理做进一步地说明。
如图7a和图7b所示,所述触发信号控制器的工作状态包括:
第一显示模式的画面显示阶段T11,触发信号控制器的第一控制信号输入端S1施加一高电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2浮空(在此阶段SS2没有波形),使所述第三NMOS管MN3和第四NMOS管MN4开启,初级触发信号SSTV1经所述第三NMOS管MN3传输到第二次级触发信号输出端CTV_2,并作为第二次级触发信号SCTV_2输出,同时初级触发信号SSTV1经所述第三NMOS管MN3和第四NMOS管MN4传输到第一次级触发信号输出端CTV_1,并作为第一次级触发信号SCTV_1输出。
第二显示模式的第一画面显示阶段T12,触发信号控制器的第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2施加一低电平的第二控制信号SS2,使所述第一PMOS管MP1和第二PMOS管MP2开启,所述第一电平信号输入端VGH接收的高电平信号经所述第一PMOS管MP1和第二PMOS管MP2施加到所述第七NMOS管MN7的栅极,并使所述第七NMOS管MN7开启,初级触发信号SSTV1经所述第七NMOS管MN7传输到第一次级触发信号输出端CTV_1,并作为第一次级触发信号SCTV_1输出。
第二显示模式的第二画面显示阶段T13,触发信号控制器的第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2施加一高电平的第二控制信号SS2,使所述第五NMOS管MN5开启,初级触发信号SSTV1经所述第五NMOS管MN5传输到第二次级触发信号输出端CTV_2,并作为第二次级触发信号SCTV_2输出。
需要说明的是,上述各阶段的初级触发信号均是指有效的初级触发信号,即在图7b中,有效的初级触发信号为处于高电平状态的初级触发信号。
通过对图7a中触发信号控制器的工作原理的描述可以看出,在第一显示模式的画面显示阶段T11,第一次级触发信号SCTV_1和第二次级触发信号SCTV_2同时输出,而在第二显示模式的第一画面显示阶段T12,只输出第一次级触发信号SCTV_1,在第二显示模式的第二画面显示阶段T13,只输出第二次级触发信号SCTV_2。
在图7a中,触发信号控制器将一个初级触发信号转变成两个次级触发信号并输出,因此,相应地,如图8所示的显示面板21,与该触发信号控制器217电连接的栅极控制电路的数量为两个,分别为第一栅极控制电路2151和第二栅极控制电路2152;所述第一栅极控制电路2151可以用于驱动由所有第2i-1行的像素213构成的一组像素,所述第二栅极控制电路2152可以用于驱动由所有第2i行的像素213构成的一组像素,其中,i为正整数,且2i等于n;所述第一栅极控制电路2151由所述第一次级触发信号(由图中的第一次级触发信号输出端CTV_1输出)来驱动,所述第二栅极控制电路2152由所述第二次级触发信号(由图中的第二次级触发信号输出端CTV_2输出)来驱动。
需要说明的是,关于所有第2i-1行的像素构成的一组像素和所有第2i行的像素构成的一组像素在显示面板的显示区域的分布情况,请参考图4a以及相关的描述,在此不再赘述。
此外,与图7a中的触发信号控制器对应设置的栅极控制电路,在实际设计时,没有增加额外的电路引线,因此,不会增大显示面板的外围区域中的边框面积。
进一步地,图8中的栅极控制电路的工作状态(与图7b中的触发信号控制器的工作状态相对应)包括:第一显示模式的画面显示阶段T11,触发信号控制器产生的第一次级触发信号和第二次级触发信号同时分别使能所述第一栅极控制电路2151和第二栅极控制电路2152,驱动与所述第一栅极控制电路2151和第二栅极控制电路2152电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面。
具体地,根据栅极控制电路的工作原理可知,栅极控制电路在接收到次级触发信号(此处指有效的次级触发信号)后,开始产生用于依次驱动各行像素的扫描信号。上述第一栅极控制电路2151依次驱动第一行像素、第三行像素和第五行像素等等(即所有的第2i-1行像素),第二栅极控制电路2152依次驱动第二行像素、第四行像素和第六行像素等等(即所有的第2i行像素),由于用于驱动第一栅极控制电路2151的第一次级触发信号和用于驱动第二栅极控制电路2152的第二次级触发信号在第一显示模式的画面显示阶段T11同时产生,因此,第一栅极控制电路2151驱动第一行像素和第二栅极控制电路2152驱动第二行像素同时进行,并给第一行像素和第二行像素输入相同的数据信号,显示相同的第一显示模式的画面;然后再同时驱动第三行像素和第四行像素,并给第三行像素和第四行像素输入相同的数据信号,显示相同的第一显示模式的画面;依次驱动下去,直至将所有行像素驱动完,并显示完第一显示模式的一帧画面。如上所述,与第一栅极控制电路2151和第二栅极控制电路2152电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面,因此,显示面板在第一显示模式下的分辨率为m×n/2。
第二显示模式的第一画面显示阶段T12,触发信号控制器产生的第一次级触发信号使能所述第一栅极控制电路2151,驱动与所述第一栅极控制电路2151电连接的一组像素显示第一画面;第二显示模式的第二画面显示阶段T13,触发信号控制器产生的第二次级触发信号使能所述第二栅极控制电路2152,驱动与所述第二栅极控制电路2152电连接的一组像素显示第二画面。需要说明的是,在第二显示模式为3D显示模式的情况下,第一画面可以为左眼画面,第二画面可以为右眼画面;或者第一画面可以为右眼画面,第二画面可以为左眼画面。
具体地,在第二显示模式的第一画面显示阶段T12,第一栅极控制电路2151依次驱动第一行像素、第三行像素和第五行像素等等(即所有的第2i-1行像素)显示第一画面;在第二显示模式的第二画面显示阶段T13,第二栅极控制电路2152依次驱动第二行像素、第四行像素和第六行像素等等(即所有的第2i行像素)显示第二画面,由于第一画面和第二画面所显示的画面内容相同,并一起构成第二显示模式下的显示画面,因此,由此可知,显示面板在第二显示模式下的分辨率为m×n/2,与显示面板在第一显示模式下的分辨率相同。如果第一显示模式为2D显示模式,第二显示模式为3D显示模式,则本发明实施例的显示面板可以实现第一显示模式和第二显示模式下或者2D显示模式和3D显示模式下具有相同的分辨率。
图7a是关于触发信号控制器的一个具体示例,在另一个具体示例中,触控信号控制器可以将两个初级触发信号转变成四个次级触发信号,如图9a所示,触发信号控制器包括两个触发信号控制单元,分别为第一触发信号控制单元217a和第二触发信号控制单元217b,所述第一触发信号控制单元217a的初级触发信号输入端和所述第二触发信号控制单元217b的初级触发信号输入端分别作为所述触发信号控制器的第一初级触发信号输入端STV1和第二初级触发信号输入端STV2,所述第一触发信号控制单元217a的两个次级触控信号输出端和所述第二触发信号控制单元217b的两个次级触控信号输出端依次作为所述触发信号控制器的第一次级触控信号输出端CTV_1、第二次级触控信号输出端CTV_2、第三次级触控信号输出端CTV_3和第四次级触控信号输出端CTV_4;其中,用MP11和MP12分别代表第一触发控制单元217a的第一PMOS管和第二PMOS管,用MN11~MN18分别代表第一触发控制单元217a的第一NMOS管到第八NMOS管;用MP21和MP22分别代表第二触发控制单元217b的第一PMOS管和第二PMOS管,用MN21~MN28分别代表第二触发控制单元217b的第一NMOS管到第八NMOS管。
图9b是图9a中各信号的一种时序图,在图9b中,SSTV1代表输入触发信号控制器的第一初级触发信号;SSTV2代表输入触发信号控制器的第二初级触发信号;SS1代表输入触发信号控制器的第一控制信号;SS2代表输入触发信号控制器的第二控制信号;SCTV_1~SCTV_4分别代表触发信号控制器输出的第一次级触发信号到第四次级触发信号。需要说明的是,输入触发信号控制器的第一初级触发信号SSTV1和第二初级触发信号SSTV2均是指有效的初级触发信号,即在图9b中,有效的第一初级触发信号SSTV1为处于高电平状态的第一初级触发信号SSTV1,有效的第二初级触发信号SSTV2为处于高电平状态的第二初级触发信号SSTV2。下面结合图9b对图9a中的触发信号控制器的工作原理做进一步地说明。
如图9a和图9b所示,所述触发信号控制器的工作状态包括:
第一显示模式的画面显示阶段T21,在第一时刻t1,所述第一初级触发信号输入端STV1输入第一初级触发信号SSTV1(对应高电平的第一初级触发信号SSTV1)而第二初级触发信号输入端未输入第二初级触发信号SSTV2(对应低电平的第二初级触发信号SSTV2),第一控制信号输入端S1施加一高电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2浮空,使所述第一触发信号控制单元217a的第三NMOS管MN13和第四NMOS管MN4开启,第一初级触发信号SSTV1经所述第三NMOS管MN13传输到触发信号控制器的第二次级触发信号输出端CTV_2,并作为第二次级触发信号SCTV_2输出,同时第一初级触发信号SSTV1经所述第三NMOS管MN13和第四NMOS管MN14传输到触发信号控制器的第一次级触发信号输出端CTV_1,并作为第一次级触发信号SCTV_1输出;在第二时刻t2,所述第一初级触发信号输入端STV1未输入第一初级触发信号SSTV1(对应低电平的第一初级触发信号SSTV1)而第二初级触发信号输入端STV2输入第二初级触发信号SSTV2(对应高电平的第二次级触发信号SSTV2),触发信号控制器的第一控制信号输入端S1施加一高电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2浮空,使所述第二触发信号控制单元217b的第三NMOS管MN23和第四NMOS管MN24开启,第二初级触发信号SSTV2经所述第三NMOS管MN23传输到触发信号控制器的第四次级触发信号输出端CTV_4,并作为第四次级触发信号SCTV_4输出,同时第二初级触发信号SSTV2经所述第三NMOS管MN23和第四NMOS管MN24传输到触发信号控制器的第三次级触发信号输出端CTV_3,并作为第三次级触发信号SCTV_3输出。其中,第一时刻t1小于第二时刻t2。
第二显示模式的第一画面显示阶段T22,在第三时刻t3,所述第一初级触发信号输入端STV1输入第一初级触发信号SSTV1(对应高电平的第一初级触发信号SSTV1)而第二初级触发信号输入端STV2未输入第二初级触发信号SSTV2(对应低电平的第二初级触发信号SSTV2),触发信号控制器的第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2施加一低电平的第二控制信号SS2,使所述第一触发信号控制单元217a的第一PMOS管MP11和第二PMOS管MP12开启,所述第一电平信号输入端VGH接收的高电平信号经所述第一PMOS管MP11和第二PMOS管MP12施加到所述第一触发信号控制单元217a的第七NMOS管MN17的栅极并使所述第七NMOS管MN17开启,第一初级触发信号SSTV1经所述第七NMOS管MN17传输到触发信号控制器的第一次级触发信号输出端CTV_1,并作为第一次级触发信号SCTV_1输出;在第四时刻t4,所述第一初级触发信号输入端STV1未输入第一初级触发信号SSTV1(对应低电平的第一初级触发信号SSTV1)而第二初级触发信号输入端STV2输入第二初级触发信号SSTV2(对应高电平的第二初级触发信号SSTV2),触发信号控制器的第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时第二控制信号输入端S2施加一低电平的第二控制信号SS2,使所述第二触发信号控制单元217b的第一PMOS管MP21和第二PMOS管MP22开启,所述第一电平信号输入端VGH接收的高电平信号经所述第一PMOS管MP21和第二PMOS管MP22施加到所述第二触发信号控制单元217b的第七NMOS管MN27的栅极并使所述第七NMOS管MN27开启,第二初级触发信号SSTV2经所述第七NMOS管MN27传输到触发信号控制器的第三次级触发信号输出端CTV_3,并作为第三次级触发信号SCTV_3输出。
第二显示模式的第二画面显示阶段T23,在第五时刻t5,所述第一初级触发信号输入端STV1输入第一初级触发信号SSTV1(对应高电平的第一初级触发信号SSTV1)而第二初级触发信号输入端STV2未输入第二初级触发信号SSTV2(对应低电平的第二初级触发信号SSTV2),第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2施加一高电平的第二控制信号SS2,使所述第一触发信号控制单元217a的第五NMOS管MN15开启,第一初级触发信号SSTV1经所述第五NMOS管MN15传输到触发信号控制器的第二次级触发信号输出端CTV_2,并作为第二次级触发信号SCTV_2输出;在第六时刻t6,所述第一初级触发信号输入端STV1未输入第一初级触发信号SSTV1(对应低电平的第一初级触发信号SSTV1)而第二初级触发信号输入端STV2输入第二初级触发信号SSTV2(对应高电平的第二初级触发信号SSTV2),触发信号控制器的第一控制信号输入端S1施加一低电平的第一控制信号SS1,同时触发信号控制器的第二控制信号输入端S2施加一高电平的第二控制信号SS2,使第二触发信号控制单元217b的第五NMOS管MN25开启,第二初级触发信号SSTV2经所述第五NMOS管MN25传输到触发信号控制器的第四次级触发信号输出端CTV_4,并作为第四次级触发信号SCTV_4输出。其中,在第二显示模式下,上述第三时刻t3、第四时刻t4、第五时刻t5和第六时刻t6依次增大。
在图9a中,触发信号控制器将两个初级触发信号转变成四个次级触发信号并输出,因此,相应地,如图10所示的显示面板21,与该触发信号控制器电连接的栅极控制电路的数量为四个,分别为第一栅极控制电路215a、第二栅极控制电路215b、第三栅极控制电路215c和第四栅极控制电路215d;所述第一栅极控制电路215a用于驱动由所有第4k-3行的像素213构成的一组像素,所述第二栅极控制电路215b用于驱动由所有第4k-2行的像素213构成的一组像素,所述第三栅极控制电路215c用于驱动由所有第4k-1行的像素213构成的一组像素,以及所述第四栅极控制电路215d用于驱动由所有第4k行的像素213构成的一组像素,其中,k为正整数,且4k等于n;所述第一栅极控制电路215a由所述触发信号控制器的第一次级触发信号(由图中的第一次级触发信号输出端CTV_1输出)来驱动,所述第二栅极控制电路215b由所述触发信号控制器的第二次级触发信号(由图中的第二次级触发信号输出端CTV_2输出)来驱动,所述第三栅极控制电路215c由所述触发信号控制器的第三次级触发信号(由图中的第三次级触发信号输出端CTV_3输出)来驱动,所述第四栅极控制电路215d由所述触发信号控制器的第四次级触发信号(由图中的第四次级触发信号输出端CTV_4输出)来驱动。
需要说明的是,关于所有第4k-3行的像素构成的一组像素、所有第4k-2行的像素构成的一组像素、所有第4k-1行的像素构成的一组像素和所有第4k行的像素构成的一组像素在显示面板的显示区域的分布情况,请参考图4b以及相关的描述,在此不再赘述。
此外,与图9a中的触发信号控制器对应设置的栅极控制电路,在实际设计时,没有增加额外的电路引线,因此,不会增大显示面板的外围区域中的边框面积。
进一步地,图10中的栅极控制电路的工作状态(与图9b中的触发信号控制器的工作状态相对应)包括:
第一显示模式的画面显示阶段T21,触发信号控制器在第一时刻t1产生的第一次级触发信号和第二次级触发信号同时分别使能所述第一栅极控制电路215a和第二栅极控制电路215b,驱动与所述第一栅极控制电路215a和第二栅极控制电路215b电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面;触发信号控制器在第二时刻t2产生的第三次级触发信号和第四次级触发信号同时分别使能所述第三栅极控制电路215c和第四栅极控制电路215d,驱动与所述第三栅极控制电路215c和第四栅极控制电路215d电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面。
具体地,上述第一栅极控制电路215a依次驱动第一行像素、第五行像素和第九行像素、……(即所有的第4k-3行像素),第二栅极控制电路215b依次驱动第二行像素、第六行像素和第十行像素、……(即所有的第4k-2行像素),第三栅极控制电路215c依次驱动第三行像素、第七行像素和第十一行像素、……(即所有的第4k-1行像素),第四栅极控制电路215d依次驱动第四行像素、第八行像素和第十二行像素等等(即所有的第4k行像素),由于用于驱动第一栅极控制电路215a的第一次级触发信号和用于驱动第二栅极控制电路215b的第二次级触发信号在第一时刻t1同时产生,因此,第一栅极控制电路215a驱动第一行像素和第二栅极控制电路215b驱动第二行像素同时进行,并给第一行像素和第二行像素输入相同的数据信号,显示相同的第一显示模式的画面;由于用于驱动第三栅极控制电路215c的第三次级触发信号和用于驱动第四栅极控制电路215d的第四次级触发信号在第二时刻t2同时产生,因此,第三栅极控制电路215c驱动第三行像素和第四栅极控制电路215d驱动第四行像素同时进行,并给第三行像素和第四行像素输入相同的数据信号,显示相同的第一显示模式的画面;然后第一栅极控制电路215a和第二栅极控制电路215b再同时驱动第五行像素和第六行像素,之后第三栅极控制电路215c和第四栅极控制电路215d再同时驱动第七行像素和第八行像素;依次驱动下去,直至将所有行像素驱动完,并显示完第一显示模式的一帧画面。如上所述,与第一栅极控制电路215a和第二栅极控制电路215b电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面,与所述第三栅极控制电路215c和第四栅极控制电路215d电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面,因此,显示面板在第一显示模式下的分辨率为m×n/2。
在第一显示模式下,对于第一栅极控制电路215a和第二栅极控制电路215b,先同时驱动第一行像素和第二行像素,然后再同时驱动第五行像素和第六行像素,并依次成对驱动相应的相邻两行像素;对于第三栅极控制电路215c和第四栅极控制电路215d,先同时驱动第三行像素和第四行像素,然后再同时驱动第七行像素和第八行像素,并依次成对驱动相应的两行像素。但是,在第一显示模式下,所有像素的驱动顺序是:同时驱动第一行像素和第二行像素,然后同时驱动第三行像素和第四行像素,接下来同时驱动第五行像素和第六行像素,再接下来同时驱动第七行像素和第八行像素,并依次成对驱动相邻的两行像素。接下来对在第一显示模式下如何实现上述像素的驱动顺序做进一步的说明。
在第一时刻t1第一栅极控制电路215a和第二栅极控制电路215b被同时驱动,经过延迟时间t后,第一行像素和第二行像素同时被驱动(即t1+t时刻);在第二时刻t2第三栅极控制电路215c和第四栅极控制电路215d被同时驱动,同样经过延迟时间t后,第三行像素和第四行像素同时被驱动(即t2+t时刻),因此,可以看出,第一时刻t1和第二时刻t2之间的时间间隔与第一行像素和第三行像素(第一行像素和第四行像素、第二行像素和第三行像素以及第二行像素和第四行像素被驱动的时间间隔与第一行像素和第三行像素被驱动的时间间隔相同)被驱动的时间间隔相同。为了实现上述第一显示模式下像素的驱动顺序,只需第一行像素所在的一组像素的相邻两行像素被驱动的时间间隔、第二行像素所在的一组像素的相邻两行像素被驱动的时间间隔、第三行像素所在的一组像素的相邻两行像素被驱动的时间间隔以及第四行像素所在的一组像素的相邻两行像素被驱动的时间间隔大于第一行像素和第三行像素被驱动的时间间隔,即大于第一时刻t1与第二时刻t2之间的时间间隔。也就是说,为了实现上述第一显示模式下像素的驱动顺序,第一栅极控制电路215a、第二栅极控制电路215b、第三栅极控制电路215c和第四栅极控制电路215d驱动对应的一组像素中相邻两行像素的时间间隔均大于所述第一时刻t1和第二时刻t2之间的时间间隔。
第二显示模式的第一画面显示阶段T22,触发信号控制器在第三时刻t3产生的第一次级触发信号使能所述第一栅极控制电路215a,驱动与所述第一栅极控制电路215a电连接的一组像素显示相应的第一画面;触发信号控制器在第四时刻t4产生的第三次级触发信号使能第三栅极控制电路215c,驱动与所述第三栅极控制电路215c电连接的一组像素显示相应的第一画面;第二显示模式的第二画面显示阶段T23,触发信号控制器在第五时刻t5产生的第二次级触发信号使能所述第二栅极控制电路215b,驱动与所述第二栅极控制电路215b电连接的一组像素显示相应的第二画面;触发信号控制器在第六时刻t6产生的第四次级触发信号使能所述第四栅极控制电路215d,驱动与所述第四栅极控制电路215d电连接的一组像素显示相应的第二画面。
具体地,在第二显示模式的第一画面显示阶段T22,由于用于驱动第一栅极控制电路215a的第一次级触发信号和用于驱动第三栅极控制电路215c的第三次级触发信号分别在第三时刻t3和第四时刻t4产生,因此,第一栅极控制电路215a依次驱动第一行像素、第五行像素和第九行像素等等(即所有的第4k-3行像素)显示第一画面;第三栅极控制电路215c依次驱动第三行像素、第七行像素和第十一行像素等等(即所有的第4k-1行像素)显示第一画面;在第二显示模式的第二画面显示阶段T23,由于用于驱动第二栅极控制电路215b的第二次级触发信号和用于驱动第四栅极控制电路215d的第四次级触发信号分别在第五时刻t5和第六时刻t6产生,因此,第二栅极控制电路215b依次驱动第二行像素、第六行像素和第十行像素等等(即所有的第4k-2行像素)显示第二画面;第四栅极控制电路215d依次驱动第四行像素、第八行像素和第十二行像素等等(即所有的第4k行像素)显示第二画面。由于第一画面和第二画面所显示的画面内容相同,并一起构成第二显示模式下的显示画面,因此,由此可知,显示面板在第二显示模式下的分辨率为m×n/2,与显示面板在第一显示模式下的分辨率相同。如果第一显示模式为2D显示模式,第二显示模式为3D显示模式,则本发明实施例的显示面板可以实现第一显示模式和第二显示模式下或者2D显示模式和3D显示模式下具有相同的分辨率。
在第一画面显示阶段T22,尽管第一栅极控制电路215a依次驱动第一行像素、第五行像素和第九行像素等等(即所有的第4k-3行像素),第三栅极控制电路215c依次驱动第三行像素、第七行像素和第十一行像素等等(即所有的第4k-1行像素),但是,在该显示阶段下,像素的驱动顺序为:第一行像素、第三行像素、第五行像素和第七行像素等等奇数行像素。接下来对在第一画面显示阶段T22如何实现上述像素的驱动顺序做进一步的说明。
在第三时刻t3第一栅极控制电路215a被驱动,经过延迟时间t’后,第一行像素被驱动(即t3+t’时刻);在第四时刻t4第三栅极控制电路215c被驱动,同样经过延迟时间t’后,第三行像素被驱动(即t4+t’时刻),因此,可以看出,第三时刻t3和第四时刻t4之间的时间间隔与第一行像素和第三行像素被驱动的时间间隔相同。为了实现上述第一画面显示阶段T22下像素的驱动顺序,只需第一行像素所在的一组像素的相邻两行像素被驱动的时间间隔和第三行像素所在的一组像素的相邻两行像素被驱动的时间间隔均大于第一行像素和第三行像素被驱动的时间间隔,即均大于第三时刻t3与第四时刻t4之间的时间间隔。也就是说,为了实现上述第一画面显示阶段T22下像素的驱动顺序,第一栅极控制电路215a和第三栅极控制电路215c驱动对应的一组像素中相邻两行像素的时间间隔均大于第三时刻t3和第四时刻t4之间的时间间隔。
在第二画面显示阶段T23,尽管第二栅极控制电路215b依次驱动第二行像素、第六行像素和第十行像素等等(即所有的第4k-2行像素),第四栅极控制电路215d依次驱动第四行像素、第八行像素和第十二行像素等等(即所有的第4k行像素),但是,在该显示阶段下,像素的驱动顺序为:第二行像素、第四行像素、第六行像素和第八行像素等等偶数行像素。根据上述第一画面显示阶段T22下像素的驱动顺序的相关描述,同理,为了实现上述第二画面显示阶段T23下像素的驱动顺序,只需第二行像素所在的一组像素的相邻两行像素被驱动的时间间隔和第四行像素所在的一组像素的相邻两行像素被驱动的时间间隔均大于第二行像素和第四行像素被驱动的时间间隔,即均大于第五时刻t5与第六时刻t6之间的时间间隔。也就是说,为了实现上述第二画面显示阶段T23下像素的驱动顺序,第二栅极控制电路215b和第四栅极控制电路215d驱动对应的一组像素中相邻两行像素的时间间隔均大于第五时刻t5和第六时刻t6之间的时间间隔。
在本发明实施例中,所述显示面板对上述第一画面和第二画面的扫描频率至少为80Hz。由于第二显示模式的画面的扫描频率为第一画面和第二画面的扫描频率的平均值,因此第一画面和第二画面的扫描频率越高,第二显示模式的画面的扫描频率也就越高,从而可以提高第二显示模式的画面的清晰度。
本发明实施例还提供一种显示装置。图11是本发明实施例提供的一种显示装置的结构示意图。参见图11,显示装置30包括显示面板31,还可以包括用于支持显示装置30正常工作的其他器件。其中,所述显示面板31为上述各实施例中所述的显示面板。上述的显示装置60可以为手机、台式电脑、笔记本和平板电脑等。
本发明实施例提供的显示面板和显示装置,通过在显示面板中设置触发信号控制器,在初级触发信号由普通的集成控制电路产生的情况下,该触发信号控制器可以将N个初级触发信号转变成2N个次级触发信号,这些次级触发信号可以使栅极控制电路驱动相应的各组像素,且在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动,从而可以实现在第一显示模式和第二显示模式下具有相同的分辨率。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (16)
1.一种显示面板,所述显示面板包括:显示区域和围绕所述显示区域的外围区域,其中,
所述显示区域包括用于显示画面的n行、m列的像素,n和m均为正整数,所述外围区域包括第一驱动单元、栅极控制电路、第二驱动单元和触发信号控制器;
所述第一驱动单元,用于产生N个初级触发信号,其中N为正整数;
所述第二驱动单元用于产生显示控制信号,以及还用于为各行像素提供相应的数据信号;
所述触发信号控制器用于根据所述显示控制信号将所述第一驱动单元产生的N个初级触发信号转变成2N个次级触发信号,并依次输出给2N个栅极控制电路,每个栅极控制电路用于驱动所述显示区域中的一组像素,其中不同组像素中的像素行交替设置,所述次级触发信号用于控制各所述栅极控制电路在第一显示模式下成对驱动两组像素,在第二显示模式下对成对的两组像素进行交替驱动。
2.根据权利要求1所述的显示面板,其特征在于,所述显示控制信号包括第一控制信号和第二控制信号;
所述触发信号控制器包括N个触发信号控制单元,所述触发信号控制单元根据所述第一控制信号和所述第二控制信号将一个所述初级触发信号转变成两个所述次级触发信号,其中,所述触发信号控制单元包括用于输入所述第一控制信号的第一控制信号输入端,用于输入所述第二控制信号的第二控制信号输入端,用于输入所述初级触发信号的初级触发信号输入端,用于输出第一次级触发信号的第一次级触发信号输出端和用于输出第二次级触发信号的第二次级触发信号输出端;
当N大于1时,每个所述触发信号控制单元的第一控制信号输入端电连接在一起,作为所述触发信号控制器的第一控制信号输入端,每个所述触发信号控制单元的第二控制信号输入端电连接在一起,作为所述触发信号控制器的第二控制信号输入端;
每个所述触发信号控制单元的初级触发信号输入端作为所述触发信号控制器相应的初级触发信号输入端,每个所述触发信号控制单元的第一次级触发信号输出端和第二次级触发信号输出端作为所述触发信号控制器相应的各个次级触发信号输出端。
3.根据权利要求2所述的显示面板,其特征在于,每个所述触发信号控制单元还包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、用于接收高电平信号的第一电平信号输入端和用于接收低电平信号的第二电平信号输入端;
所述第一PMOS管的栅极与所述第一控制信号输入端电连接,源极与所述第一电平信号输入端电连接,漏极与所述第二PMOS管的源极电连接;
所述第二PMOS管的栅极与所述第二控制信号输入端电连接,漏极与所述第一NMOS管的漏极电连接;
所述第一NMOS管的栅极与所述第一控制信号输入端电连接,源极与所述第二电平信号输入端电连接;
所述第二NMOS管的栅极与所述第二控制信号输入端电连接,漏极与所述第一NMOS管的漏极电连接,源极与所述第二电平信号输入端电连接;
所述第三NMOS管的栅极与所述第一控制信号输入端电连接,源极与所述第二次级触发信号输出端电连接,漏极与所述初级触发信号输入端电连接;
所述第四NMOS管的栅极与所述第一控制信号输入端电连接,源极与所述第一次级触发信号输出端电连接,漏极与所述第二次级触发信号输出端电连接;
所述第五NMOS管的栅极与所述第二控制信号输入端电连接,源极与所述第二次级触发信号输出端电连接,漏极与所述初级触发信号输入端电连接;
所述第六NMOS管的栅极与所述第一NMOS管的漏极电连接,源极与所述第二电平信号输入端电连接,漏极与所述第二次级触发信号输出端电连接;
所述第七NMOS管的栅极与所述第一NMOS管的漏极电连接,源极与所述第一次级触发信号输出端电连接,漏极与所述初级触发信号输入端电连接;
所述第八NMOS管的栅极与所述第二控制信号输入端电连接,源极与所述第二电平信号输入端电连接,漏极与所述第一次级触发信号输出端电连接。
4.根据权利要求3所述的显示面板,其特征在于,所述触发信号控制器包括一个触发信号控制单元;
所述触发信号控制器的工作状态包括:
第一显示模式的画面显示阶段,触发信号控制器的第一控制信号输入端施加一高电平的第一控制信号,同时触发信号控制器的第二控制信号输入端浮空,使所述第三NMOS管和第四NMOS管开启,初级触发信号经所述第三NMOS管传输到第二次级触发信号输出端,并作为第二次级触发信号输出,同时初级触发信号经所述第三NMOS管和第四NMOS管传输到第一次级触发信号输出端,并作为第一次级触发信号输出;
第二显示模式的第一画面显示阶段,触发信号控制器的第一控制信号输入端施加一低电平的第一控制信号,同时触发信号控制器的第二控制信号输入端施加一低电平的第二控制信号,使所述第一PMOS管和第二PMOS管开启,所述第一电平信号输入端接收的高电平信号经所述第一PMOS管和第二PMOS管施加到所述第七NMOS管的栅极,并使所述第七NMOS管开启,初级触发信号经所述第七NMOS管传输到第一次级触发信号输出端,并作为第一次级触发信号输出;
第二显示模式的第二画面显示阶段,触发信号控制器的第一控制信号输入端施加一低电平的第一控制信号,同时触发信号控制器的第二控制信号输入端施加一高电平的第二控制信号,使所述第五NMOS管开启,初级触发信号经所述第五NMOS管传输到第二次级触发信号输出端,并作为第二次级触发信号输出。
5.根据权利要求4所述的显示面板,其特征在于,所述栅极控制电路的数量为两个,所述两个栅极控制电路分别为第一栅极控制电路和第二栅极控制电路;
所述第一栅极控制电路用于驱动由所有第2i-1行的像素构成的一组像素,所述第二栅极控制电路用于驱动由所有第2i行的像素构成的一组像素,其中,i为正整数,且2i等于n;
所述第一栅极控制电路由所述第一次级触发信号来驱动,所述第二栅极控制电路由所述第二次级触发信号来驱动。
6.根据权利要求5所述的显示面板,其特征在于,所述栅极控制电路的工作状态包括:
第一显示模式的画面显示阶段,触发信号控制器产生的第一次级触发信号和第二次级触发信号同时分别使能所述第一栅极控制电路和第二栅极控制电路,驱动与所述第一栅极控制电路和第二栅极控制电路电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面;
第二显示模式的第一画面显示阶段,触发信号控制器产生的第一次级触发信号使能所述第一栅极控制电路,驱动与所述第一栅极控制电路电连接的一组像素显示第一画面;
第二显示模式的第二画面显示阶段,触发信号控制器产生的第二次级触发信号使能所述第二栅极控制电路,驱动与所述第二栅极控制电路电连接的一组像素显示第二画面。
7.根据权利要求3所述的显示面板,其特征在于,所述触发信号控制器包括两个触发信号控制单元,所述两个触发信号控制单元分别为第一触发信号控制单元和第二触发信号控制单元,所述第一触发信号控制单元的初级触发信号输入端和所述第二触发信号控制单元的初级触发信号输入端分别作为所述触发信号控制器的第一初级触发信号输入端和第二初级触发信号输入端,所述第一触发信号控制单元的两个次级触控信号输出端和所述第二触发信号控制单元的两个次级触控信号输出端依次作为所述触发信号控制器的第一次级触控信号输出端、第二次级触控信号输出端、第三次级触控信号输出端和第四次级触控信号输出端;
所述触发信号控制器的工作状态包括:
第一显示模式的画面显示阶段,在第一时刻,所述第一初级触发信号输入端输入第一初级触发信号而第二初级触发信号输入端未输入第二初级触发信号,第一控制信号输入端施加一高电平的第一控制信号,同时触发信号控制器的第二控制信号输入端浮空,使所述第一触发信号控制单元的第三NMOS管和第四NMOS管开启,第一初级触发信号经所述第三NMOS管传输到触发信号控制器的第二次级触发信号输出端,并作为第二次级触发信号输出,同时第一初级触发信号经所述第三NMOS管和第四NMOS管传输到触发信号控制器的第一次级触发信号输出端,并作为第一次级触发信号输出;
在第二时刻,所述第一初级触发信号输入端未输入第一初级触发信号而第二初级触发信号输入端输入第二初级触发信号,触发信号控制器的第一控制信号输入端施加一高电平的第一控制信号,同时触发信号控制器的第二控制信号输入端浮空,使所述第二触发信号控制单元的第三NMOS管和第四NMOS管开启,第二初级触发信号经所述第三NMOS管传输到触发信号控制器的第四次级触发信号输出端,并作为第四次级触发信号输出,同时第二初级触发信号经所述第三NMOS管和第四NMOS管传输到触发信号控制器的第三次级触发信号输出端,并作为第三次级触发信号输出;
第二显示模式的第一画面显示阶段,在第三时刻,所述第一初级触发信号输入端输入第一初级触发信号而第二初级触发信号输入端未输入第二初级触发信号,触发信号控制器的第一控制信号输入端施加一低电平的第一控制信号,同时触发信号控制器的第二控制信号输入端施加一低电平的第二控制信号,使所述第一触发信号控制单元的第一PMOS管和第二PMOS管开启,所述第一电平信号输入端接收的高电平信号经所述第一PMOS管和第二PMOS管施加到所述第一触发信号控制单元的第七NMOS管的栅极并使所述第七NMOS管开启,第一初级触发信号经所述第七NMOS管传输到触发信号控制器的第一次级触发信号输出端,并作为第一次级触发信号输出;
在第四时刻,所述第一初级触发信号输入端未输入第一初级触发信号而第二初级触发信号输入端输入第二初级触发信号,触发信号控制器的第一控制信号输入端施加一低电平的第一控制信号,同时第二控制信号输入端施加一低电平的第二控制信号,使所述第二触发信号控制单元的第一PMOS管和第二PMOS管开启,所述第一电平信号输入端接收的高电平信号经所述第一PMOS管和第二PMOS管施加到所述第二触发信号控制单元的第七NMOS管的栅极并使所述第七NMOS管开启,第二初级触发信号经所述第七NMOS管传输到触发信号控制器的第三次级触发信号输出端,并作为第三次级触发信号输出;
第二显示模式的第二画面显示阶段,在第五时刻,所述第一初级触发信号输入端输入第一初级触发信号而第二初级触发信号输入端未输入第二初级触发信号,第一控制信号输入端施加一低电平的第一控制信号,同时触发信号控制器的第二控制信号输入端施加一高电平的第二控制信号,使所述第一触发信号控制单元的第五NMOS管开启,第一初级触发信号经所述第五NMOS管传输到触发信号控制器的第二次级触发信号输出端,并作为第二次级触发信号输出;
在第六时刻,所述第一初级触发信号输入端未输入第一初级触发信号而第二初级触发信号输入端输入第二初级触发信号,触发信号控制器的第一控制信号输入端施加一低电平的第一控制信号,同时触发信号控制器的第二控制信号输入端施加一高电平的第二控制信号,使第二触发信号控制单元的第五NMOS管开启,第二初级触发信号经所述第五NMOS管传输到触发信号控制器的第四次级触发信号输出端,并作为第四次级触发信号输出。
8.根据权利要求7所述的显示面板,其特征在于,所述栅极控制电路的数量为四个,所述四个栅极控制电路分别为第一栅极控制电路、第二栅极控制电路、第三栅极控制电路和第四栅极控制电路;
所述第一栅极控制电路用于驱动由所有第4k-3行的像素构成的一组像素,所述第二栅极控制电路用于驱动由所有第4k-2行的像素构成的一组像素,所述第三栅极控制电路用于驱动由所有第4k-1行的像素构成的一组像素,以及所述第四栅极控制电路用于驱动由所有第4k行的像素构成的一组像素,其中,k为正整数,且4k等于n。
所述第一栅极控制电路由所述触发信号控制器的第一次级触发信号来驱动,所述第二栅极控制电路由所述触发信号控制器的第二次级触发信号来驱动,所述第三栅极控制电路由所述触发信号控制器的第三次级触发信号来驱动,所述第四栅极控制电路由所述触发信号控制器的第四次级触发信号来驱动。
9.根据权利要求8所述的显示面板,其特征在于,所述栅极控制电路的工作状态包括:
第一显示模式的画面显示阶段,触发信号控制器在第一时刻产生的第一次级触发信号和第二次级触发信号同时分别使能所述第一栅极控制电路和第二栅极控制电路,驱动与所述第一栅极控制电路和第二栅极控制电路电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面;
触发信号控制器在第二时刻产生的第三次级触发信号和第四次级触发信号同时分别使能所述第三栅极控制电路和第四栅极控制电路,驱动与所述第三栅极控制电路和第四栅极控制电路电连接的两组像素中相邻的两行像素显示相同的第一显示模式的画面;
第二显示模式的第一画面显示阶段,触发信号控制器在第三时刻产生的第一次级触发信号使能所述第一栅极控制电路,驱动与所述第一栅极控制电路电连接的一组像素显示相应的第一画面;
触发信号控制器在第四时刻产生的第三次级触发信号使能第三栅极控制电路,驱动与所述第三栅极控制电路电连接的一组像素显示相应的第一画面;
第二显示模式的第二画面显示阶段,触发信号控制器在第五时刻产生的第二次级触发信号使能所述第二栅极控制电路,驱动与所述第二栅极控制电路电连接的一组像素显示相应的第二画面;
触发信号控制器在第六时刻产生的第四次级触发信号使能所述第四栅极控制电路,驱动与所述第四栅极控制电路电连接的一组像素显示相应的第二画面。
10.根据权利要求7或9所述的显示面板,其特征在于,所述第一时刻小于所述第二时刻;
所述第三时刻、所述第四时刻、所述第五时刻和所述第六时刻依次增大。
11.根据权利要求9所述的显示面板,其特征在于,对于所述第一显示模式的画面显示阶段,所述第一栅极控制电路、第二栅极控制电路、第三栅极控制电路和第四栅极控制电路驱动对应的一组像素中相邻两行像素的时间间隔均大于所述第一时刻和所述第二时刻之间的时间间隔。
12.根据权利要求9所述的显示面板,其特征在于,对于所述第二显示模式的第一画面显示阶段,所述第一栅极控制电路和所述第三栅极控制电路驱动对应的一组像素中相邻两行像素的时间间隔均大于所述第三时刻和所述第四时刻之间的时间间隔;
对于所述第二显示模式的第二画面显示阶段,所述第二栅极控制电路和所述第四栅极控制电路驱动对应的一组像素中相邻两行像素的时间间隔均大于所述第五时刻和所述六时刻之间的时间间隔。
13.根据权利要求6或9所述的显示面板,其特征在于,所述显示面板对第一画面和第二画面的扫描频率至少为80Hz。
14.根据权利要求1所述的显示面板,其特征在于,所述第一显示模式为2D显示模式,所述第二显示模式为3D显示模式。
15.根据权利要求2所述的显示面板,其特征在于,所述第一控制信号为2D/3D控制信号,所述第二控制信号为左右眼控制信号。
16.一种显示装置,其特征在于,包括如权利要求1-15中任一项所述的显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410779289.1A CN104409036B (zh) | 2014-12-16 | 2014-12-16 | 一种显示面板和显示装置 |
US14/815,575 US9721496B2 (en) | 2014-12-16 | 2015-07-31 | Display panel and display device |
DE102015216757.7A DE102015216757B4 (de) | 2014-12-16 | 2015-09-02 | Anzeigefeld und Anzeigevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410779289.1A CN104409036B (zh) | 2014-12-16 | 2014-12-16 | 一种显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104409036A true CN104409036A (zh) | 2015-03-11 |
CN104409036B CN104409036B (zh) | 2017-01-11 |
Family
ID=52646660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410779289.1A Active CN104409036B (zh) | 2014-12-16 | 2014-12-16 | 一种显示面板和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9721496B2 (zh) |
CN (1) | CN104409036B (zh) |
DE (1) | DE102015216757B4 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105096892A (zh) * | 2015-09-06 | 2015-11-25 | 青岛海信电器股份有限公司 | 一种图像显示方法及液晶显示装置 |
CN106157896A (zh) * | 2016-09-26 | 2016-11-23 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、阵列基板和显示面板 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL135578A0 (en) | 1997-10-29 | 2001-05-20 | Genzyme Corp | Compositions and methods for treating lysosomal storage disease |
ES2572148T3 (es) | 2005-05-17 | 2016-05-30 | Amicus Therapeutics Inc | Un método para el tratamiento de la enfermedad de Pompe usando 1-desoxinojirimicina y derivados |
WO2017182981A1 (en) | 2016-04-20 | 2017-10-26 | Washington University | Ppar agonist or lxr agonist for use in the treatment of systemic lupus erythematosus by modulation of lap activity |
US11081069B2 (en) * | 2018-09-21 | 2021-08-03 | Appe Inc. | Data rendering and driving of electronic device displays |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102244798A (zh) * | 2010-05-14 | 2011-11-16 | 乐金显示有限公司 | 图像显示设备 |
KR20110137591A (ko) * | 2010-06-17 | 2011-12-23 | 엘지디스플레이 주식회사 | 입체 영상 디스플레이 장치 및 그 구동 방법 |
CN103676383A (zh) * | 2013-12-27 | 2014-03-26 | 深圳市华星光电技术有限公司 | 兼容2d与3d显示模式的液晶显示面板及显示方法 |
CN104077995A (zh) * | 2014-06-30 | 2014-10-01 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101329484B (zh) | 2007-06-22 | 2010-10-13 | 群康科技(深圳)有限公司 | 液晶显示装置之驱动电路及其驱动方法 |
CN102655599B (zh) | 2012-01-05 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种图像显示设备及图像显示方法 |
KR101477967B1 (ko) * | 2012-03-12 | 2014-12-31 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR20130109816A (ko) * | 2012-03-28 | 2013-10-08 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 및 그것의 구동 방법 |
KR101970537B1 (ko) * | 2012-04-12 | 2019-04-22 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2014
- 2014-12-16 CN CN201410779289.1A patent/CN104409036B/zh active Active
-
2015
- 2015-07-31 US US14/815,575 patent/US9721496B2/en active Active
- 2015-09-02 DE DE102015216757.7A patent/DE102015216757B4/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102244798A (zh) * | 2010-05-14 | 2011-11-16 | 乐金显示有限公司 | 图像显示设备 |
KR20110137591A (ko) * | 2010-06-17 | 2011-12-23 | 엘지디스플레이 주식회사 | 입체 영상 디스플레이 장치 및 그 구동 방법 |
CN103676383A (zh) * | 2013-12-27 | 2014-03-26 | 深圳市华星光电技术有限公司 | 兼容2d与3d显示模式的液晶显示面板及显示方法 |
CN104077995A (zh) * | 2014-06-30 | 2014-10-01 | 上海天马微电子有限公司 | Tft阵列基板、显示面板及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105096892A (zh) * | 2015-09-06 | 2015-11-25 | 青岛海信电器股份有限公司 | 一种图像显示方法及液晶显示装置 |
CN105096892B (zh) * | 2015-09-06 | 2017-04-19 | 广东海信电子有限公司 | 一种图像显示方法及液晶显示装置 |
CN106157896A (zh) * | 2016-09-26 | 2016-11-23 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、阵列基板和显示面板 |
US10629124B2 (en) | 2016-09-26 | 2020-04-21 | Boe Technology Group Co., Ltd. | Pixel driving circuit, pixel driving method, array substrate and display panel |
Also Published As
Publication number | Publication date |
---|---|
DE102015216757B4 (de) | 2024-05-02 |
US20160171926A1 (en) | 2016-06-16 |
DE102015216757A1 (de) | 2016-06-16 |
CN104409036B (zh) | 2017-01-11 |
US9721496B2 (en) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104409036A (zh) | 一种显示面板和显示装置 | |
CN105609037B (zh) | 一种阵列基板、触控显示面板及触控显示装置 | |
KR101580367B1 (ko) | 어레이 기판, 3d 디스플레이 장치 및 이의 구동 방법 | |
JP6358935B2 (ja) | 表示装置およびタッチ検出方法 | |
CN102263975B (zh) | 立体显示器及其驱动方法 | |
US8493385B2 (en) | 3D image display device | |
JP2012242818A5 (ja) | 液晶表示装置 | |
CN103208248A (zh) | 显示面板 | |
CN106023948B (zh) | 液晶显示面板及液晶显示装置 | |
CN105788466A (zh) | 一种显示面板、其制作方法及显示装置 | |
CN104464601A (zh) | 一种电子设备及其显示面板 | |
JP2014186537A (ja) | 表示装置及び電子機器 | |
CN105629620A (zh) | 折射透镜及其驱动方法、显示装置 | |
CN106406623B (zh) | 阵列基板、触控显示面板及触控显示装置 | |
CN101819366A (zh) | 显示面板 | |
CN105139797A (zh) | 一种异形显示面板及显示装置 | |
CN106847097B (zh) | 一种柔性显示基板及显示装置 | |
CN103728751A (zh) | 切换显示二维和三维影像的液晶显示器 | |
JP2019517101A (ja) | 差動コネクタおよびその差動対配置構造ならびに差動コネクタプラグ | |
CN106814483B (zh) | 防窥显示设备 | |
CN106033658A (zh) | 显示器装置 | |
US10802324B2 (en) | Double vision display method and device | |
CN103235431A (zh) | 液晶显示面板及其驱动方法 | |
CN106814482B (zh) | 显示面板及其驱动方法 | |
US20140252964A1 (en) | Display device and common voltage generator thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |