CN104407880A - 支持硬件非对齐存储访问的risc处理器加载/存储单元 - Google Patents

Abstract

一种支持硬件非对齐存储访问的RISC处理器加载/存储单元，包括地址计算单元、对齐控制单元、请求控制单元和请求数据单元，在地址计算单元完成访问地址计算后，对齐控制单元根据该指令的数据位宽对该地址进行检测，若检测到非对齐访问则启动拆分操作机制；根据访问具体地址、数据位宽和指令类型进行最优化拆分。本发明支持硬件非对齐存储访问、大大提高访问效率、存储利用率较高、提升处理器性能。

Description

支持硬件非对齐存储访问的RISC处理器加载/存储单元

技术领域

本发明涉及一种RISC处理器，尤其是一种RISC处理器加载/存储单元。

背景技术

近年来随着低功耗高性能的RISC处理器在嵌入式平台不断发展，使用RISC处理器作为核心的低成本低功耗应用不断增多。对于这种成本敏感特别是存储空间敏感的应用，在软件层面存储空间管理上往往会偏向于连续分配存储空间的技术使存储利用率尽量最优，而这样对于硬件来说就会频繁出现地址非对齐的存储访问。

所谓非对齐的存储访问，主要指一次存储访问的请求地址不在该次访存大小的边界上对齐，比如一个字大小的加载访问，而次访问的请求地址不是字对齐的，就称之为非对齐的存储访问。

在处理器设计技术的不断革新的进程中，面向嵌入式应用的处理器性能不断提高，而通常作为限制处理器性能的加载/存储单元的设计尤为关键。在未对齐访问的处理上，如果采用抛出异常然后交由软件拆分的方式处理，往往要额外耗费十几个甚至几十个处理器周期才能完成。这就导致，在存储器空间成本敏感的嵌入式平台设计中，非对齐存储访问的效率成为很大的性能瓶颈。

发明内容

为了克服已有RISC处理器在处理非对齐的存储访问时的访问效率低下、存储利用率较低、制约处理器性能的不足，本发明提供了一种支持硬件非对齐存储访问、大大提高访问效率、存储利用率较高、提升处理器性能的支持硬件非对齐存储访问的RISC处理器加载/存储单元。

本发明解决其技术问题所采用的技术方案是：

一种支持硬件非对齐存储访问的RISC处理器加载/存储单元，包括：地址计算单元，根据具体指令信息将基址和偏移量相加计算访存地址；对齐控制单元，连接到地址计算单元的输出端，检测访问地址对齐性，判断到非对齐后启动拆分过程，地址对齐则启动正常请求过程；请求控制单元，连接到对齐控制单元，根据对齐控制单元的状态，产生对总线接口的请求控制信号，指令完成时向处理器退休单元发起退休控制信号；请求数据单元，连接到地址计算单元和对齐控制单元，产生对总线接口的请求数据信号，加载指令完成时向处理器退休单元发送回写数据；根据加载/存储的具体地址和请求数据位宽决定拆分子操作的位宽和数目，针对不同情况在最小资源下进行最优化拆分，所述最优化拆分操作是指：

对于非对齐半字加载指令，若低位地址未跨越字界限则只拆分一次字加载子操作，若低位地址跨越字界限则拆分两次字加载子操作；

对于非对齐字加载指令，一律拆分两次字加载子操作；

对于非对齐半字存储指令，一律拆分为两次字节存储子操作；

对于非对齐字存储指令，若低位地址半字对齐则拆分为两次半字存储子操作，若低位地址半字也非对齐则依次拆分为一次字节加载子操作，一次半字加载子操作和一次字节加载子操作。

进一步，加载指令的各次拆分子操作分别单独回写目标寄存器的对应部分，即支持通用寄存器分块回写，所述通用寄存器分块回写是指：对非对齐加载指令的拆分操作，每次子操作从存储器取回数据后直接回写目标寄存器的对应部分，无需对每次子操作的结果进行暂存。

再进一步，检测到非对齐访问指令地址，在当前处理器执行周期内马上开始进行拆分并发出第一次拆分子操作请求。

更进一步，拆分子操作的各次请求地址计算采用位拼接方式，复用加载/存储单元原来的地址计算加法器。

非对齐访问最后一次子操作请求被总线接收后当前周期即可快速退休该加载/存储请求。

非对齐访问拆分操作过程中处理器能够快速响应中断请求，非对齐存储访问的拆分过程中，一旦有中断请求发起，拆分过程可以立即被打断并响应中断请求，若响应中断请求时拆分操作已经完成则中断请求处理完毕执行该加载/存储指令的下条指令，如果拆分操作未完成则中断请求处理完毕后重新执行该加载/存储指令。

非对齐访问拆分操作过程中一旦检测到处理器访问异常，指令立即退休响应异常。

本发明的技术构思为：支持硬件非对齐存储访问的RISC处理器加载/存储单元是应用在存储空间敏感的嵌入式平台领域中，对存储空间连续分配，非对齐访问有迫切要求同时对于硬件性能也有较高要求的一个解决方案。通过硬件高效拆分执行并且快速退休的机制实现了高性能的非对齐地址存储访问。

本发明的有益效果主要表现在：在硬件层面解决了RISC处理器目标地址非对齐访问的问题，提高了非对齐地址的访问速度，同时允许软件更加高效地管理存储空间，提高空间敏感设计中的存储利用率。

附图说明

图1是带拆分机制加载/存储单元流水线示意图。

图2是拆分机制针对加载指令请求类型拆分操作图。

图3是拆分机制针对存储指令请求类型拆分操作图。

图4是拆分机制分块回写寄存器示意图。

图5是拆分请求地址复用加法器机制示意图。

具体实施方式

下面结合附图对本发明作进一步描述。

参照图1～图5，一种支持硬件非对齐存储访问的RISC处理器加载/存储单元，通过硬件拆分子操作的方式支持非对齐地址的访存操作，所述RISC处理器加载/存储单元包括：

地址计算单元，根据具体指令信息将基址和偏移量相加计算访存地址，主要包括操作数逻辑和地址加法器；

对齐控制单元，连接到地址计算单元的输出端，检测访问地址对齐性，判断到非对齐后启动拆分过程，地址对齐则启动正常请求过程，主要包括对齐检测逻辑和控制状态机；

请求控制单元，连接到对齐控制单元，根据对齐控制单元的状态，产生对总线接口的请求控制信号，指令完成时向处理器退休单元发起退休控制信号，主要包括总线请求控制逻辑和退休请求控制逻辑；

请求数据单元，连接到地址计算单元和对齐控制单元，产生对总线接口的请求数据信号，加载指令完成时向处理器退休单元发送回写数据，包括总线请求数据逻辑和退休请求回写逻辑。

根据加载/存储的具体地址和请求数据位宽决定拆分子操作的位宽和数目，针对不同情况在最小资源下进行最优化拆分；所述的根据加载/存储地址具体指令类型、访问位宽、低位地址，进行最优化拆分操作是指：对于非对齐半字加载指令，若低位地址未跨越字界限则只拆分一次字加载子操作，若低位地址跨越字界限则拆分两次字加载子操作；对于非对齐字加载指令，一律拆分两次字加载子操作；对于非对齐半字存储指令，一律拆分为两次字节存储子操作；对于非对齐字存储指令，若低位地址半字对齐则拆分为两次半字存储子操作，若低位地址半字也非对齐则依次拆分为一次字节加载子操作，一次半字加载子操作和一次字节加载子操作。

加载指令的各次拆分子操作分别单独回写目标寄存器的对应部分，即支持通用寄存器分块回写；所述的通用寄存器分块回写是指：对非对齐加载指令的拆分操作，每次子操作从存储器取回数据后直接回写目标寄存器的对应部分，无需对每次子操作的结果进行暂存。

检测到非对齐访问指令地址，在当前处理器执行周期内马上开始进行拆分并发出第一次拆分子操作请求；所述的当前处理器执行周期发起拆分子操作请求：加载/存储指令的访存地址在加载/存储单元的执行周期被计算得到并进行地址非对齐检测，若访问地址非对齐，则在当前周期进行拆分并向总线发起第一次子操作请求。

拆分子操作的各次请求地址计算采用位拼接方式，复用加载/存储单元原来的地址计算加法器；所述的未增加额外的加法器资源实现拆分地址计算：每次子操作请求的地址计算复用加载/存储单元的原来的地址加法器，即根据拆分具体情况改变参与加法的偏移量的值，从而得到拆分请求需要的地址。

非对齐访问最后一次子操作请求被总线接收后当前周期即可快速退休该加载/存储请求；所述的拆分操作指令可以快速退休：非对齐访问最后的子操作请求被总线接收后，即说明拆分操作已经全部完成并且请求已经全部被总线有效接收，此时该加载/存储指令可以立即快速退休，解除因拆分操作导致的流水线阻塞。

非对齐访问拆分操作过程中处理器能够快速响应中断请求；所述的拆分过程中快速响应中断请求：非对齐存储访问的拆分过程中，一旦有中断请求发起，拆分过程可以立即被打断并响应中断请求，若响应中断请求时拆分操作已经完成则中断请求处理完毕执行该加载/存储指令的下条指令，如果拆分操作未完成则中断请求处理完毕后重新执行该加载/存储指令。

非对齐访问拆分操作过程中一旦检测到处理器访问异常，指令立即退休响应异常。所述的拆分过程中支持异常处理：非对齐存储访问的拆分过程中，一旦检测到访问异常，则拆分过程可以立即被打断并响应异常，当前加载/存储指令可立即退休使处理器进行异常处理。

参照图1，支持硬件非对齐存储访问的主要流程为：指令译码单元通过译码和访问通用寄存器将访存指令的基址、偏移量和访问大小发送给加载/存储单元；执行阶段，单元通过计算目标地址结合访问大小判断该次访问是否为非对齐存储访问；对于非对齐存储访问，启动对应的非对齐访问状态机，结合目标地址和访问大小进一步产生拆分操作请求；对于加载操作，拆分的每次请求各自回写通用寄存器的对应部分；最后一次拆分操作被总线接口接收后，该条指令马上发起退休请求，快速退休；操作过程中产生的异常、中断均可以快速响应。

所述的根据加载/存储地址具体指令类型、访问位宽、低位地址，进行最优化拆分操作：对于非对齐半字加载指令，若低位地址未跨越字界限则只拆分一次字加载子操作，若低位地址跨越字界限则拆分两次字加载子操作；对于非对齐字加载指令，一律拆分两次字加载子操作；对于非对齐半字存储指令，一律拆分为两次字节存储子操作；对于非对齐字存储指令，若低位地址半字对齐则拆分为两次半字存储子操作，若低位地址半字也非对齐则依次拆分为一次字节加载子操作，一次半字加载子操作和一次字节加载子操作。

参照图2，对于0x1001地址上的半字加载操作，其最低位地址为1而加载尺寸为半字，故可以判定为非对齐访问，而同时由于该请求的所有内容都在0x1000起始的一个字单元中，因此只需要向总线发起一次0x1000地址的字加载请求，然后通过抽取方式即可得到所需数据；而对于0x1003地址上的半字加载操作，由于其请求内容跨越了0x1004这个字边界，需要拆分两个字请求，分别从0x1000和0x1004加载数据，然后分别抽取所需内容。对于字加载请求，无论地址是0x1001、0x1002、0x1003，均跨越了字边界而未跨越0x1000到0x1008之间的双字边界，因此统一使用两次字请求，然后各取所需的数据进行回写。

参照图3，对于0x1001地址上的半字存储操作，其最低位地址为1而加载尺寸为半字，故可以判定为非对齐访问，需要拆分为两个字节请求，分别对0x1001和0x1002存储数据。对于0x1001字加载请求，其最低位地址为1而加载尺寸为字，故可以判定为非对齐访问，由于该地址相对半字非对齐，因此需要拆分为0x1001字节存储、0x1002半字存储、0x1003字节存储三次拆分请求；0x1003半字存储请求与0x1001处理方式类似。对于0x1002字加载请求，其最低位地址为2而加载尺寸为字，故可以判定为非对齐访问，由于该地址相对半字对齐，因此需要拆分为0x1002半字存储、0x1004半字存储两次拆分请求。0x1003字存储请求与0x1001处理方式类似。

所述的通用寄存器分块回写是指：对非对齐加载指令的拆分操作，每次子操作从存储器取回数据后直接回写目标寄存器的对应部分，无需对每次子操作的结果进行暂存。参照图4，以大端数据加载为例，对于0x1001地址上的字加载操作，拆分为0x1000和0x1004这两个字操作，第一次拆分操作完成时，可获得0x1001、0x1002、0x1003这三个字节的有效数据，此时则将对应目的寄存器的三个字节回写；第二次拆分操作完成时，可获得0x1004这个字节的有效数据，此时则将对应目的寄存器的剩余字节回写。这个机制不需要暂存前面几次拆分操作的结果，节约了暂存器资源。

所述的当前处理器执行周期发起拆分子操作请求：加载/存储指令的访存地址在加载/存储单元的执行周期被计算得到并进行地址非对齐检测，若访问地址非对齐，则在当前周期进行拆分并向总线发起第一次子操作请求，子操作请求由优化过的组合逻辑产生，在满足时序的前提下实现了当前周期发起第一次子操作请求，这样在拆分过程没有造成其他额外的性能损失。

所述的未增加额外的加法器资源实现拆分地址计算：每次子操作请求的地址计算复用加载/存储单元的原来的地址加法器，即根据拆分具体情况改变参与加法的偏移量的值，从而得到拆分请求需要的地址。这样没有额外增加新的加法器，实现了子操作请求地址的计算。

参照图5，在0x1005地址上的一次字存储操作，需要拆分为0x1005的字节存储操作、0x1006的半字存储操作、0x1008的字节存储操作。由于指令编码方式决定加载/存储指令的偏移量只能是字对齐的(对于字操作)，所以对于0x1005地址，通常的地址组成就是基址0x1005加偏移量0x0(或者0x1001加偏移量0x4等)。因此，对于拆分请求地址，可以在偏移量低位拼接相应的拆分偏移，第一次拆分操作采用0x1005+0x0得到，第二次0x1005+0x1，第三次0x1005+0x3，这里的加法正是复用原本的地址加法器通过改变偏移量大小实现的。

所述的拆分操作指令可以快速退休：非对齐访问最后的子操作请求被总线接收后，即说明拆分操作已经全部完成并且请求已经全部被总线有效接收，此时该加载/存储指令可以立即快速退休，解除因拆分操作导致的流水线阻塞。快速退休技术也是硬件拆分操作提升非对齐指令访问效率一个重要环节：需要拆分两次操作的指令普通退休则一共需要3个执行周期，快速退休只需2个；拆分三次操作的指令则从4个执行周期减到3个(假定总线访问消耗一个周期)。

所述的拆分过程中快速响应中断请求：非对齐存储访问的拆分过程中，一旦有中断请求发起，拆分过程可以立即被打断并响应中断请求，如果响应中断请求时拆分操作已经完成则中断现场为下条指令，如果拆分操作未完成则中断现场为当前的加载/存储指令。

所述的拆分过程中支持异常处理：非对齐存储访问的拆分过程中，一旦检测到存储访问异常，拆分过程可以立即被打断并响应异常，当前加载/存储指令可立即退休使处理器进行异常处理。存储访问异常一般都是存储器保护访问权限异常或总线内存空间划分权限异常，所以一旦某次拆分操作中检测到访问异常，则说明未拆分的原指令也会触发该异常，应该立即进行响应。

Claims (7)

1.一种支持硬件非对齐存储访问的RISC处理器加载/存储单元，包括：地址计算单元，根据具体指令信息将基址和偏移量相加计算访存地址；对齐控制单元，连接到地址计算单元的输出端，检测访问地址对齐性，判断到非对齐后启动拆分过程，地址对齐则启动正常请求过程；请求控制单元，连接到对齐控制单元，根据对齐控制单元的状态，产生对总线接口的请求控制信号，指令完成时向处理器退休单元发起退休控制信号；请求数据单元，连接到地址计算单元和对齐控制单元，产生对总线接口的请求数据信号，加载指令完成时向处理器退休单元发送回写数据；其特征在于：根据加载/存储的具体地址和请求数据位宽决定拆分子操作的位宽和数目，针对不同情况在最小资源下进行最优化拆分，所述最优化拆分操作是指：

对于非对齐半字加载指令，若低位地址未跨越字界限则只拆分一次字加载子操作，若低位地址跨越字界限则拆分两次字加载子操作；

对于非对齐字加载指令，一律拆分两次字加载子操作；

对于非对齐半字存储指令，一律拆分为两次字节存储子操作；

对于非对齐字存储指令，若低位地址半字对齐则拆分为两次半字存储子操作，若低位地址半字也非对齐则依次拆分为一次字节加载子操作，一次半字加载子操作和一次字节加载子操作。

2.如权利要求1所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：加载指令的各次拆分子操作分别单独回写目标寄存器的对应部分，即支持通用寄存器分块回写，所述通用寄存器分块回写是指：对非对齐加载指令的拆分操作，每次子操作从存储器取回数据后直接回写目标寄存器的对应部分，无需对每次子操作的结果进行暂存。

3.如权利要求1或2所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：检测到非对齐访问指令地址，在当前处理器执行周期内马上开始进行拆分并发出第一次拆分子操作请求。

4.如权利要求1或2所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：拆分子操作的各次请求地址计算采用位拼接方式，复用加载/存储单元原来的地址计算加法器。

5.如权利要求1或2所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：非对齐访问最后一次子操作请求被总线接收后当前周期即可快速退休该加载/存储请求。

6.如权利要求1或2所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：非对齐访问拆分操作过程中处理器能够快速响应中断请求，非对齐存储访问的拆分过程中，一旦有中断请求发起，拆分过程可以立即被打断并响应中断请求，若响应中断请求时拆分操作已经完成则中断请求处理完毕执行该加载/存储指令的下条指令，如果拆分操作未完成则中断请求处理完毕后重新执行该加载/存储指令。

7.如权利要求1或2所述的支持硬件非对齐存储访问的RISC处理器加载/存储单元，其特征在于：非对齐访问拆分操作过程中一旦检测到处理器访问异常，指令立即退休响应异常。