CN104363018B

CN104363018B - 用于开关电容电路的高速高精度驱动器

Info

Publication number: CN104363018B
Application number: CN201410559185.XA
Authority: CN
Inventors: 徐代果; 陈光炳; 王育新; 付东兵; 刘涛; 刘璐; 王旭; 石寒夫; 邓民明
Original assignee: CETC 24 Research Institute
Current assignee: CETC 24 Research Institute
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2017-08-04
Anticipated expiration: 2034-10-17
Also published as: CN104363018A

Abstract

本发明涉及一种用于开关电容电路的高速高精度驱动器，属于模拟或数模混合集成电路驱动器技术领域。该驱动器包括一个高增益运算放大器单元，一个高精度快速建立控制模块；所述高增益运算放大器单元具体包括：一个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管P0，提供尾电流的尾电流源N0；所述高精度快速建立控制模块具体包括：一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1。本发明相对于传统结构具有更高的线性度性能，能够有效的满足高速高精度驱动器的要求，特别适用于模拟或者数模混合集成电路中开关电容电路驱动器的设计。

Description

用于开关电容电路的高速高精度驱动器

技术领域

本发明属于模拟或数模混合集成电路驱动器技术领域，涉及一种用于开关电容电路的高速高精度驱动器。

背景技术

近年来，随着数模/模数转换器的性能指标的进一步的提高，对芯片内部提供共模或者基准电压的驱动器性能要求也越来越高，但是传统驱动器的电路结构比较简单，在较高工作频率条件下，具有建立精度不足的缺点，影响整体线性度，特别在一些高精度领域的应用中，传统驱动器不能胜任其对线性度的要求。

电阻式驱动器电路如图1所示，该电路主要包含两个分压电阻模块R1和R2，一个开关SW和一个采样电容C2。开关SW导通时，C2上极板被充电或者放电，由于这种结构下，C2上极板的充放电速度很慢，在高速高精度应用下已经不会采用此种结构，这里仅仅作为一个原理进行介绍。

现在较为普遍采用的传统驱动器结构如图2所示，虚线框出的部分，为本发明加入优化模块的地方，传统结构采用一个高增益差分运算放大器AMP构成一个压控电流源，AMP的输出连接到PMOS管P0的栅极，P0管提供充放电电流，电容C1和P0管的漏极相连，同时和AMP的正向输入端VINP相连，电容C1的作用是稳定P0管漏极的电压，当开关SW导通时，使采样电容C2上极板能快速稳定到这个设定的电压，由于AMP的负反馈连接方式，采样电容C2上极板稳定后的电压即是AMP负向输入端VINN的输入电压，这样，输入到AMP中VINN端的输入电压，通过AMP、P0管、N0管、电容C1和开关SW组成的一个驱动器，实现了对电容C2驱动的目的。但该结构存在两方面问题，第一，开关SW导通后，电容C2的建立时间会随着C2上极板初始电压的变化而变化，在建立不完全的情况下，线性度会随输入电压变化而变化；第二，由于运算放大器的输入和输出之间存在一个相位差，开关SW导通后，电容C2的建立时间不一定在最优区间。上述两点在电路高速工作时，会严重影响电路的线性度。

发明内容

有鉴于此，本发明的目的在于提供一种用于开关电容电路的高速高精度驱动器，可以使得电路在高速工作下仍然保持较好的线性度。

为达到上述目的，本发明提供如下技术方案：

一种用于开关电容电路的高速高精度驱动器，包括：

一个高增益运算放大器单元，所述高增益运算放大器单元具体包括：

一个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管P0，提供尾电流的尾电流源N0；

其中高增益的差分运算放大器AMP的输出端与P0管的栅级相连，P0管的源级接电源电压，P0管的漏极和N0管的漏极相连，同时与高增益差分运算放大器的正向输入端VINP相连，AMP的负向输入端VINN作为被驱动电压的输入端，N0管的栅极与一个偏置电压VB相连，N0管的源级接地；

一个高精度快速建立控制模块，所述高精度快速建立控制模块具体包括：

一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1；

Flash结构ADC的输入端和需要对驱动电压进行采样的电容C2上极板相连，Flash结构ADC的输出分别同时进入两个阻抗控制单元Z1和Z2的控制信号输入端。Z1和Z2的一端相连，并且和P0管的漏极相连，Z2的另一端和电容C1的上极板相连，C1的下极板接差模地，Z1的另一端和Flash结构ADC的输入端相连，同时和C2上极板相连，C2下极板接差模地。

本发明的有益效果在于：

1、本发明引入了一个Flash结构的ADC，此ADC的作用是检测C2上极板上一个状态的电压，将其数字化，并用数字化输出的结果来控制阻抗变换单元Z1和Z2，通过Z1和Z2的阻抗变换来优化C2上极板电压的建立，从而提高电路的线性度。

2、本发明引入了Z1和Z2两个阻抗变换单元，Z1的作用是根据Flash结构ADC的输出来调节自身阻抗，当C2上极板上一个状态的电压和AMP负向输入端输入电压VINN相差较大时，Z1单元减小自身阻抗，反之，则增大自身阻抗，这样，即使在建立不完全的情况下，C2上极板电压也能建立到一个相对稳定的值，这样就提高了电路的线性度；Z2的作用也是根据Flash结构ADC的输出来调节自身阻抗，当C2上极板上一个状态的电压和AMP负向输入端输入电压VINN相差较大时，Z1单元增大自身阻抗，反之，则减小自身阻抗，这样，使得C1上极板和P0管的漏极之间的相位差稳定在一个最优值，使得C2上极板的建立时间最短，同样优化了电路的线性度。

因此，本发明相对于传统结构具有更高的线性度性能，能够有效的满足高速高精度驱动器的要求，特别适用于模拟或者数模混合集成电路中开关电容电路驱动器的设计。

附图说明

为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：

图1为电阻式驱动器电路示意图；

图2为传统带高增益运算放大器的驱动器电路示意图；

图3为本发明中高速高精度驱动器电路示意图；

图4为传统带高增益运算放大器的驱动器电路等效原理图；

图5为图4结构下随着SW导通电阻变化，C2上极板电压建立波形；

图6为图4结构下随着V2初始电压变化，C2上极板电压建立波形；

图7为图4结构下随着相位差θ变化，C2上极板电压建立波形；

图8为本发明中高速高精度驱动器电路等效原理图；

图9为本发明中Flash结构ADC电路示意图；

图10为本发明中阻抗变化单元Z1电路示意图；

图11为本发明中阻抗变化单元Z2电路示意图；

图12为本发明应用实例示意图。

具体实施方式

下面将结合附图，对本发明的优选实施例进行详细的描述。

本发明的具体实施方式不仅限于下面的描述，可根据不同的电路设计要求，选择不同结构的ADC来实现本发明中Flash结构ADC的功能，同时，阻抗变换单元Z1和Z2中开关的具体结构也可以灵活选择。

图1为电阻式驱动器电路示意图；图2为传统带高增益运算放大器的驱动器电路示意图；

图3为本发明中高速高精度驱动器电路示意图，如图所示，一种用于开关电容电路的高速高精度驱动器，包括：

一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1；

传统结构的等效原理图如图4所示，根据KCL列出C1和C2上极板的节点方程如下：

其中R为图4中开关SW的导通电阻，C₁为电容C1的容值，C₂为电容C2的容值，A为运算放大器直流增益，θ为运算放大器相移，开关SW导通瞬间作为时间起点。将(1)、(2)式化简得：

(3)式对应的其次方程的为：

R²C₁C₂S²+(RC₁+RC₂+R²I_bC₂Ae^iθ)S+RI_bAe^iθ＝0 (4)

解得：

根据初始条件解得：

1)讨论SW导通电阻R变化对C2建立的影响。

设V₁(0)＝1V，V₂(0)＝2V，C1＝100pF，C2＝1pF，A＝10000，I_b＝200uA，θ＝0°，C2上极板随着SW导通电阻R变化的建立过程如图5所示，可见，随着R的增加，建立时间增加，反之则减小。

2)讨论|V₂(0)-V₁(0)|变化对C2建立的影响。

设V₁(0)＝1V，C1＝100pF，C2＝1pF，R＝100′Ω，A＝10000，I_b＝200uA，θ＝0°，C2上极板随着V₂(0)变化的建立过程如图6所示，可见，随着|V₂(0)-V₁(0)|的增加，建立时间增加，反之则减小。

综合上述两点得到如下结论，如果通过检测|V₂(0)-V₁(0)|的大小来调整R的大小，当|V₂(0)-V₁(0)|较大时，减小R，当|V₂(0)-V₁(0)|较小时，增加R，通过调整R的大小来补偿|V₂(0)-V₁(0)|变化对建立时间的影响，即使在不完全建立的情况下，也可以保持C2建立到一个相对恒定的值，这样，在电路高速工作时，也可以保证电路具有较好的线性度。

3)讨论相移θ对C2建立的影响，设V₁(0)＝1V，V₂(0)＝2V，C1＝100pF，C2＝1pF，R＝100′Ω，A＝10000，I_b＝200uA，随着θ从0°到180°变化，C2上极板的建立过程如图7所示，可见，随着相位差从0°到180°变化到，建立时间从减小到增加，当θ＝180°时，C2上极板波形出现振荡的现象。通过计算和仿真发现，当θ＝45°左右时，建立时间是最小的，也就是说，此时，电路的工作速度可以达到一个最大值，所以可以通过调节θ的值来提高电路的工作速度，从而保证电路具有较好的线性度。从(1)式中可知，相移θ的来源是e^iθV₁(t)项的存在，所以，如果对e^iθV₁(t)引入一个相位滞后，得到一个新的相移θ₁，并且使θ₁保持在45°左右，就可以实现C2上极板最优的建立时间，从而实现电路线性度的优化，在C1的上极板引入一个小电阻就可以实现对e^iθV₁(t)引入一个相位滞后的目的。另一方面，随着|V₂(0)-V₁(0)|的增加，图4结构下的相位滞后θ会增加，那么，e^iθV₁(t)需要引入的相位滞后也需要相应增加，通过调节C1上极板引入的电阻阻值就可以实现这一想法。

总结上一小节的讨论可得到如下结论：如果通过检测|V₂(0)-V₁(0)|的大小来调整C1上极板引入的电阻大小，当|V₂(0)-V₁(0)|较大时，增加引入的电阻阻值，当|V₂(0)-V₁(0)|较小时，减小引入的电阻阻值，使得最终得到的相移θ₁始终保持在45°左右，就能实现C2上极板电压最快的建立，从而在电路高速工作时，仍然保持较高的线性度。

4)下面介绍Flash结构ADC和阻抗变换单元Z1和Z1的工作原理。Flash结构ADC原理图6所示，VCM为图3中AMP负向输入端的输入参考电压，10个分压电阻提供9个基准电压，输入信号通过9个比较器分别和9个基准电压进行比较，比较器并行输出比较结果，当比较器COMP5输出高时，MUX1和MUX2都选择S0端的输入作为输出，当比较器COMP5输出低时，MUX1和MUX2都选择S1端的输入作为输出。这种结构可实现如下功能：当|VIN-VCM|较大时，MUX1输出到Z1的4位控制信号中，高电平较多，低电平较少，MUX2输出到Z2的4位控制信号中，高电平较少，低电平较多；当|VIN-VCM|较小时，MUX1输出到Z1的4位控制信号中，高电平较少，低电平较多，MUX2输出到Z2的4位控制信号中，高电平较多，低电平较少。

Z1模块的原理图如图10所示，由5个开关构成，其中开关S即图2中的SW，开关S1到S4由Flash结构ADC中MUX1的4位输出信号控制，当输出控制信号为高时，其控制的开关导通，反之则关断；Z2模块的原理图如图11所示，由5个开关构成，其中开关K始终导通，并且导通电阻很小，开关K1到K4由Flash结构ADC中MUX2的4位输出信号控制，当输出控制信号为高时，其控制的开关导通，反之则关断。这样就实现了前文中提到的根据|V₂(0)-V₁(0)|的大小调节C1上极板相移的目的。

在具体的电路设计中，Flash结构ADC中的电阻数目和比较器数目可根据实际情况进行改变，也可以用其他结构的ADC代替Flash结构ADC，如采用SAR结构ADC或者Pipelined结构ADC。

应用实例如图9所示，在一个时钟周期中，电容C2上极板前一段时间接输入信号，后一段时间需要快速稳定到共模电压，下一个周期开始后，再接输入信号，这样周期性工作。传统结构下，如果输入信号幅度变化较大，若要C2上极板在每个周期中都稳定到相同的共模电压，则需要较长的时间，在电路高速工作时，由于C2上极板接共模电压时建立不完全，线性度会随输入信号变化而变化，采用本发明后，优化了C2上极板接共模电压时，由于建立不完全而造成的线性度恶化问题。

最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims

1.一种用于开关电容电路的高速高精度驱动器，其特征在于，包括：

一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1；

Flash结构ADC的输入端和需要对驱动电压进行采样的电容C2上极板相连，Flash结构ADC的输出分别同时进入两个阻抗控制单元Z1和Z2的控制信号输入端；Z1和Z2的一端相连，并且和P0管的漏极相连，Z2的另一端和电容C1的上极板相连，C1的下极板接差模地，Z1的另一端和Flash结构ADC的输入端相连，同时和C2上极板相连，C2下极板接差模地。