CN104362082B - 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 - Google Patents
根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 Download PDFInfo
- Publication number
- CN104362082B CN104362082B CN201410629236.1A CN201410629236A CN104362082B CN 104362082 B CN104362082 B CN 104362082B CN 201410629236 A CN201410629236 A CN 201410629236A CN 104362082 B CN104362082 B CN 104362082B
- Authority
- CN
- China
- Prior art keywords
- circuit structure
- special circuit
- processing step
- come
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,用于确定半导体工艺过程中在半导体衬底上的特殊电路结构脱落的原因,包括:确定脱落的特殊电路结构的材质、尺寸和形貌;将脱落的特殊电路结构的尺寸和形貌与该半导体工艺过程的JDV图形进行形状比对,确定与该脱落的特殊电路结构的尺寸和形貌接近的JDV图形,所述JDV图形具有对应的多个工艺步骤;结合所述脱落的特殊电路结构的材料以及所述JDV图形对应的多个工艺步骤,从中选择可疑工艺步骤。本发明能够快速有效的锁定发生特殊电路结构脱落的可疑工艺步骤,从而采取相应的措施预防和消除特殊电路结构脱落缺陷的问题。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法。
背景技术
半导体制造行业制造日新月异,半导体产品的线宽在不断减小。伴随着半导体产品线宽的变小,缺陷对半导体产品的良率会产生更大的杀伤,而提高半导体芯片各个区域缺陷的捕获能力也成为可以提升半导体良率的重要手段。
在半导体工艺过程中因为半导体芯片边缘洗边造成边缘的电路图像结构损坏,在经过湿法清洗的时候,损坏的电路结构在外力的作用下由半导体芯片边缘进入到半导体芯片内的特殊电路结构脱落(peeling),所述特殊电路结构是在半导体芯片制作过程中形成的各种图形结构,各种图形结构组合在一起实现芯片的不同运算功能。
特殊电路结构脱落是半导体芯片生产过程常见的缺陷。该缺陷是致命缺陷,会造成搭桥现象,让半导体芯片电路出现短路现象,或者影响化学物理沉积工艺中的特殊电路结构的形成。
为了提升良率,需要查找特殊电路结构脱落的原因,针对该原因采取一系列的改善措施。然而,发生脱落的特殊电路结构通常具有多种尺寸、形貌以及存在不同的材质,这使得现有技术很难确定各种特殊电路结构脱落缺陷的根本原因。
在实际中,本领域技术人员多采用增加清洗过程,通过水流带着部分脱的特殊电路结构的缺陷,从而减小对半导体芯片的良率的影响。但很难找快速高效的方法,以确认不同种类的特殊电路结构脱落缺陷形成的原因,并从根本上消除特殊电路结构脱落缺陷。
发明内容
本发明解决的问题提供一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,能够快速有效的锁定发生特殊电路结构脱落的可疑工艺步骤,从而采取相应的措施预防和消除特殊电路结构脱落缺陷的问题。
为解决上述问题,本发明提供一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,用于确定半导体工艺过程中在半导体衬底上的特殊电路结构脱落的原因,包括:
确定脱落的特殊电路结构的材质、尺寸和形貌;
将脱落的特殊电路结构的尺寸和形貌与该半导体工艺过程的JDV图形进行形状比对,确定与该脱落的特殊电路结构的尺寸和形貌接近的JDV图形,所述JDV图形具有对应的多个工艺步骤;
结合所述脱落的特殊电路结构的材料以及所述JDV图形对应的多个工艺步骤,从中选择可疑工艺步骤。
可选地,还包括:建立缺陷分析数据库,所述缺陷数据分析数据库用于快速查询和排查可疑步骤。
可选地,所述缺陷分析数据库存储的数据包括:已经被确定了可疑工艺步骤的脱落的特殊电路结构的尺寸、形貌和材质数据以及与所述已经被确定了可疑工艺步骤的脱落的特殊电路结构的尺寸、形貌、材质对应的可疑工艺步骤。
可选地,所述脱落的特殊电路结构的材质利用EDX确定。
可选地,所述脱落的特殊电路结构的形貌和尺寸利用光学显微镜确定。
可选地,所述半导体衬底的材质为硅。
可选地,对于圆形的特殊电路结构,利用光学显微镜确定其直径尺寸。
可选地,对于长条形的特殊电路结构,利用光学显微镜确定其长度和宽度的尺寸。
与现有技术相比,本发明具有以下优点:
本发明对脱落的特殊电路结构的材质、尺寸和形貌进行分析,利用脱落的特殊电路结构的尺寸和形貌与JDV图形进行比较,确定与所述形貌接近的JDV图形,进而确定多个工艺步骤,利用所述脱落的特殊电路结构的材质信息从所述JDV图形的多个工艺步骤中锁定一个工艺步骤,因而可以对该工艺步骤的半导体设备进行相应的处理,可以预防和消除脱落缺陷。
附图说明
图1是本发明一个实施例的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法的流程示意图;
图2-图5为本发明一个实施例的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法的原理示意图。
具体实施方式
现有技术中,半导体工艺过程中出现了特殊电路结构脱落的缺陷后,由于发生脱落的特殊电路结构通常具有多种尺寸、形貌以及存在不同的材质,这使得现有技术很难确定各种特殊电路结构脱落缺陷的根本原因。
为了解决上述问题,本发明提供一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,用于确定半导体工艺过程中在半导体衬底上的特殊电路结构脱落的原因,请参考图1所示的本发明一个实施例的据特殊电路结构脱落缺陷确定可疑工艺步骤的方法的流程示意图,本发明所述方法包括:
步骤S1,确定脱落的特殊电路结构的材质、尺寸和形貌;
步骤S2,将脱落的特殊电路结构的尺寸和形貌与该半导体工艺过程的JDV图形进行形状比对,确定与该脱落的特殊电路结构的尺寸和形貌接近的JDV图形,所述JDV图形具有对应的多个工艺步骤;
步骤S3,结合所述脱落的特殊电路结构的材料以及所述JDV图形对应的多个工艺步骤,从中选择可疑工艺步骤。
下面请结合图2-图5所示的本发明一个实施例的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法的原理示意图。参考图2,半导体衬底10上脱落的特殊电路结构11的形貌和尺寸可以利用光学显微镜确定。通常,对于圆形的特殊电路结构,利用光学显微镜可以确定其直径尺寸,对于长条形的特殊电路结构,利用光学显微镜可以确定其长度和宽度的尺寸。所述半导体衬底的材质为硅。
参考图3,利用光学显微镜确定所述特殊电路结构11的尺寸信息之后,所述脱落的特殊电路结构11的形貌信息的确定则更为重要,所述特殊电路结构11的形貌信息可以用于与JDV(Job deck view,版图)图形进行比较,确定发生脱落的若干工艺步骤。
JDV图形是半导体工艺过程中使用版图,在一个半导体衬底的工艺过程中,需要使用多层JDV图形,每一JDV图形对应了多个半导体工艺步骤。利用发生脱落的特殊电路结构的形貌与多个JDV图形进行比较,若发生脱落的特殊电路结构的形貌与其中某一个JDV图形对应,则说明在该JDV图形对应若干工艺步骤中存在异常的工艺步骤,该异常工艺步骤可能是导致形成特殊电路结构脱落的原因。
请参考图3,利用JDV图形20对比,确定脱落的特殊电路结构11具有对应的JDV图形,该JDV图形具有多个可疑的工艺步骤,其中包括:有源区步骤和多晶硅步骤。然而,需要从多个可疑工艺步骤中选择和确定导致特殊电路结构脱落的异常工艺步骤,则需要通过对脱落的特殊电路结构11的材质进行分析确认。脱落的特殊电路结构的材质利用EDX(EnergyDispersive X-Ray Spectroscopy,能量色散X射线光谱仪,又称为EDS)确定。通过EDX分析,可以判断脱落的特殊电路结构的主要成分,依据所述主要成分从所述发生脱落的若干工艺步骤中确定一个工艺步骤。比如所述脱落的特殊电路结构的主要成分可以为硅,也可以为氧化硅或者氮化硅等。
参考图4结合图5,利用EDX对所述脱落的特殊电路结构11进行材质分析,发现所述脱落的特殊电路结构11的主要材质为硅,则可疑判断发生脱落的特殊电路结构的步骤为多晶硅刻蚀工艺步骤,多晶硅层在刻蚀工艺步骤中未能完全去除,该脱落的特殊电路结构的缺陷是由于在多晶刻蚀工艺之后进行清洗过程中将残留的多晶硅冲入半导体芯片形成。
为了有效利用缺陷分析的数据,缩短缺陷分析的时间,可以对已经分析过的脱落的特殊电路结构的缺陷建立数据库,后续再次出现类似缺陷可以直接判断和确定。所述缺陷数据分析数据库用于快速查询和排查可疑步骤,所述缺陷分析数据库存储的数据包括:已经被确定了可疑工艺步骤的脱落的特殊电路结构的尺寸、形貌和材质数据以及与该脱落的特殊电路结构的尺寸、形貌、材质对应的可疑工艺步骤。
综上,本发明对脱落的特殊电路结构的材质、尺寸和形貌进行分析,利用脱落的特殊电路结构的尺寸和形貌与JDV图形进行比较,确定与所述形貌接近的JDV图形,进而确定多个工艺步骤,利用所述脱落的特殊电路结构的材质信息从所述JDV图形的多个工艺步骤中锁定一个工艺步骤,因而可以对该工艺步骤的半导体设备进行相应的处理,可以预防和消除脱落缺陷。
因此,上述较佳实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,用于确定半导体工艺过程中在半导体衬底上的特殊电路结构脱落的原因,其特征在于,包括:
确定脱落的特殊电路结构的材质、尺寸和形貌;
将脱落的特殊电路结构的尺寸和形貌与该半导体工艺过程的JDV图形进行形状比对,确定与该脱落的特殊电路结构的尺寸和形貌接近的JDV图形,所述JDV图形具有对应的多个工艺步骤;
结合所述脱落的特殊电路结构的材料以及所述JDV图形对应的多个工艺步骤,从中选择可疑工艺步骤。
2.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,还包括:建立缺陷分析数据库,所述缺陷数据分析数据库用于快速查询和排查可疑步骤。
3.如权利要求2所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,所述缺陷分析数据库存储的数据包括:已经被确定了可疑工艺步骤的脱落的特殊电路结构的尺寸、形貌和材质数据以及与所述已经被确定了可疑工艺步骤的脱落的特殊电路结构的尺寸、形貌、材质对应的可疑工艺步骤。
4.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,所述脱落的特殊电路结构的材质利用EDX确定。
5.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,所述脱落的特殊电路结构的形貌和尺寸利用光学显微镜确定。
6.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,所述半导体衬底的材质为硅。
7.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,对于圆形的特殊电路结构,利用光学显微镜确定其直径尺寸。
8.如权利要求1所述的根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法,其特征在于,对于长条形的特殊电路结构,利用光学显微镜确定其长度和宽度的尺寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410629236.1A CN104362082B (zh) | 2014-11-10 | 2014-11-10 | 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410629236.1A CN104362082B (zh) | 2014-11-10 | 2014-11-10 | 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104362082A CN104362082A (zh) | 2015-02-18 |
CN104362082B true CN104362082B (zh) | 2017-03-08 |
Family
ID=52529334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410629236.1A Active CN104362082B (zh) | 2014-11-10 | 2014-11-10 | 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104362082B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122803B (zh) * | 2017-12-13 | 2020-11-13 | 上海华虹宏力半导体制造有限公司 | 一种薄膜缺陷之属性的确定方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145919A (ja) * | 1997-07-24 | 1999-02-16 | Hitachi Ltd | 半導体基板の製造方法 |
CN101783306A (zh) * | 2009-01-13 | 2010-07-21 | 联达科技设备私人有限公司 | 检测晶片的系统和方法 |
CN102789999A (zh) * | 2012-08-16 | 2012-11-21 | 上海华力微电子有限公司 | 利用图形特征扫描的缺陷检测方法和半导体芯片制造方法 |
CN103295930A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种快速高效的晶背缺陷识别方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080243292A1 (en) * | 2007-03-30 | 2008-10-02 | Tzu-Yin Chiu | Method of defect detection based on wafer rotation |
-
2014
- 2014-11-10 CN CN201410629236.1A patent/CN104362082B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145919A (ja) * | 1997-07-24 | 1999-02-16 | Hitachi Ltd | 半導体基板の製造方法 |
CN101783306A (zh) * | 2009-01-13 | 2010-07-21 | 联达科技设备私人有限公司 | 检测晶片的系统和方法 |
CN102789999A (zh) * | 2012-08-16 | 2012-11-21 | 上海华力微电子有限公司 | 利用图形特征扫描的缺陷检测方法和半导体芯片制造方法 |
CN103295930A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种快速高效的晶背缺陷识别方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104362082A (zh) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8312395B2 (en) | Automatic identification of systematic repeating defects in semiconductor production | |
JP2017123458A (ja) | 半導体ウェーハ、半導体構造体、及びそれを製造する方法 | |
CN103311146A (zh) | 缺陷检查方法 | |
JP2009010286A (ja) | 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム | |
CN104362082B (zh) | 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法 | |
US8852673B2 (en) | Defect monitoring for resist layer | |
Daino et al. | Line end voids defectivity improvement on 64 pitch Cu wire interconnects of 14 nm technology | |
US20180188185A1 (en) | Semiconductor structure and method for reviewing defects | |
Yap et al. | Application of laser deprocessing techniques in physical failure analysis | |
JP2007180485A (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
KR20130079745A (ko) | 웨이퍼의 처리 방법 | |
CN105470162A (zh) | 一种侦测接触孔缺陷的方法 | |
Morillo et al. | Edge and bevel automated defect inspection for 300mm production wafers in manufacturing | |
Kim et al. | Metal flake defect and its formation mechanism during replacement metal gate CMP process | |
CN101764075A (zh) | 晶片背面缺陷的监测方法和系统 | |
US8222143B2 (en) | Reworking method for integrated circuit devices | |
Patterson et al. | Shortest path CD measurement using contour extraction | |
CN104157587A (zh) | 形貌测试片及其形成方法 | |
CN108257885B (zh) | 物理气相沉积中钛或氮化钛颗粒控片的使用方法 | |
CN108010863B (zh) | 凹陷缺陷的检测方法以及用于检测凹陷缺陷的晶圆 | |
Joshi et al. | Systematic edge inspection for defect reduction | |
CN103972127A (zh) | 一种监控电子显微镜化学油污污染的方法 | |
Li et al. | Advantage Timely Energized Bubble Oscillation Megasonic Nano-Spray Method to Eliminate Surface Particle Defect in Lightly Doped Drain 28NM | |
TWI614492B (zh) | 藉由表面電漿共振(spr)之ㄧ致埋入金屬空穴偵測之方法及設備 | |
Chen | Characteristics of spontaneous reaction occurred by metal contamination and silicon substrate for ultralarge-scale integration semiconductor process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |