CN104347351A - 超结半导体器件及制造方法 - Google Patents

超结半导体器件及制造方法 Download PDF

Info

Publication number
CN104347351A
CN104347351A CN201410370295.1A CN201410370295A CN104347351A CN 104347351 A CN104347351 A CN 104347351A CN 201410370295 A CN201410370295 A CN 201410370295A CN 104347351 A CN104347351 A CN 104347351A
Authority
CN
China
Prior art keywords
semiconductor layer
super
semiconductor
conduction type
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410370295.1A
Other languages
English (en)
Inventor
H·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104347351A publication Critical patent/CN104347351A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region

Abstract

一种用于制造超结半导体器件的方法，包括在n掺杂半导体主体中形成沟槽，并形成加衬沟槽的底侧和侧壁的第一p掺杂半导体层。该方法还包括通过电化学蚀刻去除第一p掺杂半导体层在沟槽的底侧和侧壁的一部分，并且填充该沟槽。

Description

超结半导体器件及制造方法
背景技术
诸如超结(SJ)半导体器件的半导体器件，例如SJ绝缘栅场效应晶体管(SJ IGFET)，是基于半导体主体中的n-和p-掺杂区域的相互空间电荷补偿，这允许低特定于区域的导通状态电阻Ron×A和诸如源极和漏极的负载终端之间的高击穿电压Vbr之间的改进的折衷。在SJ半导体器件中，诸如雪崩产生、电感性负载的开关或宇宙辐射的操作条件期间的鲁棒性，取决于电场分布和制造公差。
因此，需要改进超结半导体器件关于器件稳定性的制造方法，并提供一种具有改进的器件鲁棒性的超结半导体器件。
发明内容
根据一个实施例，一种用于制造超结半导体器件的方法包括在第一导电类型的半导体主体中形成沟槽。该方法还包括形成不同于第一导电类型的第二导电类型的加衬(lining)沟槽侧壁和底侧的第一半导体层，它。该方法还包括通过电化学蚀刻去除第一半导体层在沟槽侧壁和底侧的一部分，并且填充沟槽。
根据另一个实施例，超结半导体器件包括超结结构，其包括具有相对侧壁的第二导电类型的第一U形半导体层以及底侧。第一U形半导体层的每一个相对侧壁邻接互补的第一导电类型的补偿区域。第一U形半导体层的底侧邻接第一导电类型的半导体主体部分。超结半导体器件还包括填充材料，其填充第一U形半导体层的内部区域。
根据另一个实施例，超结半导体器件包括超结结构，其包括第二导电类型的第一U形半导体层。该超结半导体器件还包括填充材料，其填充第一U形半导体层的内部区域。超结半导体器件还包括互补的第一导电类型的补偿区域。至少第一导电类型的半导体区域和第二导电类型的半导体区域的一对被设置在第一U形半导体层和补偿区域之间。
阅读以下详细说明书和查看附图之后，本领域的技术人员将认识到额外的特征和优点。
附图说明
所包括的附图用于提供对本发明的进一步理解，并被并入且构成本说明书的一部分。附图示出了本发明的实施例，并与说明书一起用来解释本发明的原理。本发明的其它实施例和预期优点将会是明显的，它们通过参考以下详细说明书变得更好理解。
图1是半导体主体部分的示意性横截面图，用于展示根据一个实施例的制造半导体器件的方法。
图2示出了图1的半导体主体部分在n掺杂半导体主体中形成沟槽之后的实施例。
图3示出了图2的半导体主体部分在形成加衬沟槽底侧和侧壁的p掺杂半导体层之后的实施例。
图4示出了图3的半导体主体部分在通过电化学蚀刻去除第一半导体层在沟槽的底侧和侧壁处的P掺杂半导体层的一部分的实施例。
图5示出了图4的半导体主体部分在填充沟槽之后的示意性横截面图的实施例。
图6示出了超结半导体器件的一个实施例，其包括具有U形半导体补偿层的超结结构。
图7是半导体主体部分的示意性横截面图，用于展示从图3所示的半导体主体的顶侧和从沟槽底侧去除p掺杂半导体层之后的超结半导体器件的制造方法的另一实施例。
图8示出了图7的半导体主体部分在加衬沟槽底侧和侧壁之后以及利用第二n掺杂半导体层来加衬半导体主体部分的顶侧的实施例。
图9示出了图8的半导体主体部分在形成加衬沟槽的底侧和侧壁的第三p掺杂半导体层之后的实施例。
图10示出了图9的半导体主体部分在通过电化学蚀刻去除沟槽的底侧和侧壁处的第三P掺杂半导体层的一部分的实施例。
图11示出了图10的半导体主体部分在填充沟槽之后的实施例。
图12示出了超结半导体器件的一个实施例，其包括具有U形半导体补偿层和具有不同宽度的隔开的漂移区的超结结构。
图13示出了超结半导体器件的一个实施例，其包括具有U形半导体补偿层和两种类型的漂移区的超结结构，其中两种类型的漂移区中所形成的栅极沟槽的数量不同。
图14示出了超结半导体器件的一个实施例，其包括具有U形半导体补偿层、具有不同宽度的隔开的漂移区以及等间距隔开的栅极沟槽的超结结构。
图15是半导体主体部分的示意性横截面图，用于展示在形成加衬图2所示的半导体主体部分的底侧和侧壁的第一p掺杂子层之后的超结半导体器件的制造方法的另一实施例。
图16是图15的半导体主体部分在第一p掺杂子层上形成第二p掺杂子层之后的示意性横截面图。
具体实施方式
在以下详细说明书中，参考附图，这些附图形成了说明书的一部分，其中作为说明示出了可以实施本发明的具体实施例。应该理解，可以使用其他实施例并且可以进行结构或逻辑上的改变，而不偏离本发明的范围。例如，一个实施例中所说明或描述的特征可用于或与其它实施例结合以产生又一个实施例。本发明意图包括这些修改和变化。使用特定语言描述了这些示例，但不应该被理解为限制所附的权利要求的范围。附图不是成比例的，仅仅是为了说明的目的。为了清楚起见，如果没有另外说明的话，相同的元件在不同附图中被标以对应的标号。
术语“具有”、“含有”、“包括”、“包含”等是开放性的，这些术语表示存在所述的结构、元件或特征，但不排额外的元件或特征。冠词“一”、“一个”和“所述”意图包括复数以及单数，除非上下文另外清楚地指出。
术语“电连接”描述了一种电连接元件之间的永久低欧姆连接，例如相关元件之间的直接接触或者通过金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括适配用于信号传输的一个或多个中间元件可以设置在电耦合元件之间，例如可被控制以临时提供第一状态的低欧姆连接和第二状态的高欧姆电解耦的元件。
附图中通过在掺杂类型“n”或“p”旁边指示“-”和“+”示出了相对掺杂浓度。例如，“n-”表示掺杂浓度低于所述“n”掺杂区域的掺杂浓度，而“n+”表示掺杂区域高于“n”掺杂区域的掺杂浓度。相同的相对掺杂浓度的掺杂区域并不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。
图1至5示出了根据一个实施例的在超结半导体器件制造期间处于不同过程阶段的半导体主体104的一部分的示意性横截面图。
参照图1的示意性横截面图，提供了半导体主体104作为基底材料，所述半导体主体104包括n+掺杂的半导体衬底140及在其上形成的n掺杂的半导体层142。所述n掺杂的半导体层142可以例如通过外延生长形成，并且可以包括具有不同掺杂浓度的一层或多层。例如，n掺杂的半导体层142可以包括邻接n+掺杂的半导体衬底140的底座的n掺杂半导体层，并且可以进一步包括邻接该底座层的n掺杂漂移层。
该n+掺杂的半导体衬底140可以是单晶半导体材料，例如硅(Si)、碳化硅(SiC)、锗(Ge)、锗化硅(SiGe)、氮化镓(GaN)或砷化镓(GaAs)。半导体主体104的第一和第二侧之间的距离范围可为例如20μm和300μm之间。垂直于所述第一和第二侧限定了竖直方向，并且正交于垂直方向的方向是横向方向。选择n掺杂半导体层142的厚度d时可以考虑在超结半导体器件的操作模式中吸收阻断电压的体积的目标厚度。n掺杂半导体层142中的掺杂剂浓度可以对应于超结半导体器件的n掺杂漂移区中的目标掺杂剂浓度。当在例如外延生长过程中设定掺杂剂浓度时，n掺杂半导体层142中的掺杂剂浓度可以例如由于有限的精度而受制于制造公差。
根据其它实施例，半导体主体104可以不包括n+掺杂的半导体衬底140，例如由于半导体主体104从后侧变薄。参照图2的示意性横截面图，沟槽108形成在n掺杂半导体层142内部从第一侧106(例如前侧)沿着竖直方向y延伸到半导体主体104的深度d处。沟槽108的底侧和n+掺杂的半导体衬底140之间的n掺杂的半导体层142的一部分可以包括可选的底座层，所述底座层包括与n掺杂的半导体层142的其余台面部分不同的掺杂水平。
沟槽108可以通过使用蚀刻掩膜144(例如在该半导体主体104的第一侧106处的硬质掩膜)蚀刻入半导体主体104中。例如，诸如反应离子蚀刻(RIE)的各向异性蚀刻可以用于形成沟槽108。在图2所示的实施例中，沟槽的底侧保留在n掺杂的半导体层142内。相邻沟槽108之间的台面区域可以限定漂移区域。
参照图3所示的半导体主体104的示意性横截面图，p掺杂的半导体层115形成于半导体主体104的第一侧106处、沟槽108的底侧和侧壁处，例如通过低压化学汽相沉积(LPCVD)。接触区域，例如p+掺杂区156可以形成在p掺杂半导体层115的处于台面区域的顶侧处的一部分中和沟槽108的底侧中。p+掺杂区156被示于图3，但为了清楚起见，在图4和5中省略。
参照图4所示的半导体主体104的示意性横截面图，p掺杂的半导体层115被电化学蚀刻，例如通过使用碱性溶液146进行碱性湿法蚀刻。例如，当对硅进行蚀刻时，碱性溶液146可以包括氢氧化钾(KOH)或四甲基氢氧化铵(TMAH)。碱性溶液146和n掺杂的半导体主体104之间的电压V分成n掺杂的半导体层142和碱性溶液146之间的电压V1和p掺杂的半导体层115和n掺杂的半导体主体104之间的电压V2。
碱性溶液146与p掺杂的半导体层115之间的结类似于肖特基势垒结。因此，肖特基耗尽区148聚集于该界面。所述电压V1可以将由p掺杂的半导体层115和碱性溶液146之间的结所形成的肖特基二极管短路或前向偏置。在台面区域的顶侧处的p掺杂半导体层115的一部分中形成例如p+掺杂区域的接触区域，可以在p掺杂的半导体层115和碱性溶液146之间提供低欧姆的电接触。
p掺杂的半导体层115和n掺杂的半导体主体104之间的电压V2使得这些区域之间的pn结处于阻断模式，并且建立起包括半导体主体104内的第一耗尽层150和p掺杂的半导体层115内的第二耗尽层152的空间电荷区。V2的值可以被选择为使得沟槽108之间的半导体主体104的体积，即漂移区，耗尽自由电荷载流子。p掺杂的半导体层115的厚度可以选择为使得耗尽区148、152在施加电压V1、V2之后不能相遇。换句话说，电压V1和V2可以为使得保留不构成空间电荷区的中性体积154。
参照图5所示的半导体主体104的示意性横截面图，一旦耗尽区152和148相遇，p掺杂的半导体层115的蚀刻终止。p掺杂的半导体层115的体积包括两个部分，即，第一个是肖特基耗尽层148，第二个是pn耗尽层152。沟槽108一侧处的pn耗尽层152和相邻沟槽108之间的n掺杂半导体主体104的台面区域的一半之间的电荷补偿是精确的。该电荷补偿不受器件元件生产过程中的任何制造公差的影响，所述制造公差可能存在于电荷补偿取决于半导体主体104中引入的p和n的剂量变化的情况下，例如注入剂量的变化或原位掺杂的变化。
肖特基耗尽层148的电荷构成相对于理想电荷补偿的超量电荷，这是因为在去除碱性溶液146之后肖特基势垒不会保留。这些超量电荷可以被抵消、保持或部分保持以用于电场调节从而改善稳定性，或者甚至在后面的过程阶段被去除。例如，通过p掺杂半导体层115的相应部分的各向同性干法蚀刻或湿法蚀刻，可以部分或完全去除肖特基耗尽层148的电荷。进一步例如，通过p掺杂半导体层115的相应部分的热氧化并且继而通过蚀刻工艺来去除氧化层，也可以去除肖特基耗尽层148的电荷。此外例如，通过用具有不同于p掺杂半导体层115的导电类型的导电类型的外延半导体材料填充沟槽108，可以抵消肖特基耗尽层148的电荷。可以在去除碱性溶液146之后并且在填充沟槽108之前，通过上述过程来部分或完全地去除超量电荷。
不论肖特基耗尽层148是否部分还是完全被去除，p掺杂半导体层115的至少一部分保留在沟槽108的底侧处。因此，p掺杂半导体层115是U形的，而且在沟槽108的底侧处的p掺杂半导体层115允许调节在沟槽108的底侧处的电场峰值分布曲线。因此，能够改善超结半导体器件的鲁棒性。
参照图5所示的n掺杂半导体主体104的示意性横截面图，沟槽108被填充有材料118。根据一个实施例，沟槽108被填充有(一种或几种)固有的和/或轻掺杂的半导体材料。(一种或几种)轻掺杂的半导体材料的掺杂浓度可以为使得由于电化学蚀刻对精确电荷补偿的影响可以忽略不计或保持在可接受的范围内。根据另一实施例，沟槽108被填充有(一种或几种)电介质材料，举例来说，诸如SiO2的氧化物和/或诸如Si3N4的氮化物。沟槽还可以填充有(一种或几种)固有的和/或轻掺杂的半导体材料以及(一种或几种)电介质材料的混合物。此外，空穴109可以存在于填充沟槽108的(一种或几种)材料118中。例如，在(一种或几种)填充沟槽108的材料118中空穴的形成可能是由于工艺技术。
进一步的过程可以跟随或执行于图1至5所示的过程之前、之间或一起执行，以完成超结半导体器件。这些过程可以包括在半导体主体104中形成掺杂的半导体区域，例如经由n掺杂半导体主体的第一和/或第二侧形成(一个或多个)源极区、(一个或多个)漏极区、(一个或多个)主体区、(一个或多个)接触区，形成包括(一个或多个)栅极电极和(一个或多个)栅极介电层、(一个或多个)布线层和布线层、介电层之间的(一个或多个)绝缘层的栅极结构。
图6示出超结半导体器件的示意性横截面图的一个实施例。p掺杂主体区126位于在其间包括U形p掺杂半导体层115和n掺杂半导体主体104的超结结构之上，并邻接U形p掺杂半导体层115。p掺杂主体区126经由p+掺杂的主体接触区128电耦合到源极触点127。源极触点127的侧壁也电耦合到n+掺杂的源极区129。还可以应用不同于接触槽的其他接触方案，以用于将主体和源极区128、129电耦合到源极触点127。在相对的源极区129之间，栅极沟槽130延伸穿过p掺杂主体区126，进入n掺杂半导体主体104中。介电结构131将栅极沟槽130的上部中的栅极电极132与p掺杂的主体区126的环绕部电隔离，并且进一步将栅极沟槽130的下部中的场电极134与n掺杂的半导体主体104的环绕部电隔离。通过将电压施加到栅极电极132，沿着沟道区136的导电性可以由场效应进行控制。根据其他实施例，栅极沟槽130可以不包括场电极，或者可以包括多于一个场电极。在没有场电极位于栅极沟槽130中的情况下，栅极沟槽130可以终止于p掺杂主体区126的底侧邻接栅极沟槽130的位置的略微往下一点。根据其他实施例，超结半导体器件包括第一侧106的平面栅极结构。
图6所示的半导体器件是垂直超结IGFET，其包括第一负载端和第二负载端，第一负载端即包括n掺杂半导体主体104的第一侧106处的源极触点127的源极端子，第二负载端即包括n掺杂半导体主体104的与第一侧106相对的第二侧133处的漏极触点139的漏极端子。
该超结半导体器件可以是超结绝缘栅场效应晶体管(SJ IGFET)，例如SJ金属氧化物半导体场效应晶体管(SJ MOSFET)，或超结绝缘栅双极晶体管(SJ IGBT)。根据一个实施例，半导体器件的阻断电压范围为100V到5000V之间，或在200V到1000V之间。该SJ晶体管可以是垂直SJ晶体管，其包括一个负载端子和另一负载端子，一个负载端子例如是在第一侧的源极端子(例如在半导体主体100的前侧)，另一负载端子例如是在第二侧的漏极端子(例如在半导体主体100的后侧)。
图6的右部示出了电压阻断或电击穿模式中的电场的垂直分布。该U形p掺杂半导体层115的底侧在电压阻断或电击穿模式中引起尖峰形电场峰值。通过保持肖特基耗尽层148的超量电荷，能够调整电场的斜率α。当通过保持肖特基耗尽层148的更多的超量电荷而增加超结结构中的p负载时，角度α变得更大。通过改善对于正差分电阻的电流/电压特性，电场峰值可提高器件鲁棒性。保持肖特基耗尽层148的超量电荷及形成U形p掺杂半导体层115构成用于在电场分布中形成峰值的独立措施。这些措施可以组合应用或单独应用。
图7是半导体主体部分的示意性横截面图，以用于示出制造超结半导体器件的方法的另一实施例，在从图3所示的沟槽108的底侧和从半导体主体104的顶侧去除p掺杂半导体层115之后，产生第一p掺杂半导体层115’。去除p掺杂半导体层115可以通过使用诸如RIE的适当工艺来各向异性蚀刻而进行。
图8示出了图7的半导体主体部分104在加衬沟槽108的底侧和侧壁之后以及使用第二n掺杂半导体层116来加衬半导体主体104的顶侧的示意性横截面视图的实施例。第二n掺杂半导体层116可以通过任何适当的工艺形成，例如通过LPCVD。
图9示出了图8的半导体主体104在形成加衬沟槽108的底侧和侧壁的第三p掺杂半导体层117之后的实施例。第三p掺杂半导体层117可以通过任何适当的工艺形成，例如通过LPCVD。根据图9所示的实施例，相邻的第一p掺杂层115’之间的半导体主体104的一部分的第一宽度w1大于第二n掺杂半导体层116的宽度w2。相邻的第一p掺杂层115’和第二n掺杂半导体层116之间的半导体主体104的每一个部分构成了超结半导体器件的漂移区，所述超结半导体器件是利用包括图1-5和7-10中所示的过程特征的方法制造的。根据一个实施例，相邻的第一p掺杂层115’之间的半导体主体104的一部分的掺杂浓度N1小于第二n掺杂半导体层116的掺杂浓度N2。掺杂浓度N1、N2是在限制的pn结之间关于相邻的第一p掺杂层115’和第二n掺杂半导体层116之间的半导体主体104的每一部分的沿着横向方向x的平均掺杂浓度。换句话说，掺杂浓度N1是沿着图9中箭头标记的w1的平均掺杂浓度，而掺杂浓度N2是沿着图9中箭头标记的w2的平均掺杂浓度。
参照图10中所示的半导体主体104的示意性截面图，第三p掺杂半导体层117被电化学蚀刻，例如通过使用碱性溶液146的碱性湿法蚀刻。第三p掺杂半导体层117的过程类似于参照图4所描述的p掺杂半导体层115的过程。因此，上面关于p掺杂半导体层115过程的信息同样适用于第三p掺杂半导体层117的过程。
参照图11中所示的n掺杂半导体主体104的示意性横截面图，沟槽108填充有材料118。类似于关于图5所述的沟槽的填充，沟槽108可以填充有(一种或几种)固有的和/或轻掺杂的半导体材料。(一种或几种)轻掺杂半导体材料的掺杂浓度可以为使得由于电化学蚀刻对精确电荷补偿的影响可以忽略不计或保持在可接受的范围内。根据另一实施例，沟槽108填充有(一种或几种)电介质材料，举例来说，诸如SiO2的氧化物，和/或诸如Si3N4的氮化物。沟槽还可以填充有(一种或几种)固有的和/或轻掺杂半导体材料和(一种或几种)电介质材料的组合物。此外，空穴可以存在于填充沟槽108的(一种或几种)材料118中。例如，填充沟槽108的(一种或几种)材料118中空穴的形成可以是由于工艺技术。
进一步的工艺可以跟随或执行于图1至3和图7至11所示的过程之前、之间或一起执行，以完成超结半导体器件。这些工艺可以包括在半导体主体104中形成掺杂的半导体区域，例如经由n掺杂半导体主体的第一和/或第二侧而形成(一个或几个)源极区、(一个或几个)漏极区、主(一个或几个)体区、(一个或几个)接触区，形成包括(一个或几个)栅极电极和(一个或几个)栅极介电层、(一个或几个)布线层、以及布线层、(一个或几个)介电层之间的(一个或几个)绝缘层的(一个或几个)栅极结构。
图12示出了由包括参照图1至3和图7至11描述的过程特征的过程制造的超结半导体器件的示意性截面图的一个实施例。
图12中所示的U形第三p掺杂半导体层117承担了图6中所示的U形p掺杂半导体层115的角色。然而图6所示的超结半导体器件包括横向于材料118和n掺杂半导体主体104之间的一个层，即U形p掺杂半导体层105，图12所示的超结半导体器件包括位于材料118和n掺杂半导体主体104之间的三层，即U形第三p掺杂半导体层117、第二n掺杂半导体层116和第一p掺杂半导体层115’。填充材料118和n掺杂半导体主体104之间的层的序列在p型和n型之间交替。根据其它实施例，该超结半导体器件在材料118和n掺杂半导体主体104之间可以包括5、或7、或9、或11层，一般是(n*2)+1层的交替掺杂类型，n是等于或大于0的整数。
在包括U形第三p掺杂半导体层117、第二n掺杂半导体层116、第一p掺杂半导体层115’和n掺杂半导体主体104的超结结构之上，p掺杂主体区126位于并邻接U形第三p掺杂半导体层117和第一p掺杂半导体层115’。p掺杂主体区126经由p+掺杂主体接触区(参见图6的主体接触区128)电耦合到源极触点127。源极触点127的侧壁也电耦合到n+掺杂源极区129。还可以应用不同于接触槽的其他接触方案来将主体和源极区128、129电耦合到源极触点127。栅极沟槽130延伸穿过p掺杂主体区126，进入第二n掺杂半导体层106，并穿过p掺杂主体区126，进入n掺杂半导体主体104中。介电结构131将栅极沟槽130的上部中的栅极电极132与p掺杂主体区126的环绕部电隔离，并且进一步将沟槽130的下部中的场电极134分别与n掺杂半导体主体104的环绕部、第二n掺杂半导体区106的环绕部电隔离。通过将电压施加到栅极电极132，沿着沟槽区136的导电性能够由场效应进行控制。根据其他实施例，栅极沟槽130可以不包括场电极，或者可以包括多于一个场电极。在没有场电极位于栅极沟槽130中的情况下，栅极沟槽130可以终止于p掺杂主体区126的底侧邻接栅极沟槽130的位置的稍微往下一点。根据其他实施例，超结半导体器件包括在第一侧106处的平面栅极结构。
图12所示的半导体器件是垂直超结IGFET，其包括第一负载端和第二负载端，第一负载端即包括在n掺杂半导体主体104的第一侧106处的源极触点127的源极端子，第二负载端即包括在n掺杂半导体主体104的与第一侧106相对的第二侧133处的漏极触点139的漏极端子。
该超结半导体器件可以是超结绝缘栅场效应晶体管(SJ IGFET)，例如SJ金属氧化物半导体场效应晶体管(SJ MOSFET)，或超结绝缘栅双极晶体管(SJ IGBT)。根据一个实施例，半导体器件的阻断电压的范围为100V到5000V之间，或200V到1000V之间。该SJ晶体管可以是垂直SJ晶体管，其包括一个负载端子和另一负载端子，一个负载端子例如是在第一侧(例如半导体主体100的前侧)处的源极端子，另一负载端子例如是在第二侧(例如半导体主体100的后侧)处的漏极端子。
图12的右部示出了电场的垂直分布。该U形第三p掺杂半导体层117的底侧使得在电压阻断或电击穿模式中引起尖峰形的电场峰值。通过保持肖特基耗尽层148的超量电荷，能够调整电场的斜率α。当通过保持肖特基耗尽层148的更多的超量电荷而增加超结结构中的p负载，角度α变得更大。通过改善关于正差分电阻的电流/电压特性，电场峰值允许提高器件鲁棒性。保持肖特基耗尽层148的超量电荷及形成U形第三p掺杂半导体层117构成了用于在电场分布曲线中形成峰值的独立措施。这些措施可以组合应用或单独应用。
图13示出了超结半导体器件的一个实施例，其包括具有U形第三p掺杂半导体层117和两种类型的漂移区的超结结构。第一类型的漂移区对应于在相邻的第三p掺杂半导体层117之间的n掺杂半导体主体104的一部分。第一类型的漂移区在其中包括两个栅极沟槽130。第二类型的漂移区对应于第二n掺杂半导体层116。在第三p掺杂半导体层117的相对侧壁部分中的栅极沟槽130位于距离d1处。分别终止于第二n掺杂半导体层116和n掺杂半导体主体104的相邻栅极沟槽130位于距离d2处。终止于n掺杂半导体主体104的相邻栅极沟槽130位于距离d3处。在图13所示的实施例中，距离d1、d2、d3彼此不同。在图14所示的超结半导体器件的实施例中，超前相等间隔的栅极沟槽的距离d1、d2、d3相等。
图15是半导体主体部分的示意性横截面图，以用于展示在形成加衬图2所示的半导体主体部分的底侧和侧壁的第一p掺杂子层115a之后的超结半导体器件的制造方法的另一实施例。
图16是图15的半导体主体部分在第一p掺杂子层115a上形成第二p掺杂子层115b之后的示意性横截面图。
第一p掺杂子层115a的平均掺杂浓度高于第二p掺杂子层115b的平均掺杂浓度。根据一个实施例，第一p掺杂子层115a的平均掺杂浓度的范围在5×1015cm-3到5×1017cm-3之间，第二p掺杂子层115b的平均掺杂浓度的范围在1×1015cm-3到5×1016cm-3之间。类似于参照图4所述的实施例的第二p掺杂子层115b的电化学蚀刻产生了第一p掺杂子层115a中的第二耗尽层152，并且产生了第二p掺杂子层115b中的肖特基耗尽层148。形成具有上述不同平均掺杂浓度的第一和第二p掺杂子层115a、115b，允许进一步改进电荷补偿的精度。
尽管这里示出和描述了特定实施例，但要理解，对于本领域的普通技术人员，各种可选的和/或等同的实施方式可以代替所示出和描述的特定实施例，而不背离本发明的范围。本申请旨在覆盖这里讨论的特定实施例的任何修改或变化。因此，旨在本发明仅受限于权利要求及其等同物。

Claims (20)

1.一种用于制造超结半导体器件的方法，所述方法包括：
在第一导电类型的半导体主体中形成沟槽；
形成不同于所述第一导电类型的第二导电类型的对所述沟槽的底侧和侧壁加衬的第一半导体层；
通过电化学蚀刻去除所述第一半导体层在所述沟槽的所述底侧和所述侧壁的一部分；以及
填充所述沟槽。
2.根据权利要求1所述的方法，其中去除所述第一半导体层的所述一部分包括：通过在与所述第一半导体层接触和与所述半导体主体接触的碱性溶液之间施加阻断电压，来对所述第一半导体层进行碱性湿法蚀刻。
3.根据权利要求1所述的方法，进一步包括：在电化学蚀刻之前，
通过在所述第一半导体层中引入所述第一导电类型的掺杂剂，在所述沟槽外侧的所述第一半导体层中形成所述第一导电类型的高掺杂区域，所述高掺杂区域被配置为在电化学蚀刻期间电耦合所述第一半导体层和碱性溶液。
4.根据权利要求1所述的方法，其中形成所述第一半导体层包括：形成所述第二导电类型的第一子层，并且然后形成所述第二导电类型的第二子层，其中所述第一子层的平均掺杂浓度高于所述第二子层的平均掺杂浓度。
5.根据权利要求4所述的方法，其中所述第一子层的所述平均掺杂浓度在5×1015cm-3和5×1017cm-3之间，并且所述第二子层的所述平均掺杂浓度在1×1015cm-3至5×1016cm-3之间。
6.根据权利要求1所述的方法，进一步包括：
在所述半导体主体的第一侧处形成源极电极和栅极电极；以及
在所述半导体主体的相对于所述第一侧的第二侧处形成漏极电极。
7.根据权利要求1所述的方法，其中填充所述沟槽包括：在所述沟槽中形成固有的或轻掺杂的半导体材料和在所述沟槽中形成电介质材料中的至少一个。
8.根据权利要求1所述的方法，其中填充所述沟槽包括：用包括空穴的材料填充所述沟槽。
9.根据权利要求1所述的方法，其中在形成所述沟槽之后和形成所述第一半导体层之前，所述方法还包括：
形成所述第二导电类型的对所述沟槽的所述底侧和所述侧壁加衬的第三半导体层；
从所述沟槽的所述底侧去除所述第三半导体层；以及
形成所述第一导电类型的对所述沟槽的所述底侧和所述侧壁加衬的第四半导体层。
10.根据权利要求9所述的方法，其中形成所述第三半导体层、从所述沟槽的所述底侧去除所述第三半导体层、以及形成所述第四半导体层被执行多次。
11.一种超结半导体器件，包括：
超结结构，所述超结结构包括具有相对侧壁以及底侧的第二导电类型的第一U形半导体层，其中所述第一U形半导体层的所述相对侧壁中的每一个侧壁邻接互补的第一导电类型的补偿区域，并且所述第一U形半导体层的所述底侧邻接所述第一导电类型的半导体主体部分；以及
填充材料，所述填充材料填充所述第一U形半导体层的内部区域。
12.根据权利要求11所述的超结半导体器件，其中所述填充材料是固有的或轻掺杂的半导体材料和电介质材料中的至少一种。
13.根据权利要求11所述的超结半导体器件，其中所述填充材料包括空穴。
14.根据权利要求11所述的超结半导体器件，其中所述超结半导体器件是垂直绝缘栅场效应晶体管(IGBT)，所述垂直绝缘栅场效应晶体管(IGBT)包括在半导体主体的第一侧处的第一负载端和控制端，以及在所述半导体主体的与所述第一侧相对的第二侧处的第二负载端。
15.一种超结半导体器件，包括：
超结结构，所述超结结构包括第二导电类型的第一U形半导体层；
填充材料，所述填充材料填充所述第一U形半导体层的内部区域；以及
互补的第一导电类型的补偿区域，其中
至少一对的所述第一导电类型的半导体区域和所述第二导电类型的半导体区域被布置在所述第一U形半导体层和所述补偿区域之间。
16.根据权利要求15所述的超结半导体器件，其中所述补偿区域的宽度大于所述第一导电类型的所述半导体区域的宽度。
17.根据权利要求15所述的超结半导体器件，其中所述补偿区域的平均掺杂浓度小于所述第一导电类型的所述半导体区域的平均掺杂浓度。
18.根据权利要求15所述的超结半导体器件，其中所述填充材料是固有的或轻掺杂的半导体材料和电介质材料中的至少一种。
19.根据权利要求15所述的超结半导体器件，其中所述填充材料包括空穴。
20.根据权利要求15所述的超结半导体器件，其中所述超结半导体器件是垂直绝缘栅场效应晶体管(IGBT)，所述垂直绝缘栅场效应晶体管(IGBT)包括在半导体主体的第一侧处的第一负载端和控制端、以及在所述半导体主体的与所述第一侧相对的第二侧处的第二负载端。
CN201410370295.1A 2013-07-31 2014-07-30 超结半导体器件及制造方法 Pending CN104347351A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/955,894 2013-07-31
US13/955,894 US20150035002A1 (en) 2013-07-31 2013-07-31 Super Junction Semiconductor Device and Manufacturing Method

Publications (1)

Publication Number Publication Date
CN104347351A true CN104347351A (zh) 2015-02-11

Family

ID=52342074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410370295.1A Pending CN104347351A (zh) 2013-07-31 2014-07-30 超结半导体器件及制造方法

Country Status (3)

Country Link
US (1) US20150035002A1 (zh)
CN (1) CN104347351A (zh)
DE (1) DE102014110497A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299411A (zh) * 2018-03-22 2019-10-01 株式会社东芝 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112887B4 (de) * 2013-11-21 2020-07-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US10342013B2 (en) * 2015-04-20 2019-07-02 Apple Inc. Neighbor awareness networking ranging
US9936010B1 (en) * 2015-05-19 2018-04-03 Orion Labs Device to device grouping of personal communication nodes
JP6428900B1 (ja) * 2017-11-29 2018-11-28 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
CN113594252B (zh) * 2021-07-28 2022-04-15 中山大学 一种超结结构的氧化镓功率晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6750104B2 (en) * 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US20110121437A1 (en) * 2009-11-25 2011-05-26 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
CN103022087A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
GB0407363D0 (en) * 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
JP5666135B2 (ja) * 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6750104B2 (en) * 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US20110121437A1 (en) * 2009-11-25 2011-05-26 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
CN103022087A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299411A (zh) * 2018-03-22 2019-10-01 株式会社东芝 半导体装置
CN110299411B (zh) * 2018-03-22 2022-05-24 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
DE102014110497A1 (de) 2015-02-05
US20150035002A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
CN103887173B (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN103247681B (zh) 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
KR101552022B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
US9941403B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US7608510B2 (en) Alignment of trench for MOS
US20160268420A1 (en) Semiconductor device
CN104347351A (zh) 超结半导体器件及制造方法
US20210273067A1 (en) Semiconductor device having body contact regions and corresponding methods of manufacture
CN103887174A (zh) 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN104347715B (zh) 包括边缘端接的半导体器件
KR20170030122A (ko) 전력용 반도체 소자
US9257503B2 (en) Superjunction semiconductor device and method for producing thereof
US9449968B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
CN103426929B (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
CN108695393B (zh) 包括沟槽结构中的场电极和栅电极的半导体器件及制造方法
US10186573B2 (en) Lateral power MOSFET with non-horizontal RESURF structure
CN105280712A (zh) 电荷补偿器件及其制造
CN206250203U (zh) 半导体器件
CN105470140A (zh) 制造半导体器件的方法和半导体器件
CN114765221A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211