CN104346295A - 一种缓存刷新方法和装置 - Google Patents

一种缓存刷新方法和装置 Download PDF

Info

Publication number
CN104346295A
CN104346295A CN201310348127.8A CN201310348127A CN104346295A CN 104346295 A CN104346295 A CN 104346295A CN 201310348127 A CN201310348127 A CN 201310348127A CN 104346295 A CN104346295 A CN 104346295A
Authority
CN
China
Prior art keywords
buffer
buffer memory
index
refreshing
tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310348127.8A
Other languages
English (en)
Other versions
CN104346295B (zh
Inventor
江涛
张立新
刘月吉
张乾龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Institute of Computing Technology of CAS
Original Assignee
Huawei Technologies Co Ltd
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Institute of Computing Technology of CAS filed Critical Huawei Technologies Co Ltd
Priority to CN201310348127.8A priority Critical patent/CN104346295B/zh
Priority to PCT/CN2014/083872 priority patent/WO2015018350A1/zh
Publication of CN104346295A publication Critical patent/CN104346295A/zh
Application granted granted Critical
Publication of CN104346295B publication Critical patent/CN104346295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明的实施例提供一种缓存刷新方法和装置，涉及计算机领域，能够实现通过一条指令一次刷新多行缓存，从而降低了缓存的访问次数，解决了缓存刷新速度慢、功耗高的问题。其方法为：根据刷新指令确定待刷新的缓存组的索引；所述刷新指令包括基地址寄存器操作数和位掩码，所述缓存组中包括至少两行缓存；根据所述索引访问缓存标签阵列，获取所述索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位；根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较，根据比较结果输出命中信号；将所述命中信号在有效缓存阵列中命中的缓存设置为无效。本发明实施例用于缓存刷新。

Description

一种缓存刷新方法和装置
技术领域
本发明涉及计算机领域，尤其涉及一种缓存刷新方法和装置。
背景技术
缓存（Cache）是临时文件交换区，计算机通常会将存储器（比如内存）中提取出来临时数据放在缓存里，以方便CPU（CentralProcessing Unit，中央处理器）读取，由于缓存中保存的是内存中数据的备份，当内存的数据发生变化时，为了保证缓存数据和内存数据的一致性，需要对缓存进行刷新工作。
在现有技术中，刷新一行缓存是通过将该行缓存设置为无效来实现，具体的，在一行缓存中，缓存中的数据与该行缓存是否有效是分别来管理的，通常对于每行缓存都设置有对应的有效位，通过该有效位就可以设置一行缓存是否为无效，比如，可以通过将一行缓存对应的有效位的值设置为0，则该行缓存就被设置为无效了，也就是实现了该行缓存的刷新。但是目前一条刷新指令只能刷新一行缓存，因此，如果要刷新大片缓存区域，需要通过一个循环来实现刷新多行缓存，这样无法实现快速的按需刷新，而且刷新多行需要显式的使用多条刷新一行的指令来实现，速度慢、功耗高。
发明内容
本发明的实施例提供一种缓存刷新方法和装置，能够一次刷新多行缓存，解决了缓存刷新速度慢、功耗高的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种缓存刷新方法，所述方法包括：
根据刷新指令确定待刷新的缓存组的索引；所述刷新指令包括位掩码，所述缓存组中包括至少两行缓存；
根据所述索引访问缓存标签阵列，获取所述索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位；
根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较，根据比较结果输出命中信号，所述命中信号包括命中和未命中；
将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
结合第一方面，在第一种可能的实现方式中，在将所述命中信号在有效缓存阵列中命中缓存设置为无效之前，所述方法还包括：
判断所述命中信号在有效缓存阵列中命中的缓存是否为脏缓存；
若所述命中信号在有效缓存阵列中命中的缓存是脏缓存，则将所述命中信号在有效缓存阵列中命中的缓存进行写回处理，而后将所述命中信号在有效缓存阵列中命中的缓存设置为无效；
若所述命中信号在有效缓存阵列中命中的缓存不是脏缓存，则直接执行所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述刷新指令还包括基地址寄存器操作数；
所述根据刷新指令确定待刷新的缓存组的索引包括：
当所述刷新指令为单组刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的索引；或
当所述刷新指令为区域刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的起始索引。
结合第一方面或第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述根据所述索引访问缓存标签阵列，获取所述索引对应的多路缓存标签包括：
遍历缓存标签阵列中的每个缓存标签的标识位，其中每个缓存标签的标识位设置有索引；
查找标识位上的索引与所述待刷新的缓存组的索引相同缓存标签，得到所述待刷新的缓存组的索引对应的多路缓存标签。
结合第一方面或第一方面的第一种可能的实现方式，在第四种可能的实现方式中，所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效包括：
根据所述索引访问所述有效缓存阵列，确定所述待刷新的缓存组在所述有效缓存阵列中对应的多行缓存；
将所述命中信号在所述多行缓存中命中的缓存设置为无效。
结合第一方面或第一方面的第一种可能的实现方式，在第五种可能的实现方式中，所述根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较，根据比较结果输出命中信号包括：
将所述索引对应的多路缓存标签分别与所述物理地址进行比较，其中所述位掩码用于指示不需要比较的位，所述物理地址是根据所述索引查找页表缓存中的页表后得到的与所述索引对应的物理地址；
若缓存标签与所述物理地址相同，则输出与该缓存标签对应的命中信号，所述命中信号为未命中，若缓存标签与所述物理地址不同，则输出与该缓存标签对应的命中信号，所述命中信号为命中。
结合第一方面的第二种可能的实现方式，在第六种可能的实现方式中，当所述刷新指令为区域刷新指令时，所述刷新指令还包括待刷新的缓存组中的刷新起始行的地址和刷新缓存的行数，所述刷新起始行的地址和刷新缓存的行数用于确定所有需要刷新的缓存。
结合第一方面的第六种可能的实现方式，在第七种可能的实现方式中，在执行完一个缓存组的刷新后，所述方法还包括：
将所述起始索引加1，并执行所述起始索引加1后所对应的缓存组的刷新流程，直至所有需要刷新的缓存组全部完成刷新为止。
第二方面，提供一种缓存刷新装置，所述装置包括：位掩码寄存器、索引控制器、物理地址缓存、缓存标签阵列、有效缓存阵列以及至少一个比较器；
所述索引控制器用于根据刷新指令确定待刷新的缓存组的索引；所述刷新指令包括所述位掩码寄存器中的位掩码，所述缓存组中包括至少两行缓存；
所述缓存标签阵列中包括多路缓存标签，所述缓存标签阵列根据所述索引控制器确定的待刷新的缓存组的索引获取所述索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位；
所述至少一个比较器用于根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址缓存中的物理地址进行比较，根据比较结果输出命中信号，所述命中信号包括命中和未命；
所述有效缓存阵列中包括多行有效缓存，所述有效缓存阵列用于将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
结合第二方面，在第一种可能的实现方式中，所述装置还包括：写回控制模块，所述写回控制模块包括写回控制器和写回缓存；
所述有效缓存阵列还用于判断所述命中信号在有效缓存阵列中命中的缓存是否为脏缓存；
若所述命中信号在有效缓存阵列中命中的缓存是脏缓存，则所述写回控制模块将所述命中信号在有效缓存阵列中命中的缓存进行写回处理，而后所述有效缓存阵列将所述命中信号在有效缓存阵列中命中的缓存设置为无效；
若所述命中信号在有效缓存阵列中命中的缓存不是脏缓存，则所述有效缓存阵列直接执行所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述装置还包括：基地址寄存器；所述刷新指令还包括基地址寄存器中的基地址寄存器操作数；
所述索引控制器具体用于：
当所述刷新指令为单组刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的索引；或
当所述刷新指令为区域刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的起始索引。
结合第二方面或第二方面的第一种可能的实现方式，在第三种可能的实现方式中，所述缓存标签阵列具体用于：
遍历缓存标签阵列中的每个缓存标签的标识位，其中每个缓存标签的标识位设置有索引；
查找标识位上的索引与所述待刷新的缓存组的索引相同缓存标签，得到所述待刷新的缓存组的索引对应的多路缓存标签。
结合第二方面或第二方面的第一种可能的实现方式，在第四种可能的实现方式中，所述有效缓存阵列具体用于：
根据所述索引确定所述待刷新的缓存组在所述有效缓存阵列中对应的多行缓存；
将所述命中信号在所述多行缓存中命中的缓存设置为无效。
结合第二方面或第二方面的第一种可能的实现方式，在第五种可能的实现方式中，所述装置还包括：页表缓存，用于存储页表，所述页表为虚拟地址到物理地址的转换关系；
所述至少一个比较器具体用于：
将所述索引对应的多路缓存标签分别与所述物理地址进行比较，其中所述位掩码用于指示不需要比较的位，所述物理地址是根据所述索引查找页表缓存中的页表后得到的与所述索引对应的物理地址；
若缓存标签与所述物理地址相同，则输出与该缓存标签对应的命中信号，所述命中信号为未命中，若缓存标签与所述物理地址不同，则输出与该缓存标签对应的命中信号，所述命中信号为命中。
结合第二方面的第二种可能的实现方式，在第六种可能的实现方式中，当所述刷新指令为区域刷新指令时，所述刷新指令还包括待刷新的缓存组中的刷新起始行的地址和刷新缓存的行数，所述刷新起始行的地址和刷新缓存的行数用于确定所有需要刷新的缓存。
结合第二方面的第六种可能的实现方式，在第七种可能的实现方式中，在执行完一个缓存组的刷新后，所述起始索引加1，以便执行所述起始索引加1后所对应的缓存组的刷新流程，直至所有需要刷新的缓存组全部完成刷新为止。
本发明的实施例提供一种缓存刷新方法和装置，提供一种新的刷新指令，该刷新指令定义了起始刷新的缓存组，缓存组中包括多行缓存；当区域刷新时，该刷新指令定义了起始刷新的缓存组，并且还定义了起始刷新的一行缓存以及刷新缓存的行数，能够实现通过一条指令一次刷新多行缓存，从而降低了缓存的访问次数，解决了缓存刷新速度慢、功耗高的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种缓存刷新方法的流程示意图；
图2为本发明实施例提供的另一种缓存刷新方法的流程示意图
图3为本发明另一实施例提供的一种缓存刷新方法的流程示意图；
图4为本发明实施例提供的一种缓存刷新装置的结构示意图；
图5为本发明实施例提供的另一种缓存刷新装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种缓存刷新方法，如图1所示，该方法包括：
101、根据刷新指令确定待刷新的缓存组的索引，其中刷新指令包括位掩码，缓存组中包括至少两行缓存。
102、根据索引访问缓存标签阵列，获取索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位。
103、根据位掩码的指示将索引对应的多路缓存标签与物理地址进行比较，根据比较结果输出命中信号，命中信号包括命中和未命中。
104、将命中信号在有效缓存阵列中命中的缓存设置为无效。
上述方法适用于写参透（Write Through）机制，本发明实施例还提供另一种缓存刷新方法，可以适用于写回（Write Back）机制，如图2所示，在执行步骤104之前，该方法还可以包括：
105、判断命中信号在有效缓存阵列中命中的缓存是否为脏缓存。其中，脏缓存（Dirty Cache）中保存的是脏数据，脏数据是相对于原数据而言的，是指被修改过的，与原数据不一样的数据。
若命中信号在有效缓存阵列中命中的缓存是脏缓存，则执行步骤106，而后执行步骤104；若命中信号在有效缓存阵列中命中的缓存不是脏缓存，则直接执行步骤104。
106、将命中信号在有效缓存阵列中命中的缓存进行写回处理。
本发明的实施例提供一种缓存刷新方法，提供一种新的刷新指令，该刷新指令定义了起始刷新的缓存组，缓存组中包括多行缓存；当区域刷新时，该刷新指令定义了起始刷新的缓存组，并且还定义了刷新起始行以及刷新缓存的行数，能够实现通过一条指令一次刷新多行缓存，从而降低了缓存的访问次数，解决了缓存刷新速度慢、功耗高的问题。
为了使本领域技术人员能够更清楚地理解本发明实施例提供的技术方案，下面通过具体的实施例，对本发明实施例提供的一种缓存刷新方法进行详细说明，如图3所示，该方法包括：
301、根据刷新指令确定待刷新的缓存组的索引（Index）。其中，刷新指令包括基地址寄存器操作数和位掩码。其中，缓存组（Cache_Set）可以理解为包括至少两个缓存（Cache_line）的缓存集合。
刷新指令可以为单组刷新指令，或者为区域刷新指令。
示例性的，当刷新指令为单组刷新指令时，刷新指令可以为:cflush base_addr mask_off_bits，其中，cflush表示刷新，base_addr是基地址寄存器的操作数，存储在基地址寄存器中，mask_off_bits为位掩码，存储在位掩码寄存器中。其中，基地址寄存器的操作数用于指示缓存组的索引，还用来指示缓存标签阵列（Cache Tag Array）中缓存标签的索引，其中，缓存标签是指该缓存标签所关联的一行缓存的地址的高位；而位掩码用于指示缓存标签中不需要比较的位。
因此，当刷新指令为单组刷新指令时根据刷新指令确定待刷新的缓存组的索引具体可以为确定base_addr指示的索引为待刷新的缓存组的索引。
当刷新指令为区域刷新指令时，刷新指令可以为:cflush_rangebase_addr mask_off_bits，cflush_range表示区域刷新（可以理解为刷新多行缓存），base_addr是基地址寄存器的操作数，存储在基地址寄存器中，mask_off_bits为位掩码，存储在位掩码寄存器中。其中，基地址寄存器的操作数用于指示缓存组的索引，还用来指示缓存标签阵列中缓存标签的索引，其中，缓存标签是指该缓存标签所关联的一行缓存的地址的高位；而位掩码用于指示缓存标签中不需要比较的位。
除此之外，cflush_range base_addr mask_off_bits指令还定义了待刷新的缓存组中的缓存刷新的起始行的地址，简称起始地址，以及刷新缓存的行数。
其中，起始地址是由base_addr和mask_off_bits定义的，具体的可以表示为：base_addr&（～（cache_way_size*2mask_off_bits-1）），刷新缓存的行数以表示为：cache_way_size*2mask_off_bits。
因此，当刷新指令为区域刷新指令时根据刷新指令确定待刷新的缓存组的索引具体可以为确定base_addr指示的索引为待刷新的缓存组的起始索引。通常，起始索引为0，该起始索引在每完成一个刷新周期，也就是一个缓存组的刷新后加1，直到索引为set_size-1为止，set_size为需要刷新的缓存组的总数。
302、根据确定的索引访问缓存标签阵列，获取索引对应的多路缓存标签。
示例性的，可以预先在缓存标签阵列中的每个缓存标签的标识位上都设置索引，上述标识位可以采用下标的形式。
当访问缓存标签阵列时，遍历缓存标签阵列中的每个缓存标签的下标，查找下标上的索引与待刷新的缓存组的索引相同缓存标签，从而得到与待刷新的缓存组的索引相同的多路缓存标签，这些缓存标签即为待刷新的缓存组的索引对应的多路缓存标签。
303、根据位掩码的指示将索引对应的多路缓存标签与物理地址进行比较，根据比较结果输出命中信号。
其中，在比较之前需要先确定待比较的物理地址，具体的，首先通过上述索引访问页表缓存中储存的页表，该页表是虚拟地址到物理地址的转换关系，因此查找页表就可以得到索引对应的物理地址。页表缓存也可以称为旁路转换缓冲（Translation lookaside buffer，TLB）。
而后，将将索引对应的多路缓存标签与物理地址进行比较，其中，由于位掩码指示了缓存标签中不需要比较的位，因此在比较过程中不比较被位掩码掩掉的位。
根据比较结果，若某一路缓存标签与得到的物理地址相同，则输出与该缓存标签对应的命中信号，该命中信号为未命中，若某一路缓存标签与得到的物理地址不同，则输出与该缓存标签对应的命中信号，该命中信号为命中。
示例性的，若某一路缓存标签与得到的物理地址相同，则输出的命中信号为0；若某一路缓存标签与得到的物理地址不同，则输出的命中信号为1，通过0和1分别表示未命中和命中。
304、根据索引访问有效缓存阵列，确定待刷新的缓存组在有效缓存阵列中对应的多行缓存。
305、将命中信号在待刷新的缓存组在有效缓存阵列中对应的多行缓存中命中的缓存设置为无效。
这样就通过一条指令完成了一组缓存的刷新，上述方法适用于写参透（Write Through）机制，为了可以适用于写回（Write Back）机制，在步骤304之后还可以执行以下步骤：
306、判断命中信号在待刷新的缓存组在有效缓存阵列中对应的多行缓存中命中的缓存是否为脏缓存，若命中的缓存为脏缓存，则执行步骤307，而后执行步骤305；若命中的缓存不是脏缓存，则直接执行步骤305。
307、将命中信号在命中的缓存发送到写回队列。
进一步的，若步骤301中的刷新指令为单行刷新指令，则在一组缓存刷新完成后结束，若刷新指令为区域刷新指令，刷新指令中还可以包括刷新起始行的地址和刷新缓存的行数，其中刷新起始行的地址可以表示为base_addr&（～（cache_way_size*2mask_off_bits-1）），刷新缓存的行数可以表示为cache_way_size*2mask_off_bits，则在执行完一组缓存刷新后，将当前的缓存组的索引加1，具体的可以将指令cflush_range base_addr mask_off_bits中的base_addr指示的值加1，而后再次执行步骤302-307，直至所有需要刷新的缓存组全部完成刷新为止，即直至base_addr&（～（cache_way_size*2mask_off_bits-1））和cache_way_size*2mask_off_bits所定义的所有缓存都完成刷新。
本发明的实施例提供一种缓存刷新方法，提供一种新的刷新指令，该刷新指令定义了起始刷新的缓存组，缓存组中包括多行缓存；当区域刷新时，该刷新指令定义了起始刷新的缓存组，并且还定义了刷新起始行以及刷新缓存的行数，能够实现通过一条指令一次刷新多行缓存，从而降低了缓存的访问次数，解决了缓存刷新速度慢、功耗高的问题。
本发明实施例还提供一种缓存刷新装置01，包括：基地址寄存器011、位掩码寄存器012、索引控制器013、页表缓存014、物理地址缓存015、缓存标签阵列016、有效缓存阵列017以及至少一个比较器018；
具体的，各个元件的连接关系如图4所示：
基地址寄存器011的输出端连接索引控制器013的输入端和页表缓存014的输入端；
索引控制器013的输出端连接缓存标签阵列016的输入端和有效缓存阵列017的输入端；
页表缓存014的输出端连接物理地址缓存015的输入端，物理地址缓存015的输出端连接各比较器018的输入端；
位掩码寄存器012连接各比较器018的输入端，缓存标签阵列016的输出端连接各比较器018的输入端；
各比较器018的输出端连接有效缓存阵列017的输入端。
其中，
索引控制器013用于根据刷新指令确定待刷新的缓存组的索引；刷新指令包括基地址寄存器011中的基地址寄存器操作数和位掩码寄存器012中的位掩码，缓存组中包括至少两行缓存。
缓存标签阵列016中包括多路缓存标签，缓存标签阵列016根据索引控制器013确定的待刷新的缓存组的索引获取索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位。
至少一个比较器018用于根据位掩码的指示将索引对应的多路缓存标签与物理地址缓存015中的物理地址进行比较，根据比较结果输出命中信号，命中信号包括命中和未命中。
有效缓存阵列017中包括多行有效缓存，有效缓存阵列017用于将命中信号在有效缓存阵列017中命中的缓存设置为无效。
可选的，如图5所示，缓存刷新装置01还可以包括：
写回控制模块019，写回控制模块包括写回控制器0191和写回缓存0192；其中，连接关系为：有效缓存阵列017的输出端连接写回控制模块019中写回控制器0191的输入端，写回控制器0191的输出端连接写回缓存0192。
有效缓存阵列017还用于判断命中信号在有效缓存阵列017中命中的缓存是否为脏缓存；
若命中信号在有效缓存阵列017中命中的缓存是脏缓存，则写回控制模块019将命中信号在有效缓存阵列017中命中的缓存进行写回处理，而后有效缓存阵列017将命中信号在有效缓存阵列017中命中的缓存设置为无效；
若命中信号在有效缓存阵列017中命中的缓存不是脏缓存，则有效缓存阵列017直接执行将命中信号在有效缓存阵列017中命中的缓存设置为无效。
可选的，当刷新指令为单组刷新指令时，索引控制器013具体用于：
将刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为待刷新的缓存组的索引。
当刷新指令为区域刷新指令时，索引控制器013具体用于：
将刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为待刷新的缓存组的起始索引。
可选的，缓存标签阵列016可以具体用于：
遍历缓存标签阵列016中的每个缓存标签的标识位，其中每个缓存标签的标识位设置有索引；
查找标识位上的索引与所述待刷新的缓存组的索引相同缓存标签，得到所述待刷新的缓存组的索引对应的多路缓存标签。
可选的，至少一个比较器018可以具体用于：
将索引对应的多路缓存标签分别与物理地址进行比较，其中位掩码用于指示不需要比较的位，物理地址是根据索引查找页表缓存014中的页表后得到的与索引对应的物理地址；其中，页表缓存014用于存储页表，页表为虚拟地址到物理地址的转换关系。
若缓存标签与物理地址相同，则输出与该缓存标签对应的命中信号，该命中信号为未命中；若缓存标签与物理地址不同，输出与该缓存标签对应的命中信号，该命中信号为命中。
可选的，有效缓存阵列017可以具体用于：
根据索引确定待刷新的缓存组在有效缓存阵列中对应的多行缓存；
将命中信号在多行缓存中命中的缓存设置为无效。
或者，有效缓存阵列017可以具体用于：
根据索引确定待刷新的缓存组在有效缓存阵列017中对应的多行缓存；
根据命中信号在多行缓存中命中的缓存上的脏缓存标志位确定命中信号在多行缓存中命中的缓存是否为脏缓存；
若命中信号在多行缓存中命中的缓存为脏缓存，则将命中信号在多行缓存中命中的缓存发送到写回控制器0191，以便写回控制器0191将命中信号在多行缓存中命中的缓存发送到写回缓存0192中的写回队列中，而后将命中信号在多行缓存中命中的缓存为无效。
可选的，若刷新指令为单行刷新指令，则缓存刷新装置01在一组缓存刷新完成后结束，若刷新指令为区域刷新指令，刷新指令中还可以包括刷新起始行的地址和刷新缓存的行数，其中刷新起始行的地址可以表示为base_addr&（～（cache_way_size*2mask_off_bits-1）），刷新缓存的行数可以表示为cache_way_size*2mask_off_bits，则缓存刷新装置01在一组缓存刷新完成后，将当前的缓存组的索引加1，具体的可以将指令cflush_range base_addr mask_off_bits中的base_addr指示的值加1，而后再次执行刷新流程，直至所有需要刷新的缓存组全部完成刷新为止，即直至base_addr&（～（cache_way_size*2mask_off_bits-1））和cache_way_size*2mask_off_bits所定义的所有缓存都完成刷新。
本发明的实施例提供一种缓存刷新装置，该缓存刷新装置通过一种新的刷新指令进行缓存刷新，该刷新指令定义了起始刷新的缓存组，缓存组中包括多行缓存；当区域刷新时，该刷新指令定义了起始刷新的缓存组，并且还定义了刷新起始行以及刷新缓存的行数，能够适用于写参透机制和写回机制，能够实现通过一条指令一次刷新多行缓存，从而降低了缓存的访问次数，解决了缓存刷新速度慢、功耗高的问题。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，简称ROM）、随机存取存储器（Random Access Memory，简称RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种缓存刷新方法，其特征在于，所述方法包括：
根据刷新指令确定待刷新的缓存组的索引；所述刷新指令包括位掩码，所述缓存组中包括至少两行缓存；
根据所述索引访问缓存标签阵列，获取所述索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位；
根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较，根据比较结果输出命中信号，所述命中信号包括命中和未命中；
将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
2.根据权利要求1所述的方法，其特征在于，在将所述命中信号在有效缓存阵列中命中缓存设置为无效之前，所述方法还包括：
判断所述命中信号在有效缓存阵列中命中的缓存是否为脏缓存；
若所述命中信号在有效缓存阵列中命中的缓存是脏缓存，则将所述命中信号在有效缓存阵列中命中的缓存进行写回处理，而后将所述命中信号在有效缓存阵列中命中的缓存设置为无效；
若所述命中信号在有效缓存阵列中命中的缓存不是脏缓存，则直接执行所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
3.根据权利要求1或2所述的方法，其特征在于，所述刷新指令还包括基地址寄存器操作数；
所述根据刷新指令确定待刷新的缓存组的索引包括：
当所述刷新指令为单组刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的索引；或
当所述刷新指令为区域刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的起始索引。
4.根据权里要求1或2所述的方法，其特征在于，所述根据所述索引访问缓存标签阵列，获取所述索引对应的多路缓存标签包括：
遍历缓存标签阵列中的每个缓存标签的标识位，其中每个缓存标签的标识位设置有索引；
查找标识位上的索引与所述待刷新的缓存组的索引相同缓存标签，得到所述待刷新的缓存组的索引对应的多路缓存标签。
5.根据权利要求1或2所述的方法，其特征在于，所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效包括：
根据所述索引访问所述有效缓存阵列，确定所述待刷新的缓存组在所述有效缓存阵列中对应的多行缓存；
将所述命中信号在所述多行缓存中命中的缓存设置为无效。
6.根据权利要求1或2所述的方法，其特征在于，所述根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址进行比较，根据比较结果输出命中信号包括：
将所述索引对应的多路缓存标签分别与所述物理地址进行比较，其中所述位掩码用于指示不需要比较的位，所述物理地址是根据所述索引查找页表缓存中的页表后得到的与所述索引对应的物理地址；
若缓存标签与所述物理地址相同，则输出与该缓存标签对应的命中信号，所述命中信号为未命中，若缓存标签与所述物理地址不同，则输出与该缓存标签对应的命中信号，所述命中信号为命中。
7.根据权利要求3所述的方法，其特征在于，当所述刷新指令为区域刷新指令时，所述刷新指令还包括待刷新的缓存组中的刷新起始行的地址和刷新缓存的行数，所述刷新起始行的地址和刷新缓存的行数用于确定所有需要刷新的缓存。
8.根据权利要求7所述的方法，其特征在于，在执行完一个缓存组的刷新后，所述方法还包括：
将所述起始索引加1，并执行所述起始索引加1后所对应的缓存组的刷新流程，直至所有需要刷新的缓存组全部完成刷新为止。
9.一种缓存刷新装置，其特征在于，所述装置包括：位掩码寄存器、索引控制器、物理地址缓存、缓存标签阵列、有效缓存阵列以及至少一个比较器；
所述索引控制器用于根据刷新指令确定待刷新的缓存组的索引；所述刷新指令包括所述位掩码寄存器中的位掩码，所述缓存组中包括至少两行缓存；
所述缓存标签阵列中包括多路缓存标签，所述缓存标签阵列根据所述索引控制器确定的待刷新的缓存组的索引获取所述索引对应的多路缓存标签，其中缓存标签为该缓存标签所关联的一行缓存的地址的高位；
所述至少一个比较器用于根据所述位掩码的指示将所述索引对应的多路缓存标签与所述物理地址缓存中的物理地址进行比较，根据比较结果输出命中信号，所述命中信号包括命中和未命中；
所述有效缓存阵列中包括多行有效缓存，所述有效缓存阵列用于将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
10.根据权利要求9所述的装置，其特征在于，还包括：写回控制模块，所述写回控制模块包括写回控制器和写回缓存；
所述有效缓存阵列还用于判断所述命中信号在有效缓存阵列中命中的缓存是否为脏缓存；
若所述命中信号在有效缓存阵列中命中的缓存是脏缓存，则所述写回控制模块将所述命中信号在有效缓存阵列中命中的缓存进行写回处理，而后所述有效缓存阵列将所述命中信号在有效缓存阵列中命中的缓存设置为无效；
若所述命中信号在有效缓存阵列中命中的缓存不是脏缓存，则所述有效缓存阵列直接执行所述将所述命中信号在有效缓存阵列中命中的缓存设置为无效。
11.根据权利要求9或10所述的装置，其特征在于，所述装置还包括：基地址寄存器；所述刷新指令还包括基地址寄存器中的基地址寄存器操作数；
所述索引控制器具体用于：
当所述刷新指令为单组刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的索引；或
当所述刷新指令为区域刷新指令时，将所述刷新指令中的基地址寄存器操作数所指示的缓存组的索引确定为所述待刷新的缓存组的起始索引。
12.根据权里要求9或10所述的装置，其特征在于，所述缓存标签阵列具体用于：
遍历缓存标签阵列中的每个缓存标签的标识位，其中每个缓存标签的标识位设置有索引；
查找标识位上的索引与所述待刷新的缓存组的索引相同缓存标签，得到所述待刷新的缓存组的索引对应的多路缓存标签。
13.根据权利要求9或10所述的装置，其特征在于，所述有效缓存阵列具体用于：
根据所述索引确定所述待刷新的缓存组在所述有效缓存阵列中对应的多行缓存；
将所述命中信号在所述多行缓存中命中的缓存设置为无效。
14.根据权利要求9或10所述的装置，其特征在于，所述装置还包括：页表缓存，用于存储页表，所述页表为虚拟地址到物理地址的转换关系；
所述至少一个比较器具体用于：
将所述索引对应的多路缓存标签分别与所述物理地址进行比较，其中所述位掩码用于指示不需要比较的位，所述物理地址是根据所述索引查找页表缓存中的页表后得到的与所述索引对应的物理地址；
若缓存标签与所述物理地址相同，则输出与该缓存标签对应的命中信号，所述命中信号为未命中，若缓存标签与所述物理地址不同，则输出与该缓存标签对应的命中信号，所述命中信号为命中。
15.根据权利要求11所述的装置，其特征在于，当所述刷新指令为区域刷新指令时，所述刷新指令还包括待刷新的缓存组中的刷新起始行的地址和刷新缓存的行数，所述刷新起始行的地址和刷新缓存的行数用于确定所有需要刷新的缓存。
16.根据权利要求15所述的装置，其特征在于，在执行完一个缓存组的刷新后，所述起始索引加1，以便执行所述起始索引加1后所对应的缓存组的刷新流程，直至所有需要刷新的缓存组全部完成刷新为止。
CN201310348127.8A 2013-08-09 2013-08-09 一种缓存刷新方法和装置 Active CN104346295B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310348127.8A CN104346295B (zh) 2013-08-09 2013-08-09 一种缓存刷新方法和装置
PCT/CN2014/083872 WO2015018350A1 (zh) 2013-08-09 2014-08-07 一种缓存刷新方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310348127.8A CN104346295B (zh) 2013-08-09 2013-08-09 一种缓存刷新方法和装置

Publications (2)

Publication Number Publication Date
CN104346295A true CN104346295A (zh) 2015-02-11
CN104346295B CN104346295B (zh) 2017-08-11

Family

ID=52460676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310348127.8A Active CN104346295B (zh) 2013-08-09 2013-08-09 一种缓存刷新方法和装置

Country Status (2)

Country Link
CN (1) CN104346295B (zh)
WO (1) WO2015018350A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107250993A (zh) * 2015-02-23 2017-10-13 英特尔公司 向量缓存行写回处理器、方法、系统和指令
CN107278298A (zh) * 2015-03-03 2017-10-20 Arm 有限公司 缓存器维护指令
CN107665174A (zh) * 2016-07-27 2018-02-06 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储系统
WO2019010703A1 (zh) * 2017-07-14 2019-01-17 华为技术有限公司 读、部分写数据方法以及相关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187608B2 (en) * 2004-09-25 2007-03-06 Samsung Electronics Co., Ltd. System and method for controlling the access and refresh of a memory
CN101853217A (zh) * 2009-03-30 2010-10-06 富士通株式会社 缓存控制装置、信息处理装置和计算机可读记录介质
CN102667737A (zh) * 2009-12-21 2012-09-12 索尼公司 缓冲存储器和缓冲存储器控制单元

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856626B1 (ko) * 2002-12-24 2008-09-03 엘지노텔 주식회사 캐시 플러시 시스템 및 방법
CN101197786B (zh) * 2008-01-02 2011-05-11 杭州华三通信技术有限公司 缓存管理方法和缓存管理系统
US9104581B2 (en) * 2010-06-24 2015-08-11 International Business Machines Corporation eDRAM refresh in a high performance cache architecture
CN102314397B (zh) * 2011-09-23 2014-03-19 浙江大学 缓存数据块的处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187608B2 (en) * 2004-09-25 2007-03-06 Samsung Electronics Co., Ltd. System and method for controlling the access and refresh of a memory
CN101853217A (zh) * 2009-03-30 2010-10-06 富士通株式会社 缓存控制装置、信息处理装置和计算机可读记录介质
CN102667737A (zh) * 2009-12-21 2012-09-12 索尼公司 缓冲存储器和缓冲存储器控制单元

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107250993A (zh) * 2015-02-23 2017-10-13 英特尔公司 向量缓存行写回处理器、方法、系统和指令
CN107278298A (zh) * 2015-03-03 2017-10-20 Arm 有限公司 缓存器维护指令
CN107665174A (zh) * 2016-07-27 2018-02-06 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储系统
CN107665174B (zh) * 2016-07-27 2021-04-27 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储系统
WO2019010703A1 (zh) * 2017-07-14 2019-01-17 华为技术有限公司 读、部分写数据方法以及相关装置
CN110832466A (zh) * 2017-07-14 2020-02-21 华为技术有限公司 读、部分写数据方法以及相关装置
CN110832466B (zh) * 2017-07-14 2023-03-10 华为技术有限公司 读、部分写数据方法以及相关装置

Also Published As

Publication number Publication date
CN104346295B (zh) 2017-08-11
WO2015018350A1 (zh) 2015-02-12

Similar Documents

Publication Publication Date Title
US6427188B1 (en) Method and system for early tag accesses for lower-level caches in parallel with first-level cache
EP2743834B1 (en) Dynamic set-associative cache apparatus for processor and visiting method thereof
TWI454909B (zh) 減少記憶體裝置之功率消耗之記憶體裝置、方法及系統
CN103425600B (zh) 一种固态盘闪存转换层中的地址映射方法
CN102662860B (zh) 用于进程切换的旁路转换缓冲器(tlb)及在其中地址匹配的方法
CN104346294A (zh) 基于多级缓存的数据读/写方法、装置和计算机系统
CN105283855B (zh) 一种寻址方法及装置
US20170060434A1 (en) Transaction-based hybrid memory module
CN104252425A (zh) 一种指令缓存的管理方法和处理器
US20100318763A1 (en) Systems and methods for utilizing an extended translation look-aside buffer having a hybrid memory structure
US8180965B2 (en) System and method for cache access prediction
KR102268601B1 (ko) 데이터 포워딩을 위한 프로세서, 그것의 동작 방법 및 그것을 포함하는 시스템
JP2017516228A (ja) 自己書き換えコードのハードウェアサポートを提供する方法及び装置
CN104252392A (zh) 一种访问数据缓存的方法和处理器
CN104809179A (zh) 访问哈希表的装置和方法
CN101201933B (zh) 绘图处理单元及方法
CN112631961A (zh) 一种内存管理单元、地址转译方法以及处理器
US20070038797A1 (en) Methods and apparatus for invalidating multiple address cache entries
CN104346295A (zh) 一种缓存刷新方法和装置
CN108959125B (zh) 一种支持数据快速获取的存储访问方法和装置
CN115509959A (zh) 处理系统、控制方法、芯片及计算机可读存储介质
CN107533513B (zh) 突发转换后备缓冲器
CN112559433A (zh) 一种多核互联总线、核间通信方法及多核处理器
US20140122807A1 (en) Memory address translations
CN110941565B (zh) 用于芯片存储访问的内存管理方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant