CN104300050B - 发光器件及照明系统 - Google Patents

发光器件及照明系统 Download PDF

Info

Publication number
CN104300050B
CN104300050B CN201410343191.1A CN201410343191A CN104300050B CN 104300050 B CN104300050 B CN 104300050B CN 201410343191 A CN201410343191 A CN 201410343191A CN 104300050 B CN104300050 B CN 104300050B
Authority
CN
China
Prior art keywords
layers
layer
luminescent device
lattice constant
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410343191.1A
Other languages
English (en)
Other versions
CN104300050A (zh
Inventor
文用泰
林贤哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104300050A publication Critical patent/CN104300050A/zh
Application granted granted Critical
Publication of CN104300050B publication Critical patent/CN104300050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开了一种发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。该发光器件包括第一导电型半导体层(112)；在第一导电型半导体层(112)上的包括量子阱(114w)和量子墙(114b)的有源层(114)；在有源层(114)上的未掺杂的最终势垒层(127)；在未掺杂的最终势垒层(127)上的AlxInyGa(1‑x‑y)N基层(0≤x≤1，0≤y≤1)(128)；以及在AlxInyGa(1‑x‑y)N基层(128)上的第二导电型半导体层(116)。

Description

发光器件及照明系统
技术领域
本发明涉及一种发光器件，制造发光器件的方法，发光器件封装件和照明系统。
背景技术
发光器件(LED)包括具有将电能转换为光能的特性的p-n结二极管。p-n结二极管可以通过使元素周期表的第III-V族元素结合而形成。发光器件可通过调节化合物半导体的组成比来表现出各种颜色。
当向LED施加正向电压时，n层的电子与p层的空穴结合，使得可以释放与导带和价带之间的能隙对应的能量。该能量主要实现为热或光，并且LED将能量作为光发出。
例如，氮化物半导体表现出优异的热稳定性和宽的带隙能量，使得氮化物半导体在光学器件和高功率电子器件的领域显著突出。特别地，采用氮化物半导体的蓝光、绿光和UV发光器件已经得到开发和广泛使用。
近来，由于对高效率LED的需求不断增加，所以对光强度的提高已经提出要求。
为了提高光强度，已经进行了各种尝试，例如改进有源层的多量子阱(MQW)、改进电子阻挡层和改进有源层之下的层，但没有获得很大效果。
发明内容
本发明提供了一种能够增加光强度的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
根据实施方案，提供了一种发光器件，该发光器件包括：第一导电型半导体层；在第一导电型半导体层上的包括量子阱和量子墙的有源层；在有源层上的未掺杂的最终势垒层(undoped last barrier layer)；在未掺杂的最终势垒层上的AlxInyGa(1-x-y)N基层(0≤x≤1，0≤y≤1)；以及在AlxInyGa(1-x-y)N基层(0≤x≤1，0≤y≤1)上的第二导电型半导体层，。
最终势垒层包括：在最终量子阱上的第一Inp1Ga1-p1N层(0<p1<1)，该最终量子阱在量子阱中最靠近第二导电型半导体层；在第一Inp1Ga1-p1N层上的Alq1Inq2Ga1-q1-q2N层(0<q1、q2<1)；以及在Alq1Inq2Ga1-q1-q2N层上的第二Inp2Ga1-p2N层(0<p2<1)。
Alq1Inq2Ga1-q1-q2N层的能带隙不同于AlxInyGa(1-x-y)N基层的能带隙。
Alq1Inq2Ga1-q1-q2N层的能带隙等于或大于AlxInyGa(1-x-y)N基层的能带隙。
根据实施方案的照明系统可以包括具有该发光器件的发光单元。
根据实施方案，可以提供包括能够增加光强度的最佳结构的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
此外，根据实施方案，可以提供能够使施加到量子阱的应力最小化并且有效增加量子限制效应(quantum confinement effect)的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
因而，根据实施方案，可以提供能够改进量子限制效应、发光效率和器件可靠性的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
附图说明
图1是示出了根据实施方案的发光器件的截面图。
图2是示出了根据实施方案的发光器件的能带图的实例的图。
图3是示出了根据实施方案的发光器件的带隙能量、平面方向晶格常数与化合物之间的关系的图。
图4是示出了根据实施方案的发光器件的内部量子效率的图。
图5至图8是示出了根据实施方案的制造发光器件的方法的截面图。
图9是示出了根据实施方案的发光器件封装件的截面图。
图10是示出了根据实施方案的光单元的分解图。
具体实施方式
在下文中，将参照附图描述根据实施方案的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
在实施方案的描述中，应当理解，当层(或膜)被称作在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在插入层。此外，应当理解，当层被称作在另一层“下”时，其可以直接在另一层之下，也可以存在一个或更多个插入层。此外，还应当理解，当层被称作在两层“之间”时，其可以是两层之间唯一的层，或者也可以存在一个或更多个插入层。
(实施方案)
根据相关技术(“相关技术”可以包括在本申请的申请日期之时并非在本领域中众所周知的技术)，发光器件包括N型半导体层和P型半导体层，其可以用作基础发光结构，并且包括在有源层与P型半导体层之间的电子阻挡层，使得具有高迁移率的电子被阻挡，从而提高发光效率。
此外，根据相关技术，在最终量子阱与电子阻挡层之间提供最终势垒，使得向最终量子阱提供量子限制效应并且执行保护有源层的功能，由此可以防止电子阻挡层中的Mg掺杂剂渗入到有源层的量子阱中。
同时，根据相关技术，最终势垒包括最终GaN和InGaN势垒，并且存在如下问题。
例如，根据最终GaN势垒，通过在相邻于P型半导体的InGaN量子阱与最终GaN势垒之间的晶格失配所导致的应力，量子阱的内场增加，使得量子阱的发光效率劣化。
与此相反，根据最终InGaN势垒，尽管与最终GaN势垒相比，减小了在相邻于P型半导体的InGaN量子阱与最终InGaN势垒之间的晶格失配，但是最终InGaN势垒的能带隙小于最终GaN势垒的能带隙，使得量子阱中的电子的量子限制效应降低。
因此，根据相关技术的最终势垒，具有优异量子限制效应的结构(最终GaN势垒)的发光效率可能由于晶格失配导致的应力而劣化，具有减小的晶格失配的结构(最终InGaN势垒)的量子限制效应可能减小，使得器件的电流注入效率劣化，导致技术上的矛盾。
为了解决该技术矛盾，需要开发能够在有效地增加量子限制效应的同时使施加到量子阱的应力最小化的发光器件。
图1是示出了根据实施方案的发光器件的截面图。
此外，图2是示出了根据实施方案的发光器件的能带图的实例的图。图3是示出了根据实施方案的发光器件的带隙能量、平面方向晶格常数与化合物之间的关系的图。
参照图2，根据实施方案的发光器件100可以包括第一导电型半导体层112、在第一导电型半导体层112上的包括量子阱114w和量子墙(wall)114b的有源层114、在有源层114上的未掺杂的最终势垒层127、在未掺杂的最终势垒层127上的AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1)基层128以及在AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1)基层128上的第二导电型半导体层116。AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1)基层128可以用作电子阻挡层。
根据实施方案，未掺杂的最终势垒层127可以包括第一Inp1Ga1-p1N(0<p1<1)层127a、在第一Inp1Ga1-p1N层127a上的Alq1Inq2Ga1-q1-q2N(0<q1、q2<1)层127d、以及在Alq1Inq2Ga1-q1-q2N层127d上的第二Inp2Ga1-p2N(0<p2<1)层127c。
根据实施方案，提供具有上述结构的未掺杂的最终势垒层127使得可以改进如下所述的量子限制效应、发光效率和器件可靠性。
参照图3，Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数可以等于或大于量子墙114b的平面方向晶格常数。例如，当量子墙114b为GaN量子墙时，Alq1Inq2Ga1-q1-q2N层的平面方向晶格常数可以等于或大于GaN量子墙114b的平面方向晶格常数。
此外，根据实施方案，Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数可以不同于量子墙114b的平面方向晶格常数。例如，Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数可以超过量子墙114b的平面方向晶格常数，但是实施方案不限于此。
此外，根据实施方案，Alq1Inq2Ga1-q1-q2N层127d中的In的浓度q2被控制在0.16≤q2≤0.2的范围内，并且Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数被控制为等于或大于量子墙114b的平面方向晶格常数。
第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以等于或大于量子墙114b的平面方向晶格常数。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以不同于量子墙114b的平面方向晶格常数。例如，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以超过量子墙114b的平面方向晶格常数，但是实施方案不限于此。
根据实施方案，最终势垒层127的第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c中之一的平面方向晶格常数可以等于或大于有源层的量子墙114b的平面方向晶格常数，使得可以减轻从最终势垒层127向量子墙114b施加的应力。因而，施加到有源层中的量子阱114w的内场减小使得可以增加量子阱中电子和空穴的发光耦合概率，因此提高了发光效率。
因此，根据实施方案的最终势垒层127可以使施加到有源层的应力最小化，此时，根据量子力学可以有效地限制电子。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以大于Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数，使得可以减轻从Alq1Inq2Ga1-q1-q2N层127d向量子阱114w施加的应力。
因而，减小施加到有源层114中的量子阱114w的内场使得可以增加量子阱中电子和空穴的发光耦合概率，因此提高了发光效率。
因此，根据实施方案的未掺杂的最终势垒层127可以使施加到有源层的应力最小化，同时，根据量子力学可以有效地限制电子。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数小于有源层114中的量子阱114w的平面方向晶格常数，使得电子可以有效地限制在具有相对大晶格常数的量子阱中。
此外，根据实施方案，由于Alq1Inq2Ga1-q1-q2N层127d没有掺杂P型掺杂剂，并且Alq1Inq2Ga1-q1-q2N层127d的沿着表面方向的晶格常数小于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的晶格常数，所以可以有效地阻挡p型掺杂剂从第二导电型半导体层116朝向有源层114渗入，使得可以提高器件的长期可靠性。
此外，根据实施方案，因为Alq1Inq2Ga1-q1-q2N层127d没有掺杂P型掺杂剂，并且Alq1Inq2Ga1-q1-q2N层127d的沿着表面方向的晶格常数小于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的晶格常数，所以可以有效地阻挡p型掺杂剂从第二导电型半导体层116朝向有源层114渗入，使得可以提高器件的长期可靠性。
然后，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以不同于AlxInyGa(1-x-y)N基层128的能带隙，使得可以更有效地限制量子阱中的电子。
例如，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以等于或大于AlxInyGa(1-x-y)N基层128的能带隙，使得可以更有效地限制量子阱中的电子。
此外，根据实施方案，由于Alq1Inq2Ga1-q1-q2N层127d包括Al，使得Alq1Inq2Ga1-q1-q2N层127d的能带隙的能级可以相对较高，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以大于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的能带隙。
此外，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以大于有源层114的量子墙114b的能带隙。
由于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的能带隙大于有源层114的量子阱114w的能带隙，所以可以有效地限制量子阱中的电子。
此外，由于未掺杂的最终势垒层127中的Alq1Inq2Ga1-q1-q2N层127d的能带隙大于有源层中的量子墙的能带隙，所以可以有效地限制量子阱中的电子。
根据实施方案，Alq1Inq2Ga1-q1-q2N层127d的厚度小于第一Inp1Ga1-p1N层127a的厚度或第二Inp2Ga1-p2N层127c的厚度。因而，使Alq1Inq2Ga1-q1-q2N层127d所占据的区域最小化，使得可以减轻施加到量子阱114w的应力。因而，施加到有源层114中的量子阱114w的内场减小，使得可以增加量子阱中电子和空穴的发光耦合概率，因此提高了发光效率。
此外，Alq1Inq2Ga1-q1-q2N层127d的厚度在1nm至5nm的范围内。由于当Alq1Inq2Ga1-q1-q2N层127d的厚度小于1nm时，量子力学的电子限制效应劣化，所以Alq1Inq2Ga1-q1-q2N层127d的厚度可以为1nm或更大。由于当Alq1Inq2Ga1-q1-q2N层127d的厚度超过5nm时，从第二导电型半导体层116到有源层114的载流子(空穴)注入效率可能劣化，所以Alq1Inq2Ga1-q1-q2N层127d的厚度可以为5nm或更小。
图4是示出了根据实施方案E的发光器件的内部量子效率(IQR)和比较例R的IQR的图。
比较例R是采用7mm的GaN最终势垒的实施例。实施方案E是其中未掺杂的最终势垒层127包括第一Inp1Ga1-p1N层127a、Alq1Inq2Ga1-q1-q2N层和第二Inp2Ga1-p2N层127c的试验实施例。
在比较例R的情况下，当电流为300A/m时，内部量子效率为约21％，但是在实施方案E的情况下，内部量子效率为约87％。因而，本实施方案获得了创新的效果。
根据实施方案，可以提供包括能够增加光强度的最佳结构的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
此外，根据实施方案，可以提供能够使施加到量子阱的应力最小化并且有效增加量子限制效应的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
因而，根据实施方案，可以提供能够改进量子限制效应、发光效率和器件可靠性的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
下文中，参照图5至图8描述根据实施方案的制造发光器件的方法。
如图5所示，根据实施方案的制造发光器件的方法，可以在衬底5上形成第一导电型半导体层112、有源层114和第二导电型半导体层116。可以将第一导电型半导体层112、有源层114和第二导电型半导体层116定义为发光结构110。
例如，衬底5可以由Al2O3、SiC、Si、GaAs、GaN、ZnO、GaP、InP和Ge中的至少一种形成，但是实施方案不限于此。还可以在第一导电型半导体层112与衬底5之间设置缓冲层(14)。
例如，第一导电型半导体层112可以制备成掺杂有作为第一导电掺杂剂的n型掺杂剂的n型半导体，第二导电型半导体层116可以制备成掺杂有作为第二导电掺杂剂的p型掺杂剂的p型半导体层。相反，第一导电型半导体层112可以制备成p型半导体层，第二导电型半导体层116可以制备成n型半导体层。
例如，第一导电型半导体层112可以包括n型半导体层。第一导电型半导体层112可以通过利用具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料制备。例如，第一导电型半导体层112可以包括选自InAlGaN、GaN、AlGaN、AlInN、InGaN、AlN和InN中的至少一种，并且可以掺杂有n型掺杂剂，例如Si、Ge、Sn、Se或Te。
有源层114通过经由第一导电型半导体层112注入的电子(或空穴)和经由第二导电型半导体层注入的空穴(或电子)的复合而发射基于根据构成有源层114的材料的能带的带隙差的光。有源层114可以具有单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的至少一种，但是实施方案不限于此。
有源层114可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。如果有源层114具有MQW结构，则有源层114可以具有多个量子阱114w和多个量子墙114b的堆叠结构。
接下来，根据实施方案，可以在有源层114上设置未掺杂的最终势垒层127，可以在未掺杂的最终势垒层127上设置AlxInyGa(1-x-y)N基层(0≤x≤1，0≤y≤1)128，并且可以在AlxInyGa(1-x-y)N基层128上设置第二导电型半导体层116。
AlxInyGa(1-x-y)N基层128可以执行电子阻挡和MQW覆盖的功能，使得可以提高发光效率。
AlxInyGa(1-x-y)N基层128的能带隙可以大于有源层114的能带隙。AlxInyGa(1-x-y)N基层128可以形成为超晶格结构，但是实施方案不限于此。
此外，AlxInyGa(1-x-y)N基层128可以通过离子注入方案掺杂P型杂质，使得AlxInyGa(1-x-y)N基层128可以有效地阻挡溢出电子并且可以提高空穴注入效率。
如图6所示，根据实施方案的最终势垒层127可以包括第一Inp1Ga1-p1N(0<p1<1)层127a、在第一Inp1Ga1-p1N层127a上的Alq1Inq2Ga1-q1-q2N(0<q1、q2<1)层127d、以及在Alq1Inq2Ga1-q1-q2N层127d上的第二Inp2Ga1-p2N(0<p2<1)层127c。
Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数可以等于或大于量子墙114b的平面方向晶格常数。
此外，根据实施方案，Alq1Inq2Ga1-q1-q2N层127d中的In的浓度q2被控制在0.16≤q2≤0.2的范围内，并且Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数被控制为等于或大于量子墙114b的平面方向晶格常数。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以等于或大于量子墙114b的平面方向晶格常数。
根据实施方案，最终势垒层127的第一Inp1Ga1-p1N层127a、Alq1Inq2Ga1-q1-q2N层127d和第二Inp2Ga1-p2N层127c中之一的平面方向晶格常数可以等于或大于有源层中的量子墙114b的平面方向晶格常数，使得最终势垒层127可以使施加到有源层的应力最小化，同时，可以根据量子力学有效限制电子。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数可以大于Alq1Inq2Ga1-q1-q2N层127d的平面方向晶格常数，使得可以减轻从Alq1Inq2Ga1-q1-q2N层127d向量子阱114w施加的应力。
此外，第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的平面方向晶格常数小于有源层114的量子阱114w的平面方向晶格常数，使得电子可以有效地限制在具有相对较大晶格常数的量子阱中。
此外，根据实施方案，由于Alq1Inq2Ga1-q1-q2N层127d没有掺杂P型掺杂剂，并且Alq1Inq2Ga1-q1-q2N层127d的沿着表面方向的晶格常数小于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的晶格常数，所以可以有效地阻挡p型掺杂剂从第二导电型半导体层116朝向有源层114的渗入，使得可以提高器件的长期可靠性。
此外，根据实施方案，因为Alq1Inq2Ga1-q1-q2N层127d没有掺杂P型掺杂剂，并且Alq1Inq2Ga1-q1-q2N层127d的沿着表面方向的晶格常数小于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的晶格常数，所以可以有效地阻挡p型掺杂剂从第二导电型半导体层116朝向有源层114的渗入，使得可以提高器件的长期可靠性。
然后，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以等于或大于AlxInyGa(1-x-y)N基层128的能带隙，使得可以更有效地限制量子阱中的电子。
此外，根据实施方案，由于Alq1Inq2Ga1-q1-q2N层127d包括Al，使得Alq1Inq2Ga1-q1-q2N层127d的能带隙的能级可以相对高，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以大于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的能带隙。
此外，Alq1Inq2Ga1-q1-q2N层127d的能带隙可以大于有源层114的量子墙114b的能带隙。
由于第一Inp1Ga1-p1N层127a和第二Inp2Ga1-p2N层127c的能带隙大于有源层114的量子阱114w的能带隙，所以可以有效地限制量子阱中的电子。
此外，由于未掺杂的最终势垒层127中的Alq1Inq2Ga1-q1-q2N层127d的能带隙大于有源层中的量子墙的能带隙，所以可以有效地限制量子阱中的电子。
根据实施方案，Alq1Inq2Ga1-q1-q2N层127d的厚度小于第一Inp1Ga1-p1N层127a或第二Inp2Ga1-p2N层127c的厚度。
此外，Alq1Inq2Ga1-q1-q2N层127d的厚度在1nm至5nm的范围内。
接下来，第二导电型半导体层116可以包括p型半导体层。第二导电型半导体层116可以包括选自InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN和InN中的至少一种，并且可以掺杂有p型掺杂剂，例如，Mg、Zn、Ca、Sr或Ba。
另一方面，第一导电型半导体层112可以包括p型半导体层，并且第二导电型半导体层116可以包括n型半导体层。此外，还可以在第二导电型半导体层116上设置包括n型半导体层或p型半导体层的半导体层。因此，发光结构可以具有n-p结、p-n结、n-p-n结和p-n-p结结构中的至少一种。此外，第一导电型半导体层112和第二导电型半导体层116中的杂质的掺杂浓度可以是均匀的或非均匀的。换句话说，可以形成各种发光结构110，但是实施方案不限于此。
接下来，如图7所示，可以对发光结构110进行蚀刻，使得可以露出第一导电型半导体层112的区域。在这种情况下，该蚀刻可以包括湿蚀刻或干蚀刻。
之后，可以在发光结构110上设置沟道层30、欧姆层15和反射层17。
沟道层30可以以单层或多层结构形成。例如，沟道层30可以由选自SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN中的至少一种形成。
可以在反射层17与第二导电型半导体层116之间设置欧姆层15。欧姆层15可以设置为与第二导电型半导体层116接触。
欧姆层15可以形成为与发光结构110接触。反射层17可以电连接到第二导电型半导体层116。欧姆层15可以包括与发光结构110欧姆接触的区域。
例如，欧姆层15可以由透明导电氧化物层形成。欧姆层15可以以单层或多层结构形成。例如，欧姆层15可以由选自以下材料中的至少一种形成：ITO(铟锡氧化物)、IZO(铟锌氧化物)、AZO(铝锌氧化物)、AGZO(铝镓锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IZON(IZO氮化物)、ZnO、IrOx、RuOx、NiO、Pt、Ag和Ti。
反射层17可以由具有高反射率的材料形成。例如，反射层17可以包括金属，所述金属包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au、Hf及其合金中的至少之一。此外，反射层17可以通过利用金属或合金和透明导电材料以单层或多层结构形成，所述透明导电材料例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)或锑锡氧化物(ATO)。例如，根据实施方案，反射层17可以包括Ag、Al、Ag-Pd-Cu合金和Ag-Cu合金中的至少一种。
例如，反射层17可以具有其中Ag层和Ni层交替设置的结构，并且可以包括Ni/Ag/Ni或Ti层和Pt层。
可以在反射层17上设置金属层50、接合层60、支承构件和临时衬底90。
金属层50可以包括Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种。金属层可以用作扩散阻挡层。
根据实施方案，电连接到第二导电型半导体层116的第一电极层可以包括反射层、欧姆层和金属层中的至少之一。根据实施方案，第一电极层可以包括反射层、欧姆层和金属层的全部、或者这些层中的一个或两个。
金属层50可以防止包含在接合层60中的材料在设置接合层60的过程中朝反射层17扩散。例如，金属层50可以防止包含在接合层60中的材料例如锡(Sn)对反射层17施加影响。
接合层60包括阻挡金属或接合金属。例如，接合层60可以包括选自Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种。支承构件70可以支承根据实施方案的发光器件，并且可以执行散热功能。接合层60可以以籽晶层的形式实施。
例如，支承构件70可以包括注入有Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Cu-W或杂质的半导体衬底(例如，Si、Ge、GaN、GaAs、ZnO、SiC或SiGe衬底)中的至少一种。此外，支承构件70可以由绝缘材料形成。
临时衬底90可以设置在支承构件70上。临时衬底90可以由金属材料、半导体材料或绝缘材料形成。
接下来，如图8所示，从发光结构110去除衬底5。作为一个实施例，衬底5可以通过激光剥离(LLO)工艺去除。LLO工艺是通过向衬底5的底表面辐射激光来使衬底5从发光结构110剥离的工艺。
然后，可以执行隔离蚀刻工艺、焊盘电极81形成工艺、划线工艺、反射部分40形成工艺和临时衬底90去除工艺。上述工艺是为了说明的目的存在，并且可对工艺顺序进行多种修改。
根据实施方案，可以通过隔离蚀刻工艺蚀刻发光结构110的侧表面以露出沟道层30的一部分。可以通过干蚀刻工艺例如电感耦合等离子体(ICP)来执行隔离蚀刻工艺，但是实施方案不限于此。
可以在发光结构110的顶表面上形成粗糙结构(未示出)。可以在发光结构110上提供凹凸图案。例如，可以通过PEC(光电化学)蚀刻工艺形成设置在发光结构110上的光提取图案。因而，根据实施方案，由于可以在发光结构110上提供光提取图案，所以可以增加外部光提取效率。
接下来，可以在将电极层14设置在发光结构110上之后在电极层14上设置焊盘电极81。
焊盘电极81可以电连接到第一导电型半导体层112。焊盘电极81的一部分可以与第一导电型半导体层112接触。
焊盘电极81可以为一层或多层。例如，焊盘电极81可以包括欧姆层、中间层和上层。欧姆层可以包括选自Cr、V、W、Ti和Zn的材料，并且可以产生欧姆接触。中间层可以通过利用选自Ni、Cu和Al的材料来实施。例如，上层可以包括Au。焊盘电极81可以包括选自Cr、V、W、Ti、Zn、Ni、Cu、Al和Au中的至少一种。
然后，可以执行划线工艺使得可以露出支承构件70的侧表面和沟道层30。然后，可以在沟道层30和支承构件70的侧表面上设置反射部分40。之后，通过去除临时衬底90，可以形成单个发光器件。
根据实施方案，可以在沟道层30上设置反射部分40。反射部分40可以设置在沟道层30上以与沟道层30接触。反射部分40可以与沟道层30接触。反射部分40可以设置在支承构件70的侧表面上。反射部分40可以与支承构件70的侧表面接触。根据实施方案，反射部分40可以包括设置在沟道层30上的第一区域和设置在支承构件70的侧表面上的第二区域，其中第一区域和第二区域彼此连接。
此外，可以在金属层50的侧表面上设置反射部分40。可以在接合层60的侧表面上设置反射部分40。反射部分40可以与接合层60的侧表面接触。反射部分40可以与发光结构110隔开。
可以通过利用具有良好反射率的材料实施反射部分40。例如，反射部分40可以包括选自Ag、Al和Pt中的至少一种。
反射部分可以防止从发光结构110发射并且入射到沟道层30、金属层50、接合层60和支承构件70上的光被吸收到沟道层30、金属层50、接合层60和支承构件70中。即，反射部分40对入射到其上的光进行反射，使得可以防止光被吸收到沟道层30、金属层50、接合层60和支承构件70中从而变暗。
由于设置有反射部分40，所以即使在沟道层30、金属层50、接合层60和支承构件70的侧表面中的一个上形成粗糙结构，根据实施方案的发光器件的侧表面也可以变得完全光滑。即，因为，反射部分40的表面被光滑形成，所以即使在金属层50、接合层60和支承构件的侧表面之一上形成粗糙结构或毛刺，根据实施方案的发光器件的侧表面也可以形成为完全光滑。
根据实施方案，可以提供包括能够增加光强度的最佳结构的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
此外，根据实施方案，可以提供能够使施加到量子阱的应力最小化并且有效增加量子限制效应的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
从而，根据实施方案，可以提供能够改进量子限制效应、发光效率和器件可靠性的发光器件，制造该发光器件的方法，发光器件封装件以及照明系统。
图9是示出了应用根据实施方案的发光器件的发光器件封装件的截面图。
参照图9，根据实施方案的发光器件封装件可以包括本体120、设置在本体120中的第一引线电极131和第二引线电极132，设置在本体120中的并且电连接到第一引线电极131和第二引线电极132的发光器件100以及包围发光器件100的模制构件140。
本体120可以包括硅、合成树脂或金属材料，可以在发光器件100的附近设置倾斜表面。
第一引线电极131和第二引线电极132彼此电绝缘以将功率供应到发光器件100。第一引线电极131和第二引线电极132可以通过反射从发光器件100发射的光来提高光效率。此外，第一引线电极131和第二引线电极132使从发光器件100生成的热耗散到外部。
可以将发光器件100设置在本体120或者第一引线电极131或第二引线电极132上。
可以通过引线方案、倒装芯片方案和芯片接合方案中的一种方案将发光器件100电连接到第一引线电极131和第二引线电极132。
模制构件140可以包围发光器件100以保护发光器件100。此外，模制构件140可以包括磷光体以改变从发光器件100发射的光的波长。
可以将根据实施方案的多个发光器件或发光器件封装件排列在衬底上，并且可以将包括透镜、导光板、棱镜片或扩散片的光学构件设置在从发光器件封装件发射的光的光路上。发光器件封装件、衬底和光学构件可以用作光单元。光单元以顶视型或侧视型形成并且不同地设置在便携终端和膝上型计算机的显示装置或者照明设备和指示设备中。
另外，根据另一实施方案的照明设备可以包括根据实施方案的发光器件或发光器件封装件。例如，照明设备可以包括灯、信号灯、电子显示板和车辆的前灯。另外，照明设备可以应用到车辆的尾灯以及车辆的前灯。
可以将根据实施方案的发光器件应用到光单元。光单元具有排列有多个发光器件的结构。光单元可以包括显示装置和照明设备。
图10是示出了根据实施方案的照明设备的分解透视图。
参照图10，根据实施方案的照明设备可以包含盖2100、光源模块2200、散热器2400、电源部分2600、内壳2700和插座2800。根据实施方案的照明设备还可以包括构件2300和保持器2500中至少之一。光源模块2200可以包括根据实施方案的发光器件封装件。
例如，盖2100可以具有灯泡状或半球形形状。盖2100可以具有部分打开的中空结构。盖2100可以与光源模块2200光学耦合。例如，盖2100可以对从光源2200提供的光进行漫射、散射或激发。盖2100可以为一种光学构件。盖2100可以与散热器2400耦接。盖2100可以包括与散热器2400耦接的耦接部分。
盖2100可以包括涂覆有乳白色颜料的内表面。乳白色颜料可以包括漫射材料以使光漫射。盖2100的内表面的表面粗糙度可以大于盖2100的外表面的粗糙度。设置表面粗糙度以用于使来自光源模块2200的光充分散射和漫射以使光放射到外部的目的。
盖2100可以包括玻璃、塑料、聚丙烯(PP)、聚乙烯(PE)或聚碳酸酯(PC)。在以上材料中，聚碳酸酯(PC)具有优异的耐光性、耐热性和强度。盖2100可以为透明的，使得使用者可以从外界观察光源模块2200，或者可以为不透明的。盖2100可以通过吹塑方案来设置。
光源模块2200可以设置在散热器2400的一个表面处。因此，来自光源模块2200的热被传递到散热器2400。光源模块2200可以包括光源2210、连接板2230和连接器2250。
构件2300设置在散热器2400的顶表面上，并且包括使多个光源2210和连接器2250插入的引导槽2310。引导槽2310对应于光源2210和连接器2250的衬底。
构件2300的表面可以涂覆有光反射材料。例如，构件2300的表面可以涂覆有白色颜料。构件2300将由盖2100的内表面反射并且返回到光源模块2200的方向的光再次向盖2100的方向反射。因此，可以提高根据实施方案的照明设备的光效率。
例如，构件2300可以包括绝缘材料。光源模块2200的连接板2230可以包括导电材料。因此，散热器2400可以电连接到连接板2230。构件2300可以通过绝缘材料形成，由此防止连接板2230与散热器2400电短路。散热器2400接收来自光源模块2200和电源部分2600的热并且将热耗散。
保持器2500覆盖内壳2700的绝缘部分2710的容纳槽2719。因此，将容纳在内壳2700的绝缘部分2710中的电源部分2600密封。保持器2500包括引导突起2510。引导突起2510具有孔并且电源部分2600的突起穿过该孔延伸。
电源部分2600对从外界接收的电信号进行处理或转换并且将经处理或经转换的电信号提供到光源模块2200。电源部分2600容纳在内壳2700的容纳槽2719中，并且通过保持器2500而密封在内壳2700的内部。电源部分2600可以包括突起2610、引导部分2630、基底2650和延伸部分2670。
引导部分2630具有从基底2650的一侧向外侧突出的形状。可以将引导部分2630插入到保持器2500中。在基底2650的一个表面上可以设置多个部件。例如，这些部件可以包括：将从外部电源提供的AC电力转换为DC电力的DC转换器；控制光源模块2200的驱动的驱动芯片；和保护光源模块2200的静电放电(ESD)保护装置，但实施方案不限于此。
延伸部分2670具有从基底2650的相反侧向外突出的形状。延伸部分2670插入到内壳2700的连接部分2750的内部，并且接收来自外界的电信号。例如，延伸部分2670的宽度可以小于或等于内壳2700的连接部分2750的宽度。将“+电线”和“-电线”的第一端子电连接到延伸部分2670并且可以将“+电线”和“-电线”的第二端子电连接到插座2800。
内壳2700可以包括在其中的模制部分和电源部分2600。模制部分通过使模制液体凝固来制备，并且可以通过模制部分将电源部分2600固定在内壳2700的内部。
在本说明书中对“一个实施方案”、“实施方案”、“示例性实施方案”等的任何引用都是指结合实施方案所描述的具体的特征、结构或特性被包括在本发明中的至少一个实施方案中。在说明书中的各个位置中的这些用于的出现未必都指代相同的实施方案。此外，当结合任意实施方案描述具体的特征、结构或特性时，认为结合实施方案中的其他实施方案实现这样的特征、结构或特性在本领域技术人员的能力范围之内。
尽管已经参照大量说明性实施方案对实施方案进行了描述，应该理解的是，本领域技术人员可以做出落在本公开内容的原则的精神和范围之内的大量其他修改和实施方案。更具体地，可以在公开内容、附图和所附的权利要求的范围之内对主题组合布置的部件部分和/或布置方面进行各种变型和修改。除部件部分和/或布置方面的变型和修改之外，替代性用途对本领域技术人员也是明显的。

Claims (20)

1.一种发光器件，包括：
第一导电型半导体层；
在所述第一导电型半导体层上的有源层，所述有源层包括交替堆叠的多个量子阱和多个量子墙；
在所述有源层上的未掺杂的最终势垒层；
在所述未掺杂的最终势垒层上的基于AlxInyGa(1-x-y)N的层，其中0≤x≤1，0≤y≤1；以及
在所述基于AlxInyGa(1-x-y)N的层上的第二导电型半导体层，
其中所述未掺杂的最终势垒层包括：
在最终量子阱上的第一Inp1Ga1-p1N层，所述最终量子阱在所述量子阱中最靠近所述第二导电型半导体层，其中0<p1<1；
在所述第一Inp1Ga1-p1N层上的Alq1Inq2Ga1-q1-q2N层，其中0<q1、q2<1；以及
在所述Alq1Inq2Ga1-q1-q2N层上的第二Inp2Ga1-p2N层，其中0<p2<1，
其中所述Alq1Inq2Ga1-q1-q2N层直接插入所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层之间，以及
其中所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的沿着表面方向的晶格常数大于所述Alq1Inq2Ga1-q1-q2N层的沿着表面方向的晶格常数。
2.根据权利要求1所述的发光器件，其中所述未掺杂的最终势垒层设置在所述基于AlxInyGa(1-x-y)N的层和所述量子阱中最靠近所述第二导电型半导体层的最终量子阱之间，以及
所述第一Inp1Ga1-p1N层设置在所述最终量子阱上。
3.根据权利要求1所述的发光器件，其中所述第一Inp1Ga1-p1N层的能带隙小于所述AlxInyGa(1-x-y)N的能带隙。
4.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的能带隙大于所述基于AlxInyGa(1-x-y)N的层的能带隙，以及
所述基于AlxInyGa(1-x-y)N的层是电子阻挡层。
5.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的厚度小于所述第一Inp1Ga1-p1N层的厚度，以及
其中所述Alq1Inq2Ga1-q1-q2N层的厚度小于所述第二Inp2Ga1-p2N层的厚度。
6.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的能带隙不同于所述基于AlxInyGa(1-x-y)N的层的能带隙。
7.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的能带隙等于或大于所述基于AlxInyGa(1-x-y)N的层的能带隙。
8.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的沿着表面方向的晶格常数不同于所述量子墙的沿着表面方向的晶格常数。
9.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的沿着表面方向的晶格常数等于或大于所述量子墙的沿着表面方向的晶格常数。
10.根据权利要求1所述的发光器件，其中所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的沿着表面方向的晶格常数不同于所述量子墙的沿着表面方向的晶格常数。
11.根据权利要求1所述的发光器件，其中所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的沿着表面方向的晶格常数等于或大于所述量子墙的沿着表面方向的晶格常数。
12.根据权利要求1所述的发光器件，其中所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的沿着表面方向的晶格常数小于所述有源层的所述量子阱的沿着表面方向的晶格常数。
13.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的能带隙大于所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的能带隙。
14.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的能带隙大于所述有源层的所述量子墙的能带隙。
15.根据权利要求1所述的发光器件，其中所述第一Inp1Ga1-p1N层和所述第二Inp2Ga1-p2N层的能带隙大于所述有源层的所述量子阱的能带隙。
16.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的厚度小于所述第一Inp1Ga1-p1N层的厚度。
17.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的厚度小于所述第二Inp2Ga1-p2N层的厚度。
18.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层的厚度在1nm至5nm的范围内。
19.根据权利要求1所述的发光器件，其中所述Alq1Inq2Ga1-q1-q2N层中的铟的浓度在0.16至0.2的范围内。
20.一种包括发光单元的照明系统，所述发光单元包括权利要求1至19中任一项所要求保护的发光器件。
CN201410343191.1A 2013-07-18 2014-07-18 发光器件及照明系统 Active CN104300050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0084735 2013-07-18
KR1020130084735A KR102019858B1 (ko) 2013-07-18 2013-07-18 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
CN104300050A CN104300050A (zh) 2015-01-21
CN104300050B true CN104300050B (zh) 2018-11-13

Family

ID=51205286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410343191.1A Active CN104300050B (zh) 2013-07-18 2014-07-18 发光器件及照明系统

Country Status (4)

Country Link
US (1) US9559257B2 (zh)
EP (1) EP2827389B1 (zh)
KR (1) KR102019858B1 (zh)
CN (1) CN104300050B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160335350A1 (en) * 2015-05-13 2016-11-17 Vinay BAWRI Computer implemented method for ranking, searching and managing contacts in electronic device
CN104835885A (zh) * 2015-05-13 2015-08-12 湘能华磊光电股份有限公司 Led外延层结构及其制备方法和具有该结构的led器件
KR102346649B1 (ko) * 2015-06-23 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 발광 소자 패키지
WO2017039045A1 (ko) * 2015-09-01 2017-03-09 주식회사 페타룩스 반도체 발광 디바이스
CN110098293B (zh) * 2019-04-26 2021-03-19 中国电子科技集团公司第三十八研究所 具有异质外延nip结型多量子阱发光层终端的led结构

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
JP2001339121A (ja) * 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP4291960B2 (ja) * 2001-03-09 2009-07-08 日亜化学工業株式会社 窒化物半導体素子
KR100906760B1 (ko) 2001-03-28 2009-07-09 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
CN1505843B (zh) * 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
WO2003041234A1 (fr) * 2001-11-05 2003-05-15 Nichia Corporation Element semi-conducteur
JP2003289176A (ja) * 2002-01-24 2003-10-10 Sony Corp 半導体発光素子およびその製造方法
JP4119158B2 (ja) * 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子
US7829912B2 (en) * 2006-07-31 2010-11-09 Finisar Corporation Efficient carrier injection in a semiconductor device
US7745814B2 (en) * 2004-12-09 2010-06-29 3M Innovative Properties Company Polychromatic LED's and related semiconductor devices
KR100653652B1 (ko) * 2004-12-16 2006-12-05 한국전자통신연구원 광 반도체 소자
KR100753518B1 (ko) * 2006-05-23 2007-08-31 엘지전자 주식회사 질화물계 발광 소자
EP1883121B1 (en) * 2006-07-26 2019-03-06 LG Electronics Inc. Nitride-based semiconductor light emitting device
WO2008073469A1 (en) * 2006-12-11 2008-06-19 Lumenz, Llc Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
KR100862497B1 (ko) * 2006-12-26 2008-10-08 삼성전기주식회사 질화물 반도체 소자
KR101330898B1 (ko) * 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
KR20080105818A (ko) * 2007-06-01 2008-12-04 엘지전자 주식회사 반도체 레이저 소자
US7649195B2 (en) * 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009152552A (ja) * 2007-12-18 2009-07-09 Seoul Opto Devices Co Ltd 多重量子井戸構造の活性領域を有する発光ダイオード
US8470693B2 (en) * 2008-03-31 2013-06-25 Hiroshima University Method for manufacturing quantum dot
JP4572963B2 (ja) * 2008-07-09 2010-11-04 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子、及びエピタキシャルウエハ
TWI566431B (zh) * 2008-07-24 2017-01-11 榮創能源科技股份有限公司 組合式電子阻擋層發光元件
TW201007981A (en) * 2008-08-11 2010-02-16 Advanced Optoelectronic Tech Light emitting device and reduced polarization interlayer thereof
TWI389344B (zh) * 2008-08-25 2013-03-11 Epistar Corp 光電元件
DE102009015569B9 (de) 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2011035138A (ja) * 2009-07-31 2011-02-17 Hamamatsu Photonics Kk 半導体発光素子
EP2507820B1 (en) * 2009-12-04 2016-06-01 Sensor Electronic Technology, Inc. Semiconductor material doping
US9178108B2 (en) * 2010-05-24 2015-11-03 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101071755B1 (ko) * 2010-07-16 2011-10-11 엘지이노텍 주식회사 발광 소자
US8426844B2 (en) * 2010-08-04 2013-04-23 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and display device therewith
KR20120129029A (ko) * 2011-05-18 2012-11-28 엘지이노텍 주식회사 발광 소자
KR101805192B1 (ko) * 2011-06-17 2017-12-06 엘지이노텍 주식회사 발광소자
KR20130006846A (ko) * 2011-06-24 2013-01-18 엘지이노텍 주식회사 발광소자
US8648384B2 (en) * 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
US9070613B2 (en) 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
KR102042181B1 (ko) * 2012-10-22 2019-11-07 엘지이노텍 주식회사 발광소자
US9847444B2 (en) * 2012-11-06 2017-12-19 Canon Kabushiki Kaisha Photonic device and optical coherence tomography apparatus including the photonic device as light source
KR102053388B1 (ko) * 2013-06-11 2019-12-06 엘지이노텍 주식회사 발광소자
KR20140146887A (ko) * 2013-06-18 2014-12-29 엘지이노텍 주식회사 발광소자
JP2015043413A (ja) * 2013-07-22 2015-03-05 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子
KR20150039475A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
EP2827389B1 (en) 2017-12-13
EP2827389A1 (en) 2015-01-21
US20150021545A1 (en) 2015-01-22
CN104300050A (zh) 2015-01-21
KR20150010146A (ko) 2015-01-28
KR102019858B1 (ko) 2019-09-09
US9559257B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP6706900B2 (ja) 発光素子及び照明システム
JP6714328B2 (ja) 発光素子及び照明システム
CN104241469B (zh) 发光器件及照明系统
US20110057223A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR102175345B1 (ko) 발광소자 및 조명시스템
CN104103719A (zh) 发光器件及发光器件封装件
CN104300050B (zh) 发光器件及照明系统
CN102074632B (zh) 发光器件，发光器件封装以及照明系统
KR20160013553A (ko) 발광소자 및 조명시스템
US9276169B2 (en) Light emitting device, light emitting device package, and lighting system including the same
KR102163956B1 (ko) 발광소자 및 조명시스템
KR20120138275A (ko) 발광소자
US10546974B2 (en) Light-emitting device
US9444016B2 (en) Light emitting device
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102153125B1 (ko) 발광소자 및 조명시스템
KR101701507B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템
KR101842177B1 (ko) 발광소자
KR102109131B1 (ko) 발광소자 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템
KR101871498B1 (ko) 발광소자
KR102085924B1 (ko) 발광소자 및 조명시스템
KR20150010147A (ko) 발광소자 및 조명시스템
KR20130079867A (ko) 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210818

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right