CN104285376B - 光学钟控的数字模拟转换器和具有该转换器的dds单元 - Google Patents

光学钟控的数字模拟转换器和具有该转换器的dds单元 Download PDF

Info

Publication number
CN104285376B
CN104285376B CN201380022849.2A CN201380022849A CN104285376B CN 104285376 B CN104285376 B CN 104285376B CN 201380022849 A CN201380022849 A CN 201380022849A CN 104285376 B CN104285376 B CN 104285376B
Authority
CN
China
Prior art keywords
clock
digital
unit
photodiode
optics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380022849.2A
Other languages
English (en)
Other versions
CN104285376A (zh
Inventor
格哈德·卡门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of CN104285376A publication Critical patent/CN104285376A/zh
Application granted granted Critical
Publication of CN104285376B publication Critical patent/CN104285376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F7/00—Optical analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/72—Sequential conversion in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Optical Communication System (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种数字模拟转换器(30)，包括连接第一母线(321)的第一归零级(311)，其中所述第一母线(321)连接多个差动级(351、352、35n)中的每一个的一个第一输出端。所述第一归零级(311)具有至少一个时钟输入端，所述至少一个时钟输入端直接地或间接地连接第一光电二极管，其中，所述第一光电二极管由脉冲光源(5)供给信号。

Description

光学钟控的数字模拟转换器和具有该转换器的DDS单元
技术领域
本发明涉及一种提供非常高的动态范围的数字/模拟转换器，以及一种具有这种数字/模拟转换器的直接数字合成(DDS)单元。
背景技术
在通信系统中，产生具有高的动态范围的宽带信号是必要的。为此目的，高速的数字/模拟转换器通常配备有归零单元(英语：归零(RTZ))，其最小化稳定过程对输出信号的影响。为了形成提供良好的信号-噪音失真比(英语：信号-噪音失真比(SNDR))的数字/模拟转换器，在这些归零单元中的轻微的相位噪声是必需的。对于在该情况下的最佳运行，目的应当是可能的最低残余抖动，例如几飞秒数量级的残余抖动，其仅仅能利用极高质量的窄带振荡器来实现且与高费用相关。
从US2011/0043399 A1中已知提供包含两个不同单元的归零单元的数字/模拟转换器。
US 2011/0043399 A1的缺点在于数字/模拟转换器使用复杂的时钟分配，其包括时间偏移校正(英语：偏移校正)。大量的中间放大器和移相器用于这些时钟分配系统中以分配时钟脉冲且实现所需的驱动器性能。在该情况下，必须进行补偿在技术上确定的延迟时间上的波动。这些组件中的各个组件增加额外的抖动，其对时间系统、即数字/模拟转换器的精确性造成损害，尤其在高的采样速率下。
发明内容
因此，本发明的目的在于创建提供极低的相位噪声的数字/模拟转换器以及相应的用于直接数字合成的单元，使得即使在高速率应用下也能够实现高的动态范围。
根据本发明的数字/模拟转换器提供与第一母线连接的第一归零单元，其中，在各个情况下第一母线与多个差动单元的第一输出端连接。另外，第一归零单元提供与第一光电二极管连接的至少一个时钟输入端，其中，脉冲光源对第一光电二极管供给信号。
特别有利的是，在高速数字/模拟转换器中的最终单元，所谓的归零单元，接收由光电二极管产生的时钟信号，该光电二极管将脉冲光信号转换成电时钟信号，这是因为与纯粹通过电子实现的最佳解决方案相比较，能够产生提供降低了1至2个数量级的抖动的脉冲光信号。由于最终单元即归零单元，接收来自脉冲光源的时钟信号，故可有效地抑制在所供应的数据信号中出现的任何抖动。因此，所供给的数据信号与高精度光学时钟同步。
如果与第二母线连接的第二归零单元存在，其中，在各个情况下第二母线与多个差动单元的第二输出端连接，并且其中，第二归零单元提供与第一光电二极管连接的至少一个时钟输入端，则利用根据本发明的数字/模拟转换器实现另一优势。在该情况下，尤其有利的是，根据本发明的数字/模拟转换器允许差分操作，且鉴于两个归零单元接收相同的时钟信号，故它们彼此同步。
如果多个差动单元中的每一个提供至少一个数据输入端，其中，各个数据输入端与一个光学钟控的触发器的数据输出端连接；和/或如果光学钟控的触发器中的每一个提供与数字逻辑模块联接的数据输入端，则利用根据本发明的数字/模拟转换器实现了另一优势。使用光学钟控的触发器意味着有效地抑制供给到差动单元的数据信号中的相位噪声，即抖动，而相位噪声仅仅通过高精度光学时钟的抖动来确定。特别有利的是，光学钟控的触发器还提供非常好的抖动性能。在数字逻辑模块内通过复杂的时钟分配和时钟延迟而引起的相位噪声，能够通过用于每一数据输入的光学钟控的触发器来有效地抑制。
另外地，如果每一个光学钟控的触发器的时钟输入端由脉冲光源供给信号，则利用根据本发明的数字/模拟转换器实现一优势，使得在数据输入端的相位噪声被降低至脉冲光源(5)的相位噪声。如已经说明的，脉冲光源具有极好的抖动性能，使得在数字逻辑模块的输出端，从数字数据信号中可去除相位噪声。
另外，如果多个差动单元通过其第一输出端对第一母线供给信号、以及通过其第二输出端对第二母线供给信号，和/或如果数字/模拟转换器体现为：当第一和/或第二母线上的电流的稳定过程结束和/或已经落在指定的阈值之下时，其第一和/或其第二归零单元使第一和/或第二母线上的电流连接至第一和/或第二输出端，则根据本发明的数字/模拟转换器实现了一优势。在这种情况下，特别有利的是，数字/模拟转换器体现为：当稳定过程已经结束且电流纹波已经低到阈值之下时，在第一母线或第二母线上的电流仅仅连接至外侧。实现这的原因在于，用于多个差动单元或第一和/或第二归零单元的时钟信号延迟，例如通过延迟元件，使得仅仅当多个差动单元的转换过程已经结束时，第一和/或第二归零单元将第一和/或第二母线连接至数字/模拟转换器的输出端。这确保了第一母线和/或第二母线上的电流波纹未传递到输出端。
另外，如果数字/模拟转换器的组件(诸如光波导的至少一部分)被一起集成在半导体芯片中，尤其是ASIC(英语：专用集成电路；德语：专用集成电路)中，通过该组件，第一光电二极管和/或另外的光电二极管和/或时钟脉冲发生器和/或光学钟控的触发器供给有脉冲光信号，则根据本发明的数字/模拟转换器实现了一优势。这意味着，第一光电二极管和/或另外的光电二极管和/或光学钟控的触发器能够被尽可能近的附接至待被切换的模块上，从而进一步降低了相位噪声。另外，这种单片集成降低了制造成本且降低了制造的复杂性。
此外，如果脉冲光源为锁模激光器(英语：锁模激光器)，因为锁模激光器能够在GHz范围内的重复率产生ps-范围内的周期性的光脉冲，以及提供与常规振荡器比较的相当减小的相位噪声，则实现一优势。
最后，如果直接数字合成(英语：直接数字合成(DDS))单元提供了根据本发明的这种数字/模拟转换器，其中，直接数字合成单元还包括相位寄存器和查阅表，其中，相位寄存器的输出反馈回至在相位寄存器的输入端的加法单元，并且其中相位寄存器的输出端与查阅表连接，并且其中查阅表与数字/模拟转换器连接，则是尤其有利的。如果使用根据本发明的数字/模拟转换器，则这种直接数字合成单元提供了显著较高的动态范围，使得数字/模拟转换器适合于用在精密电路中。
附图说明
在下文中，参照附图通过示例描述了本发明的各种示例性实施方式。相同的主题提供相同的附图标记。在附图中，相对应的图详细示出：
图1为用于与另一数字电路组件同步的光学钟控的触发器的总体电路图；
图2A为光学钟控的触发器的示例性构造；
图2B为提供光学钟控的触发器的光学时钟脉冲发生器的示例性构造；
图3A为根据本发明的具有特别高的动态范围的数字/模拟转换器的示例性构造，以通过归零单元的光学计时的光学方式实现了该特别高的动态范围；
图3B为根据本发明的具有特别高的动态范围的数字/模拟转换器的另一示例性构造，以通过归零单元的光学计时的光学方式实现了该特别高的动态范围；
图4为通过根据本发明的数字/模拟转换器产生的电流信号，在电流信号当中，仅输出一定的比例的电流信号；
图5为直接数字合成单元，其包含根据本发明的数字/模拟转换器；和
图6为与数字分配器单元同步的光学钟控的触发器的单片集成在半导体芯片上、尤其ASIC上的总体电路图。
具体实施方式
图1示出了在半导体芯片3、尤其是ASIC 3(英语：专用集成电路；德语：专用集成电路)上的光学钟控的触发器1与另一数字逻辑模块2的总体电路图。正如已经说明的，时钟信号的质量明显地确定定时系统的质量。例如，时钟信号的质量间接作用于数字信号的“眼图开度”的尺寸，从而作用于传输安全性、以及在数字信号传输情况下的速度。眼图开度越大，则能够被选择的能够被同步传输的数据速率越快。为了提高数字电路的输出信号的质量，例如，使用最终后同步触发器。在供给至后同步触发器的数据字也受到相位噪声影响的情况下，数字输出信号的眼图开度增加至对应低抖动时钟脉冲。出于该原因，在图1中，光学钟控的触发器1被用作后同步触发器。
另外，图1示出例如通过锁模激光器5形成的脉冲光源5。锁模激光器5产生具有极低抖动的光学时钟信号，在示例性实施方式中，极低抖动导致输出信号的相位噪声的显著提高。在该情况下，锁模激光器5产生的光学时钟信号被供给至光学钟控的触发器1。
数字逻辑模块2利用锁模激光器5所产生的时钟脉冲运行。在该情况下，光学时钟信号通过光电二极管20转换成电时钟信号。因此，光电二极管20优选地实施在高精度时钟脉冲发生器38中，该时钟脉冲发生器也可是光学钟控的触发器1，如在下文中所描述。表述“高精度”可归因于这样的事实：时钟脉冲发生器38的相位噪声与锁模激光器5的相位噪声一样高、以及仅仅最低限度地高于锁模激光器5的相位噪声。高精度时钟脉冲发生器38的输出端能够连接至脉冲扩展器33，其确保在高精度时钟脉冲发生器38的输出端的电时钟信号提供优选50％的占空比(英语：占空比)。在脉冲扩展器33的输出端的电时钟信号被供给至逻辑模块2。然后，该时钟信号通过时钟树分配给数字逻辑模块2中的各个系统。在该情况下，可使用额外的延迟元件和放大器。这一点以及数字逻辑模块2应具有最小的可能的功率吸收(其再次引起数字逻辑模块中的各个元件的低的转换速率(德语，转换速率))的事实，意味着增加的相位噪声以及相对较差的同步。然而，该相位噪声能够通过在数字电路模块2的输出端使用作为后同步触发器的光学钟控的触发器1来进行抑制。这里，数字逻辑模块2和光学钟控的触发器1一起集成在半导体芯片3上、尤其是ASIC 3上是特别有利的。如在下文中所述，光学钟控的触发器1还包含至少一个光电二极管20，光电二极管将脉冲光信号转换成电时钟信号从而驱动光学钟控的触发器1中的晶体管。在该情况下，该光电二极管也直接集成在ASIC 3中是特别有利的。
另外，在所示的示例性实施方式中，引导脉冲光信号的光波导6的至少一部分，也直接集成在ASIC 3中。例如，这能够通过在ASIC中由在该波长范围内透明的介质形成光波导6而实现，所述介质例如为锗或SiO2，其形成在晶片上。其他数字逻辑模块2可例如使用SiGe技术或者CMOS技术(英语：互补金属氧化物半导体；德语：互补金属氧化物半导体)而形成在同一ASIC的另一部分上。因此，锁模激光器5能够通过光波导体7(例如，玻璃纤维)连接至光波导6。
因此，由锁模激光器5发射的光学时钟信号被直接引导至电路模块，其中，通过宽带集成的光检测器，即通过光电二极管，实施光学时钟信号到低抖动电时钟信号的转换。这些光电二极管直接地、换句话说尽可能近地置于待被钟控的关键电路模块上。因此，可省去将会损害时钟信号的抖动性能的另一电时钟树。
由于相位噪声的提高，可提高数字传输的质量，从而提高可得到的数据速率，相应地减小了误比特率。
图2A示出光学钟控的触发器1的示例性构造。出于视觉清晰的原因，在图1中未示出输入端和输出端
光学钟控的触发器1提供四个双极晶体管21、22、26和27。在该情况下，晶体管21、22的发射极连接至光电二极管20，光电二极管就其本身而言连接至负电源电压，该负电源电压也能够接地。数据输入端D和连接至晶体管21、22的基极端子。在晶体管21、22的基极端子存在数据信号。晶体管21、22的集电极分别通过电阻器23、24连接正电源电压。
在该电路中，光电二极管20以这样的方式连接，使得只要没有光入射于光电二极管20，仅有最小的泄露电流流过。当光入射于光电二极管20时，引起从光电二极管20的n-掺杂区域至p-掺杂区域的光电流。该光电流的强度与激光脉冲的光输出具有充分逼近的比例。晶体管21、22的差分对供给有数据信号。
由晶体管26、27的差分对形成锁存器。该差分对的基极端子以交叉方式连接晶体管21、22的集电极端子。即，晶体管26的基极端子连接晶体管21的集电极端子。晶体管27的基极端子连接晶体管22的集电极端子。除此之外，晶体管26的集电极端子连接晶体管22的集电极端子。晶体管27的集电极端子也连接晶体管21的集电极端子。晶体管26、27的发射极端子借助电流源28连接负电源电压，负电源电压也可接地。由于交叉配置，产生正反馈从而维持锁存器的逻辑状态。在该情况下，从电流源28产生的锁存器的静息电流必须显著地低于光电二极管20所产生的光电流。只要满足该条件，则光电二极管20的光电流能够超过电流源28的静息电流从而改变锁存器的逻辑状态。
所示的光学钟控的D-触发器1能够被用于多种应用。尤其，它适合于应用在高精度时钟脉冲发生器38中。
图2B示出这种高精度时钟脉冲发生器38的示例性构造，其包括光学钟控的触发器1和反馈单元44。
该反馈单元44可包括第一晶体管45和第二晶体管46、电流源49和两个电阻器47、48。反馈单元44的第一电阻器47作为负载电阻器连接在正电源电压和反馈单元44的第一晶体管45的集电极之间。反馈单元44的第二电阻器48作为负载电阻器连接在正电源电压和反馈单元44的第二晶体管46的集电极之间。反馈单元44的第一晶体管45和第二晶体管46的发射极分别连接电流源49，电流源49连接也可接地的负电源电压。反馈单元44的第一晶体管45的基极连接晶体管27的基极。反馈单元44的第二晶体管46的基极连接晶体管26的基极。除此之外，反馈单元44的第一晶体管45的集电极作为反馈连接晶体管21的基极。类似地，反馈单元44的第二晶体管46的集电极连接晶体管22的基极。
在该情况下，在反馈单元44的第一晶体管45的集电极处不出现信号然而信号Q存在于反馈单元44的第二晶体管46的集电极处。信号被反馈回数据输入端D，然而信号Q被反馈回数据输入端因此，形成时钟信号，在时钟信号中，时钟状态分别占据50％的时钟脉冲。该时钟信号的频率对应于锁模激光器5的一半脉冲频率。因此，脉冲扩展33(T-触发器)直接集成在高精度时钟脉冲发生器38中，且仅仅出于清晰原因将分别在附图的图中进行描述。
图3A示出具有特别高的动态范围的根据本发明的数字/模拟转换器30的示例性构造，该特别高的动态范围通过归零单元311、312的光学时钟脉冲而实现。第一归零单元311和第二归零单元312清晰可见。这两个单元311、312是高速数字/模拟转换器30对于系统时钟的抖动极其灵敏的组件。因此，时钟信号上的抖动(通过该抖动控制这两个单元311、312)以限制动态范围的形式直接作用于信号质量。
还显而易见的是，第一归零单元311连接第一母线321。在另一侧，第二归零单元312连接第二母线322。
另外，第一归零单元311提供时钟输入端，时钟输入端直接地或间接地连接第一光电二极管20，其中，第一光电二极管20通过锁模激光器5供应。这同样也适用于第二归零单元312，第二归零单元也提供时钟输入端，该时钟输入端直接地或间接地连接第一光电二极管20。在直接连接的情况下，由第一光电二极管20产生的电时钟信号直接供给至第一归零单元311和/或第二归零单元312。在间接连接的情况下，第一归零单元311和/或第二归零单元312的时钟输入端连接至高精度时钟脉冲发生器38或者光学钟控的触发器1、11、12到1n，其在图2中进行描述，其中高精度时钟脉冲发生器38以及光学钟控的触发器1、11、12到1n分别包含第一光电二极管20。该第一光电二极管20的电输出信号在高精度时钟脉冲发生器38内提供给晶体管21、22，如图2所述。脉冲扩展器33还可以进一步连接在第一光电二极管20和/或高精度时钟脉冲发生器38与第一归零单元311和/或第二归零单元312的时钟输入端之间。该脉冲扩展器33确保转换脉冲被扩展。利用脉冲扩展器33，占空比(英文，占空比)能够被任意调节。通过使用图2的高精度时钟脉冲发生器38，这种脉冲扩展器33得以集成。在此恒定地实现了50％的占空比。50％的占空比还应当被优选地设定。其他占空比、尤其是那些小于50％的占空比的产生，可选地能够对电时钟信号的相位噪声产生积极的影响。
第一归零单元311包括至少一个第一晶体管341和第二晶体管342，其中这两个晶体管341、342的发射极输出端彼此连接且与第一母线321连接。在该情况下，第一晶体管341的基极端子直接地或间接地连接第一光电二极管20。在图3A所示的根据本发明的示例性实施方式中，恒定电压优选地存在于第二晶体管342的基极端子。
这同样也适用于第二归零单元312，其也包括至少一个第一晶体管343和第二晶体管344。第二归零单元312内的第一晶体管343和第二晶体管344的发射极输出端在一端彼此相连且在另一端连接至第二母线322。另外，第一晶体管343的基极端子直接地或间接地连接第一光电二极管20，然而恒定电压存在于第二晶体管344的基极端子。
根据本发明，第一归零单元311的第一晶体管341的集电极端子连接数字/模拟转换器30的第一信号输出端。根据本发明，第二归零单元312的第一晶体管343的集电极端子连接数字/模拟转换器30的第二信号输出端。
第一归零单元311的第二晶体管342的集电极端子连接负载电阻器(未示出)，以这样的方式使得在第二晶体管342的集电极端子的信号完全流入负载电阻器。
这同样适用于第二归零单元312的第二晶体管344的集电极端子，其也被尽可能理想化地被终止。
第一归零单元311的第二晶体管342的基极端子处连接的电压，必须被选择使得其低于时钟信号的脉冲高度(高-电平)，然而同时高于切断的时钟信号的脉冲高度(低-电平)。这同样也适合于第二归零单元312的第二晶体管344的基极端子处施加的电压。该电压也必须小于时钟信号的脉冲高度(高-电平)，且高于切断的时钟信号的脉冲高度(低-电平)。
在时钟信号的逻辑电平“高”的情况下，第一归零单元311通过第一晶体管341的集电极输出端将在第一母线321的电流输出到数字/模拟转换器30的第一信号输出端。同时，第二归零单元312在第一晶体管343的集电极端子处将第二母线322上的电流输出到数字/模拟转换器30的第二信号输出端。
在时钟信号的逻辑电平“低”的情况下，相反的是，在第一母线321上的电流通过第二晶体管342流入在此连接的负载电阻器。这同样适用于在第二母线322上的电流，其通过第二归零单元312的第二晶体管344流入连接的负载电阻器。此外，根据本发明的数字/模拟转换器30还提供多个差动单元351、352至35n，其中，n≥3且在该情况下，所述多个差动单元351、352至35n提供与第一母线321连接的第一输出端以及与第二母线322连接的第二输出端。
这些多个差动单元351、352至35n中的每一个提供数据输入端，其中，各个数据输入端连接在各个光学钟控的触发器11、12至1n情况下的数据输出端。这些光学钟控的触发器11、12至1n中的每一个可被构造为如图2说明的光学钟控的触发器1。
光学钟控的触发器11、12至1n中的每一个提供与数字逻辑模块2连接的数据输入端。
每一个光学钟控的触发器11、12至1n在其时钟输入端处提供光电二极管20，其中，光电二极管20将脉冲光信号、尤其是激光器产生的脉冲光信号转换成电时钟信号，且将该电时钟信号供给到光学钟控的触发器11、12至1n内的晶体管21、22、26和27。如已经描述的，各个光学钟控的触发器11、12至1n的时钟输入端从锁模激光器5被供给信号，从而抑制在各个光学钟控的触发器11、12至1n的数据输入端处的相位噪声。
数字逻辑模块2也直接地或间接地连接光电二极管20，光电二极管20将来自锁模激光器5的脉冲光信号转换成电时钟信号，且将该电时钟信号供给数字逻辑模块2内的晶体管。优选地，也使用在图2中描述的高精度时钟脉冲发生器38，其由脉冲光信号生成电时钟信号且将电时钟信号提供给数字逻辑模块2内的晶体管。在该情况下，数字逻辑模块2间接地连接光电二极管20。改变占空比的脉冲扩展器33还可以进一步连接在高精度时钟脉冲发生器38的下游或者连接在光电二极管20的下游。然而，在此，在高精度时钟脉冲发生器38的输出端处的电时钟信号已具有50％的占空比。
数字逻辑模块2提供对于每一差动单元351、352至35n的数据输出端。明显地，数字逻辑模块2包含时钟树和多个延迟单元，多个延迟单元全部向时钟信号增添额外的抖动，使得在数字逻辑模块2的各个输出端处的数字输出信号彼此不同步。然而，在数字逻辑模块2的数据输出端处的数字输出信号的相移可相对于彼此仅仅如此大：使得光学钟控的触发器11、12至1n的同步仍是可以的。尤其，在数据输出端处的输出信号必须彼此同步，优选地例如，小于时钟信号的一半周期。
此外，多个差动单元351、352至35n中的每一个提供第一晶体管361_1、362_1、36n_1和第二晶体管361_2、362_2、36n_2。在该情况下，第一晶体管361_1、362_1、36n_1的发射极和第二晶体管361_2、362_2、36n_2的发射极彼此相连且在各种情况下连接至电流源371、372至37n。此外，多个差动单元351、352至35n中的每一个的第一晶体管361_1、362_1、36n_1的集电极端子连接第一母线321。另外，多个差动单元351、352至35n中的每一个的第二晶体管361_2、362_2、36n_2的集电极端子连接第二母线322。
第一差动单元351的第一晶体管361_1的基极端子连接第一光学钟控的触发器11的输出端。这同样适用于其他的差动单元352至35n。第二差动单元352的第一晶体管362_1的基极端子连接第二光学钟控的触发器12的输出端，然而，第一晶体管36n_1连接光学钟控的触发器1n的输出端。
在图3A的示例性实施方式中，第二晶体管361_2、362_2、36n_2的基极端子连接恒压电源。电压必须被选择，使得其低于在光学钟控的触发器11、12至1n的输出端处的逻辑“高”电平，并且同时高于在光学钟控的触发器11、12至1n的输出端处的逻辑“低”电平。
例如，在全部光学钟控的触发器11、12至1n的输出端处的逻辑电平为“高”的情况下，全部电流源371、372至37n连接第一母线321，使得它们的电流被添加。在全部光学钟控的触发器11、12至1n的逻辑电平为“低”的情况下，全部电流源371、372至37n连接第二母线322，使得电流被添加在第二母线处。在光学钟控的触发器11、12至1n的逻辑电平不同的情况下，一些电流源371、372至37n的电流添加在第一母线321上，而其他的电流源371、372至37n的电流添加在第二母线322上。
8-位数字/模拟转换器30可调节256种输出状态。优选地，这种8-位数字/模拟转换器30提供256个差动单元351至35256。电流源371至37256在各个情况下输出相同的电流。然而，对于8-位数字/模拟转换器38，还可以只提供8个差动单元351至358，其中，电流源371至378必须被相应地加权。
光学钟控的触发器11、12至1n必须全部彼此同步操作，即，它们必须同时接收相同的时钟信号。这确保差动单元351、352至35n使电流源371、372至37n同时连接第一母线321和/或第二母线322。另外，必须确保一旦由差动单元351、352至35n中的切换过程引起的稳定过程完成，则第一归零单元311和第二归零单元312连接第一母线321和第二母线322上的电流信号直至它们的信号输出端。在该情况下，第一母线321上的电流信号和第二母线322上的电流信号，其仍提供过冲，流在第一归零单元311和第二归零单元的对应的负载电阻器中。
一旦在第一母线311和/或第二母线312上的电流的稳定过程结束、或者电流纹波已经下降低于指定的阈值时，第一归零单元311使第一母线321连接至根据本发明的数字/模拟转换器30的第一信号输出端。同时，第二归零单元312使第二母线322连接至根据本发明的数字/模拟转换器30的第二信号输出端。在数字/模拟转换器30的布置中，可模拟稳定过程的电流纹波，使得电流纹波小于指定的阈值时的时间能够被计算，其中，所述指定的阈值从根据本发明的数字/模拟转换器30的精度获得且可任意进行调整。借助光学时钟树或者电时钟树内的延迟元件，第一归零单元311和第二归零单元312的切换时间可根据差动单元351、352至35n而进行相应地调整。这种延迟元件可例如利用光波导6的曲折路线来实现。
另外，优选地，第一归零单元311、第二归零单元312、多个差动单元351、352至35n、在各个情况下与光学钟控的触发器11、12至1n、数字逻辑模块2以及第一光电二极管20以及任何其他的光电二极管、以及光学时钟脉冲发生器，以单片方式集成在半导体芯片3上。尤其，光波导6也被集成在该半导体芯片3上，通过光波导6发送用于时钟生成的脉冲光信号。半导体芯片3尤其是ASIC。
脉冲光信号在半导体芯片3内可通过光功率分配器39而被分配到不同的波导。在该情况下，各个分支的输出端在各个光功率分配器39内被调整，使得脉冲光信号存在于在每一波导的端部的每一光电二极管20中，每一波导的端部提供相同的或近似相同的功率。因此，在开始时，相对较长的波导需要相对较强的脉冲光信号。
图3B示出根据本发明的具有格外高的动态范围的数字/模拟转换器30的另一示例性构造，该格外高的动态范围通过归零单元311、312的光学计时而实现。来自图3B的根据本发明的数字/模拟转换器30的构造很大程度上对应于图3A的构造，出于该原因在下文中仅仅说明了差异部分，其他参照关于图3A的描述。与图3A对比，图3B中的第一归零单元311和第二归零单元312的第二晶体管342、344的基极端子未连接恒压电源，而是连接高精度时钟脉冲发生器38的第二输出端。因此，时钟信号存在于第一归零单元311和第二归零单元312的第二晶体管342、344的基极端子，而来自高精度时钟脉冲发生器38的第一输出端的时钟信号clk存在于第一归零单元311和第二归零单元312的第一晶体管341、343的基极端子。在该情况下，相对于在高精度时钟脉冲发生器38的第一输出端的时钟信号clk，在高精度时钟脉冲发生器38的第二输出端的时钟信号优选地相移大约180°，该高精度时钟脉冲发生器38的第一输出端连接第一归零单元311和第二归零单元312的第一晶体管341、343的基极端子。高精度时钟脉冲发生器38可根据图2的示例性实施方式进行构造，其中，输出端clk对应于在那种情况下的输出端Q，且输出端对应于在那种情况下的输出端高精度时钟脉冲发生器38还包括光电二极管20，使得锁模激光器5的光脉冲可被用于生成时钟信号。
由于与第一归零单元311和第二归零单元312的第一晶体管341、343相比，反时钟信号存在于第一归零单元311和第二归零单元312的第二晶体管342、344的基极端子的事实，故转换速率(英语，转换速率)加倍。在该情况下，还可认为第一归零单元311和第二归零单元312以差动方式被高精度时钟脉冲发生器38控制。
这同样适用于差动单元351、352至35n的第二晶体管361_2、362_2、36n_2的基极端子。这些基极端子也连接光学钟控的触发器11、12至1n的第二输出端。光学钟控的触发器11、12至1n的时钟信号与光学钟控的触发器11、12至1n的时钟信号Q相比相移180°，使得多个差动单元351、352至35n以差动方式被控制，由此使转换速率加倍。诸如在图2中所示的光学钟控的触发器11、12至1n也可被用在该情况下。
图4示出根据本发明的数字/模拟转换器30在第一母线321和/或第二母线322上生成的电流信号，在电流信号当中，仅有特定的部分在两个信号输出端被输出。如已经所说明的，多个差动单元351、352至35n分别连接第一母线321和第二母线322。光学钟控的触发器11、12至1n以时钟同步的方式进行操作，确保全部的电流源371、372至37n同时连接两条母线321至322的一条母线。
图4示出诸如可在第一母线321或第二母线322中出现的电流信号。很明显，在稳定过程后出现电流纹波41，且电流特征提供过冲。作为说明，以放大的方式示出在图4中的过冲。
在图4中，两个转换过程是非常明显的，其中，第二转换过程额外地增加母线321、322上的电流。还示出了两个计时点t0、t1。在计时点t0和t1处，根据本发明的数字/模拟转换器30优选地输出电流信号至输出端。归零单元311、322例如通过延迟线路被时钟信号控制，使得电流信号40包含过冲的部分(即，电流纹波41)通过第二晶体管342、344被汲取到相应的负载电阻器。在电流信号40稳定后，第一归零单元311和第二归零单元312使电流信号40连接直至输出端，直到下一次转换过程发生。
在第一归零单元311和第二归零单元312中的晶体管341、342、343和344的转换时间可根据电流信号40的稳定时间而变化，即，根据电流纹波41持续多长时间而变化。如果电流纹波41持续的时间长于半个周期，则这是有意义的。因此，在每个时钟脉冲中的以下这样的时间段可变化：在该时间段中，第一母线321连接第一信号输出端且第二母线322连接第二输出端。该事实在附图中的每一个图中以水平箭头来表示。这确保完全或充分地良好平滑的电流信号40存在于第一信号输出端和第二信号输出端。在该情况下，在实现非常高的转换频率的同时，也可实现数字/模拟转换器的格外高的精度。
图5示出直接数字合成单元50，其包含根据本发明的数字/模拟转换器30。利用直接数字合成单元50，可生成周期信号，例如正弦振荡。在该情况下，数字生成的信号的带宽从次赫兹范围内极低频率扩展直至数字/模拟转换器30的奈奎斯特频率。除了实际上仅仅由时钟脉冲发生器的稳定性、即锁模激光器5的稳定性确定的良好的频率精度外，该方法的特征在于相对低的相位噪声、在整个频率范围内的极小频率截止以及在单一宽频范围内快速连续相调谐。
直接数字合成单元30提供相位寄存器51、查阅表52(英文：查阅表)和根据本发明的数字/模拟转换器30，其中，相位寄存器51的一个输出端反馈回至相位寄存器51的输入端处的加法单元53，其中，相位寄存器51的输出端连接查阅表52，且其中查阅表52连接根据本发明的数字/模拟转换器30。除了在相位寄存器51的输出端处的反馈相值外，频率控制字被供给至加法单元53。
相位寄存器图像，例如0°至360°的相位位置，其中，相位寄存器51提供高分辨率，并且，例如28位或48位代表360°相位范围。在该情况下，最小可调节相位范围为360°/228或360°/248。对于每一时钟脉冲，在相位寄存器51的输出端处的值增加。对于根据本发明的数字/模拟转换器30必须调节的每一个相位值的相对应的模拟值在查阅表52中进行搜索。因此，对于每一个相位值的相对应的正弦值保存在查阅表52中，其中，优选地，在相对应的分辨率下仅仅保存正弦特征的四分之一，其余的区域通过替换前束来计算。
尤其有利的是，相位寄存器51直接地或间接地连接至将脉冲光信号转换成电时钟信号的另一光电二极管20，并且锁模激光器5供给信号给相位寄存器51的光电二极管20以及数字/模拟转换器30的光电二极管20。再次应当采用间接连接，意味着使用根据图2和图3所描述的光学时钟脉冲发生器。使用直接位于相位寄存器51内或者在光学时钟脉冲发生器(其应布置得尽可能的靠近相位寄存器51)内的这种光电二极管，确保了电时钟信号提供可能的最低相位噪声，即可能的最小抖动。
这同样适用于根据本发明的数字/模拟转换器30。通过将这些电部件与光学部件一起集成在半导体芯片3上，尤其是ASIC上，能够建立仅仅提供最小相位噪声的直接数字合成单元50。尤其，除了锁模激光器5外的所有部件可优选地以单片方式直接集成在半导体芯片3上。
最后，图6示出分配器系统60的另一示例，例如以将光学时钟转换成电时钟，且将这分解成多级，使得在数字逻辑模块2内的不同区域可利用不同的时钟频率进行操作。在该情况下，锁模激光器5生成光学时钟信号。该时钟信号可选地被供给至预定标器61(英语：预定标器)。该预定标器61包括集成的将脉冲光信号转换成电时钟信号的光电二极管20，或者高精度时钟脉冲发生器38在该预定标器61的上游使用，如图2、图3A和图3B中所示。该预定标器用于分解时钟信号，其中，系数对应于2K，其中K>1且
预定标器61还连接至至少一个数字分配器单元621至62n。数字分配器单元621至62n还将已经细分的电时钟信号细分成多个可调节级，例如1至1024。优选地，使用多个串联连接的数字分配器单元621至62n。在该情况下，具有细分的输入信号的输出端连接下一个数字分配器单元62n的输入端。分割系数(英语：分割系数)通过接口被提供给数字分配器单元621至62n，例如SPI(英语：串行外围接口；德语：串行外围接口)。在数字分配器单元621至62n的输出端处的时钟信号与锁模激光器5的输出端处的脉冲光信号相比较，以这种方式显著地下降。
可选地，数字分配器单元621至62n可进一步连接脉冲扩展器33。该情况下，脉冲扩展器33将每个数字分配器单元621至62n的输出端连接至光学钟控的触发器11至1n的各个情况下的数据输入端D。例如在图6中所示，脉冲扩展器33可增加占空比(英语：占空比)。据此，脉冲扩展器33的输出端进一步连接光学钟控的触发器11至1n的数据输入端D。如已经参照图2所说明的，光学钟控的触发器11至1n提供光学时钟输入端，从锁模激光器5通过光波导6向该光学时钟输入端供给信号。已经添加到数字分配器单元61、621至62n或者脉冲扩展器33内的时钟信号的相位噪声，可通过光学钟控的触发器11至1n降低至锁模激光器5的相位噪声的水平。
另外，很明显地，供给至光学钟控的触发器11至1n的时钟输入端的脉冲光信号必须与脉冲扩展器33的输出端处的电时钟信号同步。脉冲光信号的上升沿或者下降沿不应当与电时钟信号的上升沿或者下降沿一致。然而，这种延迟时间差可通过光学的或电的延迟元件来补偿。延迟时间的计算可直接地通过软件工具来实施，该软件工具无论如何对于ASIC3的制造是必需的。
另外，如果在技术上可行的话，还可设想锁模激光器5也直接地集成在半导体芯片3内，尤其是ASIC 3中。
同时，光电二极管20也可集成在锁模激光器5内，使得锁模激光器5同时也提供电时钟输出端，其中，在电时钟输出端处的时钟信号与光学时钟信号、即脉冲光信号同步。优选地，在这种情况下的锁模激光器5还提供也集成在激光器内的脉冲扩展器33，使得在输出端的电时钟信号提供50％的占空比。在锁模激光器5的电时钟输出端处出现的该电时钟信号可被用于数字逻辑模块2的时钟供给，其中同时，脉冲光信号被转换成直接地位于第一归零单元311和/或第二归零单元312的上游的光学钟控的触发器1、11、12至1n内的电时钟信号。
光学钟控的触发器11至1n优选地不需要额外的脉冲扩展器33，因为它们的电时钟信号已经提供50％的占空比。只有在单独使用光电二极管20的情况下，需要另一连接的脉冲扩展器33，其增加了在光电二极管的输出端处的电时钟信号的占空比。然而，如果该另一连接的脉冲扩展器33根据图2的示例性实施方式构造，则其可已经包含在光学钟控的触发器11至1n内。
在本发明的范围内，所描述的和/或所要求保护的和/或所说明的全部特征可彼此任意地组合。

Claims (16)

1.一种数字/模拟转换器(30)，具有连接至第一母线(321)的第一归零单元(311)，其中，所述第一母线(321)在各情况下连接至多个差动单元(351、352、35n)的第一输出端，
其中，所述第一归零单元(311)提供至少一个直接地或间接地连接至第一光电二极管(20)的时钟输入端，其中，所述第一光电二极管(20)由脉冲光源(5)供给信号，
其中，所述数字/模拟转换器(30)提供连接至第二母线(322)的第二归零单元(312)，
其特征在于，
所述多个差动单元(351、352、35n)中的每一个差动单元提供至少一个数据输入端，其中，每个数据输入端在各情况下连接至光学钟控的触发器(11、12、1n)的数据输出端，和/或多个所述光学钟控的触发器(11、12、1n)中的每一个光学钟控的触发器提供连接至数字逻辑模块(2)的数据输入端，和/或
所述第一归零单元(311)和/或所述第二归零单元(312)连接至时钟脉冲发生器(38)，
其中，所述时钟脉冲发生器(38)包含所述第一光电二极管(20)，使得所述第一归零单元(311)和/或所述第二归零单元(312)间接地连接至所述第一光电二极管(20)。
2.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述第二母线(322)在各情况下连接至所述多个差动单元(351、352、35n)的第二输出端，并且，所述第二归零单元(312)提供至少一个间接地连接至所述第一光电二极管(20)的时钟输入端。
3.根据权利要求1所述的数字/模拟转换器，其特征在于，
各个光学钟控的触发器(1；11、12、1n)在其时钟输入端提供光电二极管(20)，其中，所述光电二极管(20)将所述光源(5)的脉冲光信号转换成电时钟信号并且将所述电时钟信号供给到所述光学钟控的触发器(1；11、12、1n)内的晶体管(21、22、26、27)。
4.根据权利要求3所述的数字/模拟转换器，其特征在于，
每个光学钟控的触发器(1；11、12、1n)的所述时钟输入端从所述脉冲光源(5)供给信号，使得在所述数据输入端的相位噪声降低至所述脉冲光源(5)的相位噪声。
5.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述多个差动单元(351、352、35n)通过其第一输出端对所述第一母线(321)供给信号且通过其第二输出端对所述第二母线(322)供给信号，和/或
所述数字/模拟转换器(30)实施为：当在所述第一母线(321)和/或所述第二母线(322)上的电流的稳定过程终止和/或已经下降至低于指定的阈值时，所述数字/模拟转换器(30)的第一归零单元(311)和/或第二归零单元(312)将在所述第一母线(321)和/或所述第二母线(322)上的电流连接直至第一信号输出端和/或第二信号输出端。
6.根据权利要求3所述的数字/模拟转换器，其特征在于，
所述数字逻辑模块(2)直接地或间接地连接至至少一个光电二极管(20)，所述至少一个光电二极管(20)将来自所述光源(5)的脉冲光信号转换成电时钟信号且将所述电时钟信号供给到所述数字逻辑模块(2)内的所述晶体管，和/或
所述数字逻辑模块(2)提供用于每一个差动单元(351、352、35n)的数据输出端，以及
在所述数字逻辑模块(2)的所述数据输出端处的数字输出信号相对于彼此的相移仅如此大，使得能够通过多个所述光学钟控的触发器(11、12、1n)进行同步。
7.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述第一归零单元(311)、所述第二归零单元(312)、分别具有光学钟控的触发器(11、12、1n)的所述多个差动单元(351、352、35n)、所述数字逻辑模块(2)和所述第一光电二极管(20)、以及另一光电二极管(20)和所述时钟脉冲发生器(38)以单片方式集成在半导体芯片(3)上，和/或
光电二极管(20)和/或脉冲扩展器(33)集成在锁模激光器(5)内，使得所述脉冲光源(5)提供至少一个光学时钟输出和至少一个电时钟输出。
8.根据权利要求7所述的数字/模拟转换器，其特征在于，
所述第一光电二极管(20)和/或所述另一光电二极管(20)和/或所述光学钟控的触发器(1；11、12、1n)的多个光电二极管(20)连接至脉冲扩展器(33)，其中所述脉冲扩展器(33)在其输出端输出比在其输入端存在的电脉冲宽的电脉冲，使得占空比是能够调节的，和/或
所述脉冲扩展器(33)集成在所述时钟脉冲发生器(38)内。
9.根据权利要求7或8所述的数字/模拟转换器，其特征在于，
所述半导体芯片(3)为ASIC(3)，和/或
光波导(7)的至少一部分(6)集成在所述半导体芯片(3)中，通过所述光波导(7)的所述至少一部分(6)，所述第一光电二极管(20)和/或所述另一光电二极管(20)和/或所述光学钟控的触发器(11、12、1n)被供有所述脉冲光信号。
10.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述第一归零单元(311)包括至少一个第一晶体管(341)和一个第二晶体管(342)，其中，所述两个晶体管(341、342)的发射极输出端彼此相连且连接至所述第一母线(321)，和/或
所述第一归零单元(311)的所述第一晶体管(341)的基极端子直接地或间接地连接至所述第一光电二极管(20)，并且，恒定电压存在于所述第一归零单元(311)的所述第二晶体管(342)的基极端子，或者，所述第一归零单元(311)的所述第一晶体管(341)的基极端子连接至所述时钟脉冲发生器(38)的第一输出端，并且所述第一归零单元(311)的所述第二晶体管(342)的基极端子连接至所述时钟脉冲发生器(38)的第二输出端，其中，在所述时钟脉冲发生器(38)的所述第一输出端处的所述时钟信号相对于在所述第二输出端处的所述时钟信号相移180°，和/或
所述第二归零单元(312)包括至少一个第一晶体管(343)和一个第二晶体管(344)，其中，所述两个晶体管(343、344)的发射极输出端彼此相连且连接至所述第二母线(322)，和/或所述第二归零单元(312)的所述第一晶体管(343)的基极端子直接地或间接地连接至所述第一光电二极管(20)，其中恒定电压存在于所述第二归零单元(312)的所述第二晶体管(344)的基极端子，
或者，其中所述第二归零单元(312)的所述第一晶体管(343)的基极端子连接至所述时钟脉冲发生器(38)的所述第一输出端，所述第二归零单元(312)的所述第二晶体管(344)的基极端子连接至所述时钟脉冲发生器(38)的所述第二输出端，其中，在所述时钟脉冲发生器(38)的所述第一输出端处的所述时钟信号相对于在所述第二输出端处的所述时钟信号相移180°。
11.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述多个差动单元(351、352、35n)中的每一个差动单元提供第一晶体管(361_1、362_1、36n_1)和第二晶体管(361_2、362_2、36n_2)，其中，在每一差动单元(351、352、35n)内，所述第一晶体管(361_1,362_1,36n_1)的发射极和所述第二晶体管(361_2、362_2、36n_2)的发射极彼此相连且在各情况下连接至电流源(371、372、37n)，和/或
所述多个差动单元(351、352、35n)中的每一个差动单元的第一晶体管(361_1、362_1、36n_1)的集电极端子连接至所述第一母线(321)，和/或
所述多个差动单元(351、352、35n)中的每一个差动单元的第二晶体管(361_2、362_2、36n_2)的集电极端子连接至所述第二母线(322)，和/或
所述多个差动单元(351、352、35n)中的每一个差动单元的第一晶体管(361_1、362_1、36n_1)的基极端子在各情况下连接至光学钟控的触发器(11、12、1n)的第一数据输出端，和/或
恒定电压存在于所述多个差动单元(351、352、35n)中的每一个差动单元的第二晶体管(361_2、362_2、36n_2)的基极端子，或者
所述多个差动单元(351、352、35n)中的每一个差动单元的第二晶体管(361_2、362_2、36n_2)的基极端子在各情况下连接至光学钟控的触发器(11、12、1n)的第二数据输出端。
12.根据权利要求1所述的数字/模拟转换器，其特征在于，
所述脉冲光源(5)为锁模激光器(5)。
13.一种直接数字合成单元(50)，包括相位寄存器(51)、查阅表(52)和数字/模拟转换器(30)，其中，所述相位寄存器(51)的输出反馈至在所述相位寄存器(51)的输入端的加法单元(53)，并且，所述相位寄存器(51)的输出端连接至所述查阅表(52)，所述查阅表(52)连接至所述数字/模拟转换器(30)，其特征在于，
所述数字/模拟转换器(30)为根据权利要求1至12中任一项所述的数字/模拟转换器(30)。
14.根据权利要求13所述的直接数字合成单元，其特征在于，
所述相位寄存器(51)在其时钟输入端直接地或间接地连接至光电二极管(20)，所述光电二极管(20)将所述光源(5)的脉冲光信号转换成电时钟信号，所述脉冲光源(5)对所述相位寄存器的光电二极管(20)以及所述数字/模拟转换器(30)的光电二极管(20)供给信号，和/或
具有其光电二极管(20)的所述相位寄存器(51)、所述加法单元(53)、所述查阅表(52)和所述数字/模拟转换器(30)以单片方式集成在半导体芯片(3)上。
15.根据权利要求14所述的直接数字合成单元，其特征在于，所述半导体芯片(3)是ASIC(3)。
16.一种具有光学后同步的分配器系统，包括第一数字分配器单元和/或至少一个另外的数字分配器单元(621至62n)，其中，所述数字分配器单元(621至62n)串联连接，
其中，所述第一数字分配器单元(621)直接地或间接地连接至光电二极管(20)，
其中，所述光电二极管(20)由脉冲光源(5)供给信号，
其中，分割系数被供给到各个数字分配器单元(621至62n)，
其中，所述数字分配器单元(621至62n)的各个输出端在各情况下另外地连接至一个光学钟控的触发器(11至1n)的数据输入端，
其中，每个光学钟控的触发器(11至1n)的时钟输入端由所述脉冲光源(5)供给信号，
其中，多个差动单元(351、352、35n)中的每一个差动单元提供至少一个数据输入端，其中，每个数据输入端在各情况下连接至光学钟控的触发器(11、12、1n)的数据输出端，和/或多个所述光学钟控的触发器(11、12、1n)中的每一个光学钟控的触发器提供连接至数字逻辑模块(2)的数据输入端，和/或
第一归零单元(311)和/或第二归零单元(312)连接至时钟脉冲发生器(38)，其中，所述时钟脉冲发生器(38)包含所述光电二极管(20)，使得所述第一归零单元(311)和/或所述第二归零单元(312)间接地连接至所述光电二极管(20)。
CN201380022849.2A 2012-04-30 2013-04-24 光学钟控的数字模拟转换器和具有该转换器的dds单元 Active CN104285376B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102012207163.6 2012-04-30
DE102012207163 2012-04-30
DE102012213172.8 2012-07-26
DE102012213172.8A DE102012213172B4 (de) 2012-04-30 2012-07-26 Optisch getakteter Digital/Analog-Wandler und DDS-Einheit mit solchem Wandler
PCT/EP2013/058511 WO2013164232A1 (de) 2012-04-30 2013-04-24 Optisch getakteter digital/analog-wandler und dds-einheit mit solchem wandler

Publications (2)

Publication Number Publication Date
CN104285376A CN104285376A (zh) 2015-01-14
CN104285376B true CN104285376B (zh) 2017-05-31

Family

ID=49323309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380022849.2A Active CN104285376B (zh) 2012-04-30 2013-04-24 光学钟控的数字模拟转换器和具有该转换器的dds单元

Country Status (4)

Country Link
US (1) US9362934B2 (zh)
CN (1) CN104285376B (zh)
DE (1) DE102012213172B4 (zh)
WO (1) WO2013164232A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012213172B4 (de) 2012-04-30 2018-01-04 Rohde & Schwarz Gmbh & Co. Kg Optisch getakteter Digital/Analog-Wandler und DDS-Einheit mit solchem Wandler
US9647827B1 (en) 2015-10-23 2017-05-09 Raytheon Company Precision clock enabled time-interleaved data conversion
FR3059438A1 (fr) * 2016-11-30 2018-06-01 Stmicroelectronics Sa Generateur de signal d'horloge
US11489599B1 (en) * 2021-07-01 2022-11-01 Rohde & Schwarz Gmbh & Co. Kg Wideband frequency response characterization with a narrowband source or receiver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202165B1 (en) * 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
CN101079229A (zh) * 2006-05-25 2007-11-28 松下电器产业株式会社 驱动控制装置
US7646984B1 (en) * 2006-03-27 2010-01-12 Sun Microsystems, Inc. Clocking of integrated circuits using photonics
CN101710827A (zh) * 2009-02-12 2010-05-19 苏州通创微芯有限公司 一种用于流水线模数转换器的动态偏置产生电路
CN102334280A (zh) * 2009-03-09 2012-01-25 松下电器产业株式会社 差动放大器及使用了该差动放大器的流水线ad变换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927974A (ja) * 1995-07-12 1997-01-28 Nippon Telegr & Teleph Corp <Ntt> データ信号分配装置
FR2852167B1 (fr) * 2003-03-07 2006-07-14 Cit Alcatel Dispositif de correction de la phase d'un signal de donnees et circuit de decision associe
US7042379B2 (en) * 2004-07-30 2006-05-09 Rockwell Scientific Licensing, Llc Return-to-zero current switching digital-to-analog converter
US7224235B2 (en) 2004-12-16 2007-05-29 Rf Magic, Inc. Phase-accurate multi-phase wide-band radio frequency local oscillator generator
US8867868B2 (en) * 2006-10-03 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
US7576675B1 (en) * 2008-03-25 2009-08-18 Megawin Technology Co., Ltd. Return-to-zero current-steering DAC with clock-to-output isolation
KR101169953B1 (ko) * 2009-08-19 2012-08-06 중앙대학교 산학협력단 영점회기 디지털 아날로그 변환기 및 그 방법
DE102012213172B4 (de) 2012-04-30 2018-01-04 Rohde & Schwarz Gmbh & Co. Kg Optisch getakteter Digital/Analog-Wandler und DDS-Einheit mit solchem Wandler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202165B1 (en) * 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
US7646984B1 (en) * 2006-03-27 2010-01-12 Sun Microsystems, Inc. Clocking of integrated circuits using photonics
CN101079229A (zh) * 2006-05-25 2007-11-28 松下电器产业株式会社 驱动控制装置
CN101710827A (zh) * 2009-02-12 2010-05-19 苏州通创微芯有限公司 一种用于流水线模数转换器的动态偏置产生电路
CN102334280A (zh) * 2009-03-09 2012-01-25 松下电器产业株式会社 差动放大器及使用了该差动放大器的流水线ad变换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 14-b, 100 MS/s CMOS DAC designed for spectral performance;A.R. Bugeja et al;《IEEE Solid-State Circuits Society》;20020806;第1719-1732页 *

Also Published As

Publication number Publication date
DE102012213172B4 (de) 2018-01-04
CN104285376A (zh) 2015-01-14
US20150123713A1 (en) 2015-05-07
US9362934B2 (en) 2016-06-07
WO2013164232A1 (de) 2013-11-07
DE102012213172A1 (de) 2013-10-31

Similar Documents

Publication Publication Date Title
CN104285376B (zh) 光学钟控的数字模拟转换器和具有该转换器的dds单元
US9385736B2 (en) Semiconductor device
KR100187699B1 (ko) 지연 회로 장치
US10790845B1 (en) Clocking circuit and method for time-interleaved analog-to-digital converters
JPWO2010013385A1 (ja) 時間測定回路、時間測定方法、それらを用いた時間デジタル変換器および試験装置
JPH08237091A (ja) 遅延回路装置
KR101916992B1 (ko) 넓은 주파수 범위에 걸친 정확한 클록 도메인 동기화를 위한 반도체 디바이스 및 방법
Dickson et al. A 1.8 pJ/bit $16\times 16\;\text {Gb/s} $ Source-synchronous parallel interface in 32 nm SOI CMOS with receiver redundancy for link recalibration
JP2007082158A (ja) クロック信号の生成及び分配装置
US11671086B2 (en) Circuit system
CN109245766A (zh) 一种时间交织结构模数转换器的误差补偿校正系统及方法
US10530376B2 (en) Phase interpolation and rotation apparatus and method
Juanda et al. A 10-GS/s 4-bit single-core digital-to-analog converter for cognitive ultrawidebands
Khafaji et al. A 6-bit Fully Binary Digital-to-Analog Converter in 0.25-$\mu {\hbox {m}} $ SiGe BiCMOS for Optical Communications
CN112636725A (zh) 一种电阻电容rc振荡器
CN111900960A (zh) 相位插值系统
US8461892B1 (en) Interpolation circuit and interpolation system
US11799460B1 (en) Dynamic phase adjustment for high speed clock signals
US11770116B1 (en) Duty cycle correction for high-speed clock signals
EP3514955B1 (en) Clock distribution circuit and method for duty cycle correction
CN114900181A (zh) 一种电荷泵失配校准电路、锁相环及校准方法
CN114527928A (zh) 数据采集卡、数据采集系统
Boni 1.2-Gb/s true PECL 100K compatible I/O interface in 0.35-/spl mu/m CMOS
CN110350920A (zh) 多通道adc系统同步采样的装置及方法
CN114326917B (zh) 一种电流基准温度补偿电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant