CN104253038A - 一种改善半导体器件层间介质层隔离的方法 - Google Patents

一种改善半导体器件层间介质层隔离的方法 Download PDF

Info

Publication number
CN104253038A
CN104253038A CN201310269279.9A CN201310269279A CN104253038A CN 104253038 A CN104253038 A CN 104253038A CN 201310269279 A CN201310269279 A CN 201310269279A CN 104253038 A CN104253038 A CN 104253038A
Authority
CN
China
Prior art keywords
layer
semiconductor device
interlayer dielectric
dielectric layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310269279.9A
Other languages
English (en)
Other versions
CN104253038B (zh
Inventor
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310269279.9A priority Critical patent/CN104253038B/zh
Publication of CN104253038A publication Critical patent/CN104253038A/zh
Application granted granted Critical
Publication of CN104253038B publication Critical patent/CN104253038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种改善半导体器件层间介质层隔离的方法，该方法通过在半导体器件区上沉积层间介质层，实现层间介质层有效的隔离半导体器件区，具体包括如下步骤：步骤一：提供半导体器件区，用于在其上形成层间介质层；步骤二：在步骤一中的半导体器件区上沉积一层SRO层；步骤三：在SRO层上沉积SION层；步骤四：在SION层上沉积PSG层；步骤五：在PSG层上沉积USG层。与现有技术相比，本发明在层间介质层内增加一层SRO膜层，其用来隔离SION层中的氮元素向器件区的扩散，防止SION层中的氮元素对器件可靠性的影响。本发明方法工艺简单，易实现，隔离效果好。

Description

一种改善半导体器件层间介质层隔离的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种改善半导体器件层间介质层隔离的方法。
背景技术
目前ILD（inter layer dielectric，层间介质层）在半导体器件中不仅电学上发挥着隔离晶体管器件和互连金属层的重要作用，而且在物理上也发挥着隔离晶体管和可移动离子等杂质源的作用。现有的ILD主要由三层介质组成，分别是SION（氮氧化硅）、PSG（掺磷的硅玻璃）和USG（无掺杂的硅玻璃）。
芯片制造流程主要分为前段和后段两大部分，其中前段完成器件部分，后段则实现金属互连部分。ILD作为隔离器件和后段金属互连的介质层，在芯片结构中发挥着重要的作用。如图1所示，图1为现有工艺中ILD介质层的结构示意图。由图1可以看出，ILD介质层120主要由沉积于半导体器件区110上的SION层121、沉积于所述SION层122上的PSG层122以及沉积于所述PSG层122的USG层123组成。其中SION层121最为重要，它承担着阻挡后段带电粒子向底部器件区扩散的作用。芯片制造流程的后段金属互连包括很多膜层生长和刻蚀步骤，这些步骤都会采用高能粒子轰击晶圆表面，因此会在晶圆的膜层内产生大量的带电粒子，如果没有SION层121的隔离，这些粒子会扩散到底部的器件区120，从而造成器件漏电或者击穿电压失效。但是某些高压器件的终端客户发现，他们的产品在应用中存在可靠性失效的问题，发明人分析后发现，该失效和SION中的氮元素向器件内扩散相关。因此该类产品不得不放弃SION层在ILD介质中的使用。然而，在失去SION保护后，如上所述，后段金属互连过程中给晶圆内引入的大量电荷会扩散到器件内，造成器件的击穿电压变小，晶圆内击穿电压的均匀度也相应变差。因此，如何在不放弃SION层121的情况下，同时又避免SION层121中的氮元素向器件内扩散是业内急需解决的问题。
发明内容
针对以上问题，本发明的目的在于提供一种工艺条件简单、易于实现的能明显改善半导体器件层间介质层隔离效果的方法。
为达成前述目的，本发明一种改善半导体器件层间介质层隔离的方法，该方法通过在半导体器件区上沉积层间介质层，实现层间介质层有效的隔离半导体器件区，具体包括如下步骤：
步骤一：提供半导体器件区，用于在其上形成层间介质层；
步骤二：在步骤一中的半导体器件区上沉积一层SRO（silicon-rich-oxide，富硅氧化硅）层；
步骤三：在SRO层上沉积SION层；
步骤四：在SION层上沉积PSG层；
步骤五：在PSG层上沉积USG层。
根据本发明的一个实施例，所述步骤一中所述半导体器件区包括半导体衬底、形成在所述半导体衬底上的有源区、浅沟槽隔离区，通过在所述半导体衬底中注入P型和N型杂质离子形成P阱和N阱结构，所述浅沟槽隔离区位于所述P阱和N阱之间，在所述半导体衬底上顺序形成栅极氧化层以及多晶硅栅极，所述多晶硅栅极的两侧形成有侧壁层，在所述P阱和N阱上注入掺杂离子形成器件的漏极或源极。
根据本发明的一个实施例，所述半导体衬底为注入P型和/或N型杂质离子的硅衬底。
根据本发明的一个实施例，所述步骤二中SRO层采用CVD（Chemical VaporDeposition，化学气相沉积）的方法沉积，所沉积的SRO层的厚度为200—500埃之间。
根据本发明的一个实施例，所述步骤二中SRO层的厚度为300埃。
根据本发明的一个实施例，所述步骤三中SION层采用CVD的方法沉积。
根据本发明的一个实施例，所述步骤四中PSG层采用LPCVD（Low PressureChemical Vapor Deposition低压化学气相沉积）的方法沉积。
根据本发明的一个实施例，所述步骤五中USG层采用HDPCVD（高密度等离子体化学气相沉积）法沉积。
本发明的有益效果：与现有技术相比，本发明在层间介质层内增加一层SRO膜层，其用来隔离SION层中的氮元素向器件区的扩散，防止SION层中的氮元素对器件可靠性的影响。而SRO本身只是氧化硅，不含其它元素，对器件没有任何负面影响。通过该方法，SION层不仅可以继续保留在层间介质中，发挥隔离后段工艺过程带电粒子的作用，而且有效隔离了SION中氮元素向器件区的扩散，消除了SION对器件可靠性的负面影响，使芯片可靠性和器件电学性能同时得到了满足。本发明方法工艺简单，易实现，隔离效果好。
附图说明
图1是现有工艺中层间介质层的结构示意图；
图2是本发明方法的工艺流程图；
图3是本发明层间介质层在半导体器件区上的结构示意图。
具体实施方式
请继续参阅图1，为了既不放弃SION层121，同时又避免SION层121中的氮元素向底部半导体器件区110内扩散，发明人在现有的ILD介质层内增加一层SRO膜层，即在半导体器件形成后，先后沉积SRO层，SION层，PSG层和USG层。其中，SRO层有效隔离了SION中氮元素向器件区的扩散，消除了SION对器件可靠性的负面影响，使SION可以继续保留在ILD介质中，发挥其隔离后段带电粒子的作用。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
请参阅图2，其为本发明方法的工艺流程图。如图2所示，本发明一种改善半导体器件层间介质层隔离的方法，其是在半导体器件区上沉积层间介质层，实现层间介质层有效的隔离半导体器件区，具体包括如下步骤：
步骤一S210：提供半导体器件区，用于在其上形成层间介质层。请参阅图3，其为本发明层间介质层在半导体器件区上的结构示意图。在一个实施例中，如图3所述的半导体器件区210包括半导体衬底211、形成在所述半导体衬底211上的有源区、浅沟槽隔离区213。在该实施例中，通过在所述半导体衬底211中注入P型和N型杂质离子形成P阱214和N阱215结构，来定义有源区，在P阱214和N阱215上注入掺杂离子形成器件的漏极或源极,然后在P阱214和N阱215之间制作浅沟槽隔离区213。然后在半导体衬底211上顺序形成栅极氧化层216以及多晶硅栅极212，多晶硅栅极212的两侧形成有侧壁层127。请继续参阅图3，所述半导体器件区210上沉积有层间介质层220。在另一个实施例中，所述半导体衬底211可以为注入P型和/或N型杂质离子的硅衬底。
步骤二S220：在上述步骤一中所得结构上沉积一层SRO层221。请继续参阅图3，所述SRO层221覆盖有源区、多晶硅栅极212以及隔离区213。SRO中的硅含量比常规氧化硅大，SRO的制备与常规氧化硅大致相同，该步骤中SRO层221采用CVD方法沉积，其中，所沉积的SRO层221的厚度为200—500埃之间。
步骤三S230：在SRO层221上沉积SION层222。该实施例中，所述SION层222的沉积采用CVD的方法沉积。
步骤四S240：在SION层222上沉积PSG层223。该实施例中，该PSG层223的沉积为采用LPCVD（Low Pressure Chemical Vapor Deposition，低压化学气相沉积）的方法沉积。
步骤五S250：在PSG层223上沉积USG层224。在该实施例中，USG层224的沉积采用HDPCVD方法。
本发明中，经发明人研究表明当所述SRO层221的厚度为300埃时，能起到很好的隔离作用，所生产的产品的良率明显提高。
本发明中SRO层221、SION层222、PSG层223和USG层224共同组成ILD介质层，然后采用CMP（Chemical Mechanical Planarization，化学机械平坦化）使USG层224上表面全面平坦化，以便下道工序的进行。
在该实施例中，所述步骤二S220中利用CVD方法形成SRO层221的过程中，SRO层221在多晶硅栅极的上表面、侧壁及半导体衬底上表面生长的厚度都有一定差别，这个差别即台阶覆盖（Step coverage），一般来说，多晶硅栅极的上表面沉积的SRO层会比较厚，多晶硅栅极的侧壁沉积的SRO层较薄。所述步骤三S230中在利用CVD方法沉积SION层222的过程中，所述SION层222在多晶硅栅极的上表面、侧壁的厚度大于SION层222在半导体衬底上表面生长的厚度。所述步骤四S240中的PSG层223的厚度大于所述SION层222和SRO层的厚度，并且所述PSG层223在多晶硅栅极的上表面、侧壁的厚度小于PSG层223在半导体衬底上表面生长的厚度。所述步骤五S250中的USG层224在半导体衬底上表面生长的厚度大于在多晶硅栅极的上表面、侧壁的厚度。
本发明在层间介质层内增加一层SRO膜层，其用来隔离SION层中的氮元素向器件区的扩散，防止SION层中的氮元素对器件可靠性的影响。而SRO本身只是氧化硅，不含其它元素，对器件没有任何负面影响。通过该方法，SION层不仅可以继续保留在层间介质中，发挥隔离后段工艺过程带电粒子的作用，而且有效隔离了SION中氮元素向器件区的扩散，消除了SION对器件可靠性的负面影响。使芯片可靠性和器件电学性能同时得到了满足。本发明方法工艺简单，易实现，隔离效果好。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种改善半导体器件层间介质层隔离的方法，其特征在于：该方法通过在半导体器件区上沉积层间介质层，实现层间介质层有效的隔离半导体器件区，具体包括如下步骤：
步骤一：提供半导体器件区，用于在其上形成层间介质层；
步骤二：在步骤一中的半导体器件区上沉积一层SRO层；
步骤三：在SRO层上沉积SION层；
步骤四：在SION层上沉积PSG层；
步骤五：在PSG层上沉积USG层。
2.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤一中所述半导体器件区包括半导体衬底、形成在所述半导体衬底上的有源区、浅沟槽隔离区，通过在所述半导体衬底中注入P型和N型杂质离子形成P阱和N阱结构，所述浅沟槽隔离区位于所述P阱和N阱之间，在所述半导体衬底上顺序形成栅极氧化层以及多晶硅栅极，所述多晶硅栅极的两侧形成有侧壁层，在所述P阱和N阱上注入掺杂离子形成器件的漏极或源极。
3.根据权利要求2所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述半导体衬底为注入P型和/或N型杂质离子的硅衬底。
4.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤二中SRO层采用CVD的方法沉积，所沉积的SRO层的厚度为200—500埃之间。
5.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤二中SRO层的厚度为300埃。
6.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤三中SION层采用CVD方法沉积。
7.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤四中PSG层采用LPCVD方法沉积。
8.根据权利要求1所述的改善半导体器件层间介质层隔离的方法，其特征在于：所述步骤五中USG层采用HDPCVD方法沉积。
CN201310269279.9A 2013-06-30 2013-06-30 一种改善半导体器件层间介质层隔离的方法 Active CN104253038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310269279.9A CN104253038B (zh) 2013-06-30 2013-06-30 一种改善半导体器件层间介质层隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310269279.9A CN104253038B (zh) 2013-06-30 2013-06-30 一种改善半导体器件层间介质层隔离的方法

Publications (2)

Publication Number Publication Date
CN104253038A true CN104253038A (zh) 2014-12-31
CN104253038B CN104253038B (zh) 2017-05-10

Family

ID=52187836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310269279.9A Active CN104253038B (zh) 2013-06-30 2013-06-30 一种改善半导体器件层间介质层隔离的方法

Country Status (1)

Country Link
CN (1) CN104253038B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
CN1503333A (zh) * 2002-11-20 2004-06-09 联华电子股份有限公司 自对准双极型晶体管的制造方法与结构
US20050099760A1 (en) * 2003-08-18 2005-05-12 Park Je-Min Semiconductor device including an improved capacitor and method for manufacturing the same
CN101123243A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
KR100832715B1 (ko) * 2006-12-23 2008-05-28 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조방법
US20090095996A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co, Ltd. Semiconductor device
US20090303366A1 (en) * 2008-06-05 2009-12-10 International Business Machines Corporation Interlevel conductive light shield

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627403A (en) * 1993-05-31 1997-05-06 Sgs-Thomson Microelectronics S.R.L. Adhesion between dielectric layers in an integrated circuit
CN1503333A (zh) * 2002-11-20 2004-06-09 联华电子股份有限公司 自对准双极型晶体管的制造方法与结构
US20050099760A1 (en) * 2003-08-18 2005-05-12 Park Je-Min Semiconductor device including an improved capacitor and method for manufacturing the same
CN101123243A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
KR100832715B1 (ko) * 2006-12-23 2008-05-28 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조방법
US20090095996A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co, Ltd. Semiconductor device
US20090303366A1 (en) * 2008-06-05 2009-12-10 International Business Machines Corporation Interlevel conductive light shield

Also Published As

Publication number Publication date
CN104253038B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US8309448B2 (en) Method for forming buried word line in semiconductor device
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
US9230966B2 (en) Capacitor and method of manufacturing the same
US9196700B2 (en) Multi-plasma nitridation process for a gate dielectric
CN110828419A (zh) 包括含硼绝缘图案的集成电路器件
US9673081B2 (en) Isolated through silicon via and isolated deep silicon via having total or partial isolation
US8350311B2 (en) Semiconductor device
CN101197311A (zh) 金属连接结构、半导体器件的制造方法和半导体器件
CN100468687C (zh) 隔离沟槽的填充方法
US8377770B2 (en) Method for manufacturing transistor
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN103839806A (zh) 半导体器件及其制造方法
CN105870201A (zh) Tft器件结构及其制作方法
CN104253038A (zh) 一种改善半导体器件层间介质层隔离的方法
CN102569160B (zh) 半导体器件制作方法
US20090191686A1 (en) Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same
CN105990115A (zh) 一种半导体器件及其制造方法、电子装置
CN101192559A (zh) 隔离沟槽的填充方法
CN105097517A (zh) 一种FinFET器件及其制造方法、电子装置
US8293659B2 (en) Method for fabricating dielectric layer with improved insulating properties
CN105097458A (zh) 一种多晶硅薄膜的沉积方法
US20080308905A1 (en) Semi-conductor device, and method of making the same
CN103346076A (zh) 改善栅氧有源区缺陷的方法
US20180082999A1 (en) Integrated circuits with high voltage devices and methods for producing the same
CN101383381A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant