CN1042433A - 采用微控制器的通用控制系统 - Google Patents

Abstract

一种基于微控制器的控制设备(2)，有主微控制器(4)并由外总线(6)而连到诸如EPROM(8)、EEPROM(16)、RAM(12)等存储器；有装在单个芯片上的辅助电路(20)；有三稳态地址锁存器(22)供启动外编程器(30)使其对系统的各EPROM进行编程之用；有地址译码器(24)能提供各种存储器映象(104)。总线宽度不同的装置可组合成一控制系统。EEPROM的混合写保护器件(26)提供各种保护等级，并方便单个EEPROM内的存取。辅助电路(20)使得与从属控制器(18)的连接带来了方便。

Description

本发明涉及采用微控制器（一种装在半导体芯片上性能有限的中央处理器）的电子控制系统。以微控制器为主要组成部分且采用外存储器和/或辅助“从属”微控制器的电子控制系统往往需要许多辅助电路的支持来执行与系统总线有关的一些功能。本发明包括在电子控制系统各种各样的用途中能执行这些功能的辅助集成电路。

这里要作为本发明的一个最佳实施例进行说明的一个实例是一种控制自动机械变速装置（AMT）用的电子控制系统的一部分，该自动机械变速装置是通过增设了电子控制系统和诸如气动或机电执行机构而实现自动化的机械传动装置和离合器。

本发明是采用某种型式的一些微控制器的多种用途的通用电子控制设备。

本发明的一个目的是提供一种使外部编程器能对作为系统的主微控制器来说是其外部设备的可擦可编程只读存储器（EPROM）进行编程的三稳态地址锁存器。

另一个目的是提供一种能适应各种各样的存储器映象的适应性极强的地址译码器。

另一个目的是给电可擦可编程只读存储器（EEPROM）提供灵活的写入保护。写入保护减少了存储器中的信息由于疏忽而在其上重写从而被擦除的风险;在单个EEPROM中对提供保护和方便性方面都做了不同的妥善处理。

下面更详细地说明上述和其它目的。

图1示出了AMT微控制器系统体系结构方框图的一部分

图2示出了同一个体系结构图的另一部分。图1和2一起体现了许多可能应用本发明的系统的一个实施例。

图3是本发明的辅助电路体系结构更详细的方框图，即一个在图2上以一个方框表示的集成电路。

图4示出了本发明的地址译码器部分。

图5是一个芯片选择映象图（a    chip    select    map），该图与地址译码器有关。

图6画出了一个寄存器地址译码器，它是地址译码器的一部分。

控制AMT用的电子控制装置是本发明值得推荐的一个应用实例。该装置在图1和2中的总编号为2。本说明书把下列详细说明AMT情况的美国专利也包括进来，供参考之用：美国专利4，361，060、4，551，802、4，567，263、4，702，127。

体系结构

这里所述的特定的AMT实施例，其电子控制装置2采用了美国加利福尼亚州圣克拉拉市保韦大道3065号英特尔公司制造的8097BH型主微控制器4（或类似的微控制器）。这种微控制器有一个外总线6供连接到诸如外EPROM8、RAM12和EEPROM16之类的辅助存储器之用（总线宽度可调）和供其它输入/输出之用，必要时可以接一个从属微控制器18。

本发明包括在单个芯片上的一个辅助电路20，该电路在各式各样的用途中执行着与总线有关的一些功能。本发明的电子控制系统具有多方面的适应性，因而还可用作控制AMT以外的许多其它用途的标准组件。有了辅助电路20就可以不用装配一个系统通常需用的各种“胶合式”芯片，而且可以简单地设象组件18那样的任意的从属微控制器。图1和2举例说明了如何将该器件20连接到具有一从属微控制器的系统中。

辅助电路20有四个功能组件（图3），即

.地址锁存器22

.地址译码器24

.EEPROM禁示写入逻辑26

.外接口电路28

下面分别说明这些组件。

三稳态地址锁存器

8097BH微控制器4的系统总线6有16个时分多路复用地址和数据线路。这些线路用以在某一总线周期开始传输地址并稍后在同一个周期中传输数据。锁存器22即为这个多路复用而设的，其作用是在各总线周期用总线6传输数据时的部分总线周期期间为外存储器8、12和16保存地址，见图3。

在某些系统中（包括所述的AMT系统在内）中，最好是能在将程序存储器（EPROM8）焊到电路上之后对其进行编程。这是通过使主微控制器4能够停止对可连接到辅助电路20的地址总线32上的外可编程只读存储器（PROM）编程器30的控制实现的，见图2。该过程要求地址锁存器22是个三稳态的锁存器，以便使外PROM编程器30能控制地址总线32。因此本发明的地址锁存器22包括一些能输出三种状态的输出驱动器34（图3），其中一个状态的阻抗高，因而容许对地址总线的控制由外部设备驱动。

三稳态驱动器34是些由PGMPROM（程序可编程只读存储器）信号在端子36加以控制的逻辑装置，PGMPROM高时，它们的输出端处于高阻抗状态。PGMPROM低时，驱动器34起放大器的作用将地址锁存器22的输出传送到总线32上。在许多常规设计中，任何一种设计都可以使驱动器34达到所要求的外部特性，举例说，PGMPROM信号能将串联连接的晶体管从导通驱动为截止。三稳态驱动器34使EPROM8可以无需从电路上卸下就可加以编程，因此无需配备插座来固定各EPROM。

为使总线上的外存储器8、12、16和其它装置有尽可能多的时间对地址进行译码，地址锁存器22选用透明式的，借助于锁存器22使外部设备8等即使在该地址真正锁存在锁存器22之前也可以使用该地址。当端子38处的地址锁存器启动（ALE）信号高时，锁存器22打开，接收地址，ALE信号低时，锁存器22闭合。

地址译码器

为使本发明可用于许多不同的系统配置，要求地址译码器24的适应性能高得足以适应各种不同的存储器映象（存储器映象表示诸存储器（即RAM、EPROM、EEPROM，I/O）在处理器地址空间内的组织情况）。此外8097BH微控制器4系设计得使其能同时适应8位宽和16位宽的装置等。为在同一个总线上混合使用8位和16位装置，需要规定该装置在各存储单元例如EPROM的总线宽度（图4）

四个地址选择线路40、42、44、46和一个总线宽度线路48的信号是在地址译码器内产生的，而且可以在离开芯片时加以利用，从而可以控制各种对主微控制器和辅助电路来说是外部设备的设备。这些将在下面标题为“从外部可加以利用的地址选择和总线宽度信号”的一节中进一步讨论的线路和信号，它们的名称如下：

PROMSEL′    （40，具有一个三稳态输出驱动器50）

RAMSEL′    （42）

EEPSEL′    （44）

AUXSEL′    （46）

BUSWIDTH    （48）。

此外在地址译码器24中还产生有13个寄存器选择线路，用于内部控制对装在辅助电路芯片本身的诸寄存器的存取情况，见图4和6。这些将在下面标题为“内部寄存器选择线路”的一节中进一步讨论的线路和它们的信号，其名称如下：

WREGWR    宽度寄存器写入    52

PREGWR    PROMsel寄存器写入    54

RREGWR    RAMsel寄存器写入    56

EREGWR    EEPROM寄存器写入    58

AREGWR    AUX（辅助）寄存器写入    60

FIFORD    FIFO（先进先出）读出    62

FIFOWR    FIFO写入    64

STATRD    状态寄存器读出    66

CNFIGWR    配置寄存器写入    68

PORTARD    PORTA读出    70

PORTAWR    PORTA写入    72

PORTBWD    PORTB读出    74

PORTBWR    PORTB写入    76

从外部可加以利用的地址选择和总线宽度信号

从外部可以使用的地址选择线路40等以及在线路48上的总线宽度信号，其作用是提供各种系统可能需要的访问存储器配置的能力而无需另外小规模和中规模的集成电路。由于这种辅助电路是想将其用在存储器映象尚未明确的一些用途中，因此赋予它能有效地配置成能满足各种系统的要求的能力。这是通过在辅助电路20的地址译码器24中设内寄存器78、80、82、84以接收和存储总线6的地址信息实现的，辅助线路20即通过分别控制其四个芯片选择线路40、42、44、46响应总线6的。见图4。组件78包括8个带异步清零（复位）的D型触发器。各触发器由PREGWR信号的上升边定时。

各寄存器78等与译码逻辑电路连接起来，例如PROM寄存器78与PROM译码逻辑电路88连接起来。当地址锁存器22含由PROM寄存器78映象到EPROM的地址时，译码逻辑电路88认出它，并给其三稳态驱动器（开关）50输出一个信号，于是，三稳态驱动器50若不为PGMPROM指令36先有，就经由PROMSEL线路40给EPROM8发送信号。在组件88实现的逻辑占的乘积之和的规范形式（a    canonical    sum    of    products    form    of    the    logic）可用下列方程表示：

PROMSEL＝/（A13＊/A14＊/A15

+/A13＊/A14＊A15＊PROMREG2

+/A13＊A14＊/A15＊PROMREG1

+/A13＊A14＊A15＊PROMREG4

+A13＊/A14＊A15＊PROMREG3

+A13＊A14＊/A15＊PROMREG2

+/A12＊A13＊A14＊A15＊PROMREG5

+A12＊/A13＊/A14＊/A15＊PROMREG0

+/A11＊A12＊A13＊A14＊A15＊PROMREG6

+/A04＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A05＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A06＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A07＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A08＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A09＊A11＊A12＊A13＊A14＊A15＊PROMREG7

+/A10＊A11＊A12＊A13＊A14＊A15＊PROMREG7）

驱动器50与本说明书在别处所述的驱动器34类似。同样（只要没有象驱动器50那样的线路驱动器），寄存器80、82和84系分别与RAM译码器、EEP译码器和AUX译码器逻辑电路连接起来，当选用那些外部设备其中之一时，这些译码器分别给线路RAMSEL、EEPSEL和AUXSEL提供输出信号。

需要通知主微控制器4外部设备的数据总线在任何给定地址的宽度（在所述的实施例中为8或16位）。这借助于宽度寄存器86和宽度译码器逻辑电路96来完成，宽度寄存器86和宽度译码器逻辑电路规定了对应于各芯片选择线路40等所确定的各存储空间的设备总线宽度。宽度寄存器86接收总线6上的地址信息（图4），该地址信息则在宽度译码器逻辑电路96中加以译码。电路96的输出端是BUSWIDTH线路48。该电路连接到主微控制器4的一个输入端子上，如图1和2所示。宽度寄存器86可用寄存器地址译码器100的WREGWR输出线路52上的指令进行编程。

图5的存储器映象104在其垂直轴线106上画出了8097BH主微控制器4的各种存储区，在其水平轴线108上则画出了各选择线路。举例说，线路PROMSEL′，40，它在110栏的标头是缩写为PROM，表示EPROM8。栏112、114和116分别对应于RAM、EEPROM和AUX。BUSWIDTH线路48在映象104是在最后一栏118上表示。映象的栏110、112、114、116内的各块表示其中一个外存储器（例如EPROM8）内的一个区，主微控制器4的个别地址可以映象到该区中。在栏110的块中示出了启动对各块进行的映象的PROM寄存器78中的寄存器二进制位，且各栏的二进制位数都相同。

下面逐个详细说明这些信号。

PROMSEL′-此信号用以选择程序存储器芯片EPROM，8。

8097BH主微控制器4以地址2080H作为其复位向量地址，以2000H与200EH之间的地址作为其中断向量。因此要求无论各配置寄存器的状态如何始终有可能在这些位置访问EPROM。2000H与3FFFH之间的地址总是促使PROMSEL′被驱动得使其处于“真”态（低态）。任何其它有待与该信号一起选择的地址应借助于有关的8位PROMSEL寄存器78加以规定。该寄存器内的二进制位确定如下：

二进制位    地址范围

0    1000H-1FFFH

1    4000H-5FFFH

2    6000H-9FFFH

3    A000H-BFFFH

4    C000H-DFFFH

5    E000H-EFFFH

6    F000H-F7FFH

7    F800H-FFEFH

设定PROMSEL寄存器78中的一个二进制位时，其中一个与该二进制位有关的地址在地址总线32的出现促使PROMSEL′线路被驱动而使其处于“真”态（低态）。

当系统系处在形成过程中或有人想把某一故障加以隔离，有时最好是执行与已装入系统的程序存储器中的软件不同的软件。如果业已采取容许访问总线和使插件板上的存储器芯片停止起作用的措施，这一点是不难通过附上一个子插件进行的。这是由线路120上的PROMON输入信号完成的，见图4。在正常工作的情况下，PROMON信号处于高态，PROMSEL信号40，则按上面谈到的工作。想从某一不在插件板上的存储器进行操作时，可将PROMON信号120变低，这促使PROMSEL′信号40仍然处于“假”态（高态）。

驱动RESET′线路122使其处于“真”态（低态）以此使PROMSEL寄存器78完全清零。同样将EEP（82）、AUX（84）和WIDTH（86）也清零。

由于外PROM编程要求EPROM8由外PROM编程器30选择，因而要求PROMSEL′信号40是三稳态的。在36处的PGMPROM信号是用以控制PROMSEL′三稳态驱动器50的，见图4。PGMPROM36高时，将PROMSEL′40转换到高阻抗状态。

RAMSEL′-此信号线路42是用以选择RAM12的高速暂存存储器（Scratch    pad）和可变数据存储器芯片的。

8097BH含有232个安置在地址18H-FFH之间的一般用途寄存器。这些地址空间在映象104标有124的一行中以“CPU”表示。因此用户可以方便地将任何新加的随机存取存储器直接安置在系统地址空间中这些寄存器上方。OIOOH与OIFFH之间的地址，即映象104的112栏，总是促使PAMSEL′线路被驱动得使其处于“真”态（低态）。任何其它由该RAMSEL′信号所选择的地址必须借助于有关的8位RAMSEL寄存器80加以规定。

当设定RAMSEL寄存器80中的一个二进制位时，如映象104的栏112中所示，其中一个与该二进制位有关的地址在锁存地址总线32上的出现促使RAMSEL′线路42被驱动而使其处于“真”态。

EEPSEL′-此信号用以选择电可擦可编程只读存储器16，该存储器是参数存储存储器（EEPROM）。在许多实时控制应用中，需要有大量的存储器供存储受控制的系统的基本配置，这个基本配置是终端用户偶尔可加以改变的。此外还需要有一个区域来抄录某些无论电源是否中断都想要保存下来的数据或标定值。这两种资料都存储在EEPROM16中。EEPROM是借助于EEPSEL′线路44选取的，见图4。

为使EEPSEL′线路44响应所要求的存储器地址，需要通过有关的8位EEPSEL寄存器规定地址的范围，该寄存器在图4中是用方框82表示的，在映象104是用栏114表示的。寄存器82的二进制位7是个确定图5芯片选择映象104上半部或下半部的控制二进制位。当二进制位7是逻辑1时，其它0至6的二进制位系根据映象的上部字节适当加以解释的。当二进制位7是个逻辑0时，其它那些二进制位则按映象的下部字节加以解释。

地址总线32系连接到EEP译码逻辑92上以传送地址信息A00-A15。总线32上的地址A00-A15是地址锁存器22的输出，它与原来由主微控制器4在其系统总线6上传输的地址相同。设定寄存器82中的一个二进制位时，其中一个在映象与该二进制位有关的地址在地址总线32的出现促使EEPSEL′线路被驱动为使其处于“真”状态（低状态）。如图2所示，总线32也将地址数据A00-A15直接传送到EPROM8、RAM12和EEPROM16上。

AUXSEL′-AUXSEL′线路46是一个为适应需要在总线6上附设其它装置的系统而设的。

为使AUXSEL′线路46响应所要求的存储器地址，需要借助于有关的8位AUXSEL寄存器84确定地址范围。寄存器的二进制位7是个确定寄存器其余七个二进制位的解释的控制二进制位，这在上面谈到EEPROM′时已经谈过了。

总线32将地址信息从地址锁存器22传送到AUX译码器逻辑94，该逻辑也接收来自AUX寄存器84的信息。设定寄存器84中的一个二进制位时，其中一个（在映象104上）与该二进制位有关的地址在总线32上的出现促使AUXSEL′总线46被驱动而使其处于“真”态（低态）。

BUSWIDTH-在线路48上的此信号（图2、3和4）用以通知8097BH主微控制器4有在所选择的地址处的装置（例如RAM12）的总线宽度（8或16二进制位）。主微控制器4用此信息确定总线6的哪个数据线路会含有所要求的数据以及如何顺次存取16位信息。

鉴于2000H与3FFFH之间的地址范围（映象104的区域126）含有复位向量，因而要求该区中BUSWIDTH插脚48（图4）的功能可通过插脚确定下来。PWRWDTH插脚128（图2、3和4）确定BUSWIDTH插脚48在该地址范围的作用。若PWRWDTH插脚128处于高态，则BUSWIDTH插脚48对这些地址来说处于高态，当PWRWDTH插脚处于低态时，BUSWIDTH插脚对这些地址来说处于低态。

BUSIDTH插脚48对映象104栏118所有其它区的地址由16位BUSWIDTH寄存器86内的有关二进制位（图4）确定如下。

二进制位    有关地址范围

0    0100H-01FFH

1    0200H-03FFH

2    0400H-05FFH

3    0600H-07FFH

4    0800H-09FFH

5    0A00H-0BFFH

6    0C00H-0DFFH

7    0E00H-0FFFH

8    1000H-1FFFH

9    4000H-5FFFH

A    6000H-9FFFH

B    A000H-BFFFH

C    C000H-DFFFH

D    E000H-EFFFH

E    F000H-F7FFH

F    F800H-FFEFH

宽度寄存器96接收来自寄存器86PWRWDTH线路128和锁存地址总线32的输入，如图4所示。设定宽度寄存器86中的一个二进制位时，其中一个与该二进制位有关的地址在总线32上的出现促使宽度译码逻辑96将BUSWIDTH48驱动而使其处于高态，表明有一个16位宽的装置在该地址处。

BUSWIDTH寄存器本身（86）是在地址FFF4H处。因为它是一个16位寄存器。在48处的BUSWIDTH信号响应该地址处的高态。所有其它内寄存器为8位宽。

内寄存器选择线路

辅助电路20的体系结构要求其各内寄存器可由8097BH主微控制器4加以访问。图4的地址译码器24含有选择每个这些寄存器需用的逻辑，视如何合适而定供读出或写入存取之用。这个功能由寄存器地址译码器（方框100）执行。更详细的情况如图6所示。

FFFOH与FFFFH之间的地址是留给这些内寄存器用的，如映象104的顶行130所示的那样。各内寄存器的特点如下。

寄存器    二进制位    地址    存取方式

PROMSEL寄存器    8位    FFF0H    只写

RAMSEL寄存器    8位    FFF1H    只写

EEPSEL寄存器    8位    FFF2H    只写

AUXSEL寄存器    8位    FFF3H    只写

BUSWIDTH寄存器    8位    FFF4H    只写

FIFO输出寄存器    8位    FFF6H    只写

FIFO输入寄存器    8位    FFF6H    只读

FIFO状态寄存器    8位    FFF8H    只读

配置    寄存器    8位    FFF8H    只写

I/O    PORTA    8位    FFFAH    读/写

I/O    PORTB    8位    FFFCH    读/写

如图6所示，去寄存器地址译码器100的一个输入线为WRL′线路132。它传送着来自主微控制器4的写入低字节控制信号。PREG写入逻辑组件134接收该信号，该信号控制图4的只写PROMSEL寄存器78。PREG写入逻辑也接收来自锁存地址总线32的各输入。若锁存地址总线32具有地址FFFOH时出现WRL′信号，PREG写入逻辑134输出PREGWR信号，该信号在线路54上传送到PROMSEL寄存器78。寄存器地址译码器的其它只写逻辑电路以类似的方式工作。

组件134的内容可用下列方程表示：

PREGWR＝（/A00＊/A01＊/A02＊/A03＊A04＊A05＊A06＊A07＊A08＊A09＊A10＊A11＊A12＊A13＊A14＊A15/WRL）

图6的各读/写逻辑电路认出自己的地址时，接收来自总线32的地址并给两个或非门输出一个信号。

有些寄存器共用一些同样的地址。那是可以容许的，因为有重叠现象存在时，一个寄存器就只读，另一个寄存器就只写。组件136SCONF选择逻辑是一般的组件。它收到自己的地址FFF8H时，就在线路138上将信号输出到两个或非门140、142上。门140有另一个来自WRL′线路132的输入。地址FFF8H和写入信号WRL′同时出现时促使或非门140在线路68上将配置写入信号CNFIGWR输出到只写配置寄存器（图中未示出）上。

或非门142在线路150上从主微控制器4接收RD′读出控制信号。该信号与来自总线32的地址FFF8H一致时，或非门142就在线路66上将STATRD信号输出到只读FIFO状态寄存器（图中未示出）上。

EEPROM特殊写入保护

控制系统中的电可擦可编程只读存储器（EEPROM）给不难由操作软件加以改变的非易失存储器带来方便。但由于它可轻易地加以改变，所以存在着因干扰或出差错的微控制器使其中的数据变质的更大风险，所述干扰或差错可因电磁干扰或系统低电压的影响引起的。

所述实施例的EEPROM16中存储有两种信息。第一种信息是一些与受控制的系统的结构或数值有关的应用上的特定参数，例如与卡车、发动机的轴距（wheel    base）有关的标定值、传动装置中的齿轮数等。它们在一个系统使用寿命内只需输入一两次，例如系统在装配之前进行的试验中和以后将系统装在指定的卡车上时。

另一种信息需要较频繁地（例如每天一次或以上地）加以更新。这包括故障诊断表的信息和某些变化可能性极大的标定值。因此，最好是将一些EEPROM16适当地用于写入操作，其余的则加以保护使其免受因正常操作过程中可能产生的不希望有的写周期所引起的变质的侵袭。

本发明的系统包括一些必要时给参数信息提供安全保护，同时适宜易于对经常必须更新的数据进行修改的场合的电路。这个问题是通过借助图3线路146上的EEPOUT′信号控制对EEPROM16的容许输出加以解决的。EEPROM原来系设计得使其在其允许输出处于“真”态时不可能往其中写入。因此若形成了这样一种作用过程，使得当EEPSEL′信号（EEPROM选择信号）在得知不应进行写入的各位置时而处于“真”态时，允许输出总是被变成“真”态，则已加上了有效的保护层。

当外插脚EEPLOCK148上加以逻辑高信号时，在EEPROM低于地址FEOOH的各位置上禁止进行写入操作。这是通过每当其中一个这些地址往EEPSEL′线路44上译码时不断地认定EEPROM允许输出（EEPOUT′146）信号而完成的。

往低于FEOOH的EEPROM地址上写入的能力视乎EEPLOCK插脚148的状态而定。若EEPLOCK处于“真”态（高态），则无论（在150处的）RD′信号或（在132处）来自主微控制器4的WRL′信号的状态如何，任何在这些较低的地址内对EEPROM16的访问促使EEPOUT′信号146被变为“真”态。

插脚148上的逻辑信号可借助于一外部跨接线加以改变。若EEPLOCK148处于“假”态（接地），则当进行这种访问时，只有当读出线路RD′信号处于“真”态（低态）时，EEPOUT′146才被变为“真”态。因此当系统处于不受保护的状态时，允许输出是导通或是截止视乎有无读或写信号存在而定。

由FEOOH至FFEFH而安置的EEPROM不受保护，因而始终可借助有效的写循环写入。方便但不可保护的存储器（在上部的各地址）是为经常须修改的数据而设的，且对于不经常修改的数据各下部地址对硬件进行了强有力的保护。

主微控制器可借助于状态寄存器读出EEPLOCK插脚148的状态。

在组件26中实施的逻辑其乘积之和的规范形式可用下列方程表示：

EEPOUT＝/（/A15＊EEPLOCK＊/EEPSEL

+/A14＊EEPLOCK＊/EEPSEL

+/A13＊EEPLOCK＊/EEPSEL

+/A12＊EEPLOCK＊/EEPSEL

+/A11＊EEPLOCK＊/EEPSEL

+/A10＊EEPLOCK＊/EEPSEL

+/A09＊EEPLOCK＊/EEPSEL

+/EEPSEL＊/RD）

处理器间的通信

某些控制在应用上要求比特定的单个微控制器具有更强的能力。8097BH主要是设计成独立的微控制器，因此，它不具备使得将其方便地归并到要求一个以上微控制器的系统中的控制信号。在用从属装置完成控制器之间必需的通信时要进行大量的内务操作以便达到例如同步化的目的。

本发明的装置设有一对先进先出（FIFO）存储器以消除两个微控制器相互通信时通常需用的同步化装置。这些存储器个个系1字节宽32字节深。它们安置在图3的外接口28中。其中一个可由主8097BH主微控制器4写入并由从属微控制器18读出。另一个可由从属装置18写入并由主微控制器4读出。这些FIFO存储器具有灵活的中断能力。因此发生在两个FIFO内的各种情况都能使两个中的任何一个微控制器中断。

灵活的输入/输出端口

辅助电路中设有可独立地用作输入端口或输出端口的两个8位端口。它们叫做端口A和端口B。构成各端口的其中12个插脚与从属微控制器18及主微控制器4之间的控制器间通信接口（图3中组件28的一部分）多路复用。其余的四个插脚始终可用以进行输入/输出。

信号功能

下表是各种规定信号的逻辑功能一览表，其中表示输入和/或输出的一栏是指辅助电路20的各输入端和输出端：

AD00-AD15    I/O    8097BH地址和数据总线。

A00-A15    输出    锁存地址总线。

PORTA    I/O    多路复用的8位I/O端口和从属处理器数

据总线。

PORTB    I/O    多路复用8位I/O端口和从处理器控制接

口。

ALE    输入    来自8097BH处理器的地址锁存允许信号。

RD′    输入    来自8097BH处理器的读出控制信号。

WRL′    输入    来自8097BH处理器的写入低字节控制信

号。

PGMPROM    输入    程序PROM允许控制信号。

EEPLOCK    输入    EEPROM写周期封锁。

RESET′    输入    主复位信号。

PWRWDTH    输入    程序存储器在地址2000H和3FFFH之间的

宽度。

MODE    输入    确定PORTA和PORTB信号的操作方式。

PROMON    输入    PROMSEL′译码允许信号。

PROMSEL′    输出    PROM选择线路。

RAMSEL′    输出    RAM选择线路。

EEPSEL′    输出    EEPROM选择线路。

AUXSEL′    输出    AUXILIARY选择线路。

BUSWIDTH    输出    总线宽度处理器控制线路。

EEPOUT    输出    EEPROM输出允许控制线路。

MAXTINT    输出    主处理器（8096BH）外部中断。

只要可能，上述公开的内容系以最能清楚说明本发明的基本原理的方式，即用方框图，进行介绍。为简明起见，这里省略了那些对熟悉本技术领域的人士来说是普通的、周知的和常用的逻辑门、寄存器等常规电路的细节。尽管这里通过介绍一特定的实施例来举例说明本发明的内容，但应该理解的是，本发明的基本原理是可应用于各种各样的控制系统的。举例说，本发明可与或不与从属微控制器配用而加以应用。本发明（如权利要求书所示的那样）应用范围极广。

Claims (11)

1、一种控制系统，其特征在于，该系统包括：一微控制器(4)

EPROM装置(8)，供存储程序之用，且具有一总线(32)；

三稳态地址锁存装置(22)，接收来自所述微控制器(4)的地址(6)，用以通过其三个可选择的输出状态的两个状态将所述各地址传递到所述总线(32)上；

编程装置(30)，系所述微控制器(4)的外部设备，且可与所述总线(32)连接起来，供对所述EPROM装置(8)进行编程之用；

指令(36)提供装置，用以提供启动所述编程装置(30)使其对所述EPROM装置(8)进行编程的指令；

所述三稳态地址锁存装置(22)包括接收所述指令(36)的开关装置(34)，用以选择所述三个输出状态的高阻抗第三状态以便使所述编程装置(30)可以对所述EPROM装置(8)进行编程。

2、如权利要求1所述的控制系统，其特征在于，该系统还包括：

地址译码装置（24），也接收来自所述微控制器（4）的地址（6），且包括装置（78，88），装置（78，88）根据所述地址给EPROM选择线路（40）提供选择信号以选择所述通信用的EPROM装置;

三稳态驱动装置（50），接收所述指令（36）和所述选择信号，且根据所述指令而封锁所述选择信号，并给所述EPROM选择线路（40）提供高阻高抗输出。

3、控制手动换挡自动变速器的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4）;

EPROM装置（8），用以存储程序，且具有一总线（32）;

三稳态地址锁存装置（22），接收来自所述微控制器（4）的地址（6），用以将所述地址通过其三个可选择的输出状态的两个状态传递到所述总线（32）上;

三稳态地址锁存装置（22），接收来自所述微控制器（4）的地址（6），用以将所述地址通过其三个可选择的输出状态的两个状态传递到所述总线（32）上;

编程装置（30），系所述微控制器（4）的外部设备，且可与所述总线（32）连接起来，供对所述EPROM装置（8）进行编程之用;

指令提供装置（36），用以提供启动所述编程装置（30）使其对所述EPROM装置（8）进行编程的指令;

所述三稳态地址锁存装置（22）包括接收所述指令（36）的开关装置（34）的开关装置（34），用以选择所述三个输出状态的高阻抗第三状态使所述编程装置（30）可以对所述EPROM装置（8）进行编程。

4、一种控制系统，其特征在于，该系统包括：

-微控制器（4），用以通过输出和接收包含地址和数据的信息（6）与多个系微控制器的外部设备装置（8，等）有选择地进行通信，且能以具有选自至少两种总线宽度的总线宽度的形式传递信息;

多个装置（8，等）系微控制器（4）的外部设备，个个具有预定的其中一种所述总线宽度;

地址译码装置（24），接收来自所述微控制器（4）的地址，并存储地址（78，等）以便从这些地址获取识别所要求的外部设备的信息;

所述地址译码装置（78，80，82，84，88，90，92，94），供可编程地存储任何各存储器映象;

总线宽度装置（86，96），装在所述地址译码装置（24）中，用以存储确定各外部设备（8，等）的所述预定总线宽度的信息，且用以将某一选定的外部设备的总线宽度通知（48）所述微控制器（4）使该微控制器能以具有所选择的外部设备的总线宽度的形式传递信息。

5、在控制手动换挡自动变速器的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），用以通过输出和接收包含地址和数据的信息（6）而与多个系微控制器的外部设备的装置（8，等）有选择地进行通信，且能以具有选自至少两种总线宽度的总线宽度的形式传递信息;

多个装置（8，等）系微控制器（4）的外部设备，个个具有预定的其中一种所述总线宽度;

地址译码装置（24），接收来自所述微控制器（4）的地址，并存储地址（78，等），以便从这些地址获取识别所要求的外部设备的信息;

所述地址译码装置包括装置（78，80，82，84，88，90，92，94），供可编程地存储任何各程序存储器映象;

总线宽度装置（86，96），装在所述地址译码装置（24）内，用以存储确定各外部设备（8，等）的所述预定总线宽度的信息，且可以将某一选定的外部设备的总线宽度通知（48）所述微控制器（4），使该微控制器能以具有所选择的外部设备的总线宽度的形式传递信息。

6、一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），能传递信息，该信息包括数据、地址和包括其它装置（16，等）所用的读和写指令（150，132）在内的指令（6，等）;

EEPROM装置（16），与所述微控制器通信，且具有存储信息用的预定不可保护的地址区和预定的选择性保护地址区（104）;

地址译码装置（24），与所述微控制器（4）及所述EEPROM装置（16）通信，用以接收来自所述微控制器的地址（6，32）并利用它们（82，92）访问所述EEPROM装置;

封锁信号装置（148），用以有选择地提供一封锁信号，以便保护和不保护所述EEPROM装置（16）的所述可保护的地址区;

禁止写逻辑装置（26），用以接收至少所述封锁信号和地址信息，且当所述EEPROM装置的所述可保护区受访问时，若所述锁定信号指定要保护，就响应所述封锁信号（148）禁止往所述EEPROM装置写入，若所述封锁信号不指定要保护，就响应所述封锁信号不禁止写入。

7、如权利要求6所述的控制系统，其特征在于，所述EEPROM装置（16）包括一允许输出线路（146），该线路当其信号处于“真”态时，促使EEPROM装置输出并防止往EEPROM装置上写入，该系统还包括：

设备选择装置（82，92），用以根据来自所述控制器的信息提供选择EEPROM装置的设备选择信号（44）;

其中所述禁止写入的装置（26）包括在所述保护区受访问且所述设备选择信号（44）处于“真”态时若所述封锁信号指定要保护就将所述允许输出线路（146）变为“真”态的装置。

8、在控制手动换挡自动变速器的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），能够传传递信息，该信息包括数据、地址和包括其它装置（16，等）所用的读和写指令在内的指令（6，等）;

EEPROM装置（16），与所述微控制器通信，且具有供存储信息用的预定不可保护的地址区和预定的可选择保护的地址区（104）;

地址译码装置（24），与所述微控制器（4）及所述的EEPROM装置（16）通信，用以接收来自所述微控制器的地址（6，32）并利用它们（82，92）访问所述EEPROM装置;

封锁信号装置（148），用以有选择地提供一个封锁信号，以便保护和不保护所述EEPROM装置（16）的所述可保护的地址区;

禁止写入逻辑装置（26），用以接收至少所述封锁信号和地址信息，且当所述EEPROM装置的所述可保护区受访问时，若所述封锁信号指定要保护，就响应所述封锁信号（148）禁止往所述EEPROM装置写入，若所述封锁信号不指定要保护，就响应所述封锁信号不禁止写入。

9、在控制手动换挡自动变速器的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），能够传递信息，该信息包括数据、地址和包括其它装置（16，等）所用的读和写指令（150，132）在内的指令（6，等）;

EPROM装置（8），用以存储程序，且具有一总线（32）;

三稳态地址锁存装置（22），接收来自所述微控制器（4）的地址（6），用以将所述地址通过其三个可选择的输出状态的两个状态传递到所述总线（32）上;

编程装置（30），系所述微控制器（4）的外部设备，且可与所述总线（32）连接起来，供对所述EPROM装置（8）进行编程之用;

指令（36）提供装置，用以提供启动所述编程装置（30）使其对所述EPROM装置（8）进行编程的指令（36）;

所述三稳态地址锁存装置（22）包括接收所述指令（36）的开关装置（34），用以选择所述三个输出状态的高阻抗第三状态使所述编程装置（30）可对所述EPROM装置（8）进行编程;

EEPROM装置（16），与所述微控制器通信，且具有供存储信息用的预定的不可保护的地址区和预定的选择保护地址区（104）;

地址译码装置（24），与所述微控制器（4）及所述EEPROM装置（16）通信，用以接收来自所述微控制器的地址（6，32）并利用它们（82，92）访问所述EEPROM装置;

封锁信号装置（148），用以有选择地提供封锁信号，以便保护和不保护所述EEPROM装置（16）的所述可保护的地址区;

禁止写入逻辑装置（26），用以接收至少所述封锁信号和地址信息，且当所述EEPROM装置的所述可保护区受访问时，若所述锁定信号指定要保护，就响应所述封锁信号（148）禁止往所述EEPROM装置写入，若所述封锁信号指定要保护，就响应所述封锁信号不禁止写入。

10、在控制手动换挡自动变速器用的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），用以通过输出和接收包含地址和数据的信息（6）与多个系微控制器的外部设备的装置（8，等）有选择地进行通信，且能以具有选自至少两种总线宽度的总线宽度的形式传递信息;

多个装置（8，等），系微控制器（4）的外部设备，个个具有预定的其中一种所述总线宽度;

所述多个包括EPROM装置（8），用以存储程序，且具有一总线（32）;

三稳态地址锁存装置（22），接收来自所述微控制器（4）的地址（6），用以将所述地址通过其三个可选择的输出状态的两个状态传递到所述总线（32）上;

编程装置（30），系所述微控制器（4）的外部设备，且可与所述总线（32）连接起来，供对所述EPROM装置（8）进行编程之用;

指令（36）提供装置，用以提供启动所述编程装置（30）使其对所述EPROM装置（8）进行编程的指令（36）;

所述三稳态地址锁存装置（22）包括接收所述指令（36）的开关装置（34），用以选择所述三个输出状态的高阻抗第三状态使所述编程装置（30）可以对所述EPROM装置（8）进行编程;

地址译码装置（24），接收来自所述微控制器（4）的地址，并存储地址（78，等），以便从这些地址获取识别所要求的外部设备的信息;

所述地址译码装置包括装置（78，80，82，84，88，90，92，94），供可编程地存储任何各程序存储器映象;

总线宽度装置（86，96），装在所述地址译码装置（24）中用以存储确定各外部设备（8，12，等）的所述预定总线宽度的信息，且用以将某一选定的外部设备的总线宽度通知（48）所述微控制器（4），使该微控制器能以具有所选择的外部设备的总线宽度的形式传递信息。

11、在控制手动换挡自动变速器用的电子控制装置中的一种控制系统，其特征在于，该控制系统包括：

-微控制器（4），能有选择地与多个微控制器的外部设备（8，16，等）传递包括数据、信息和包括读和写指令（150，132）在内的指令（6，等），所述信息取具有一选自至少两种总线宽度的总线宽度的形式;

各所述多个装置具有预定的其中一种所述总线宽度;

地址译码装置（24），接收来自所述微控制器（4）的地址，且存储地址（78，等），以便从这些地址获取识别所要求的外部设备的信息;

所述地址译码装置包括装置（78，80，82，84，88，90，92，94），供可编程地存储任何各程序存储器映象;

总线宽度装置（86，96），装在所述地址译码装置（24）中，用以存储确定各外部设备（8，12，等）的所述预定总线宽度的信息，且用以将某一选定的外部设备的总线宽度通知（48）所述微控制器（4），使该微控制器能以具有选择的外部设备的总线宽度的形式传递信息;

EEPROM装置（16），用以与所述微控制器通信，并且有用于存储信息的预定的不可保护的地区和预定的可有选择保护的地址（104）。

所述地址译码装置（24）与所述微控制器（4）及所述EEPROM装置（16）通信，用以接收来自所述微控制器的地址（6，32）并利用它们（82，92）访问所述EEPROM装置;

封锁信号装置（148），用以有选择地提供一封锁信号，以便保护和不保护所述EEPROM装置（16）的所述可保护的地址区;

禁止写入逻辑装置（26），用以接收至少所述封锁信号和地址信息，且当所述EEPROM装置的所述可保护区受访问时，若所述封锁信号指定要保护，就响应所述封锁信号（148）禁止往所述EEPROM装置写入，若所述封锁信号不指定要保护，就响应所述封锁信号不禁止写入。

Images