CN104241188B - 一种立体集成电感结构的制备方法 - Google Patents

一种立体集成电感结构的制备方法 Download PDF

Info

Publication number
CN104241188B
CN104241188B CN201410470308.2A CN201410470308A CN104241188B CN 104241188 B CN104241188 B CN 104241188B CN 201410470308 A CN201410470308 A CN 201410470308A CN 104241188 B CN104241188 B CN 104241188B
Authority
CN
China
Prior art keywords
metal
insulating barrier
preparation
grommet
dimensional integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410470308.2A
Other languages
English (en)
Other versions
CN104241188A (zh
Inventor
梅绍宁
鞠韶复
朱继锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201410470308.2A priority Critical patent/CN104241188B/zh
Publication of CN104241188A publication Critical patent/CN104241188A/zh
Application granted granted Critical
Publication of CN104241188B publication Critical patent/CN104241188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及半导体制造技术领域,尤其涉及一种立体集成电感结构的制备方法,可以实现三维立体结构的电感,并通过制备顶部金属导线与底部金属导线互联形成以磁芯为中心单方向绕行的立体螺旋状的电感线圈,可以极大的提高电感磁通量以增加电感值的同时降低涡旋电流,并提高品质因数Q值以及电感线圈的性能。

Description

一种立体集成电感结构的制备方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种立体集成电感结构的制备方法。
背景技术
随着科学技术的进步以及社会信息化程度的提高,计算机、通讯等越来越多的技术领域均采用射频技术,促进了射频技术(RFIC)的高速发展,对于高频率、小功耗、低失真的射频技术的要求,使得电感线圈成为必要,电感线圈是由导线绕制在导线框架上,导线彼此相互绝缘,而绕制可以是空心的也可以是包含铁芯,简称电感,电感主要用于对交流信号进行隔离、滤波或者与电容、电阻组成谐振回路。而评价电感性能最重要的指标为品质因数Q(quality),品质因数Q表示为一个储能器件(如电感线圈、电容等)、谐振电路中所储能量同每周期损耗能量之比,因此提高电感的品质因数Q可以提高集成电感的性能指标。
现有技术中大多数采用平面结构的集成电感,由于这种集成电感制作于衬底平行的平面上,在高频条件下,衬底中会形成涡旋电流(Eddy Current),涡旋电流的方向与电感线圈中的电流方向相反,这必然会导致电感线圈的磁通量减少,额外的能量损失较大并使得整个电感的Q值下降。另外现有技术中,集成电感由于集成电路的制程与材料的限制,很难同时达到高电感值和高品质因数Q值。
现有技术中以减少衬底的损耗入手来解决衬底中涡旋电流的问题,但是采用的均是平面结构的集成电感,受到平面电感工作原理的限制无法从根本上解决问题,无法提高电感磁通量以增加电感值的同时降低涡旋电流并提高品质因数Q值,因此发明一种高性能的集成电感器件成为半导体制造技术领域的一个难题。
发明内容
鉴于上述问题,本发明提供一种立体集成电感结构的制备方法,以解决无法提高电感磁通量以增加电感值的同时降低涡旋电流并提高品质因数Q值的缺陷。
本发明解决上述技术问题所采用的技术方案为:
一种立体集成电感结构的制备方法,其中,所述方法包括:
步骤S1、提供一半导体衬底,并于所述半导体衬底之上依次制备第一绝缘层和底层金属薄膜,并去除部分所述底层金属薄膜,以于所述第一绝缘层之上形成若干平行排列的底部金属导线;
步骤S2、制备第二绝缘层覆盖所述若干底部金属导线及所述第一绝缘层暴露的表面,并刻蚀所述第二绝缘层,以于各所述底部金属导线的长度延伸方向的两端部区域之上均形成一第一通孔;
于所述第一通孔中填充第一金属,以于所述底部金属导线之上形成两列第一金属孔连线;
步骤S3、制备第三绝缘层覆盖所述第一金属孔连线和所述第二绝缘层的上表面,并刻蚀第三绝缘层,以于各所述第一金属孔连线之上形成一第二通孔以及若干凹槽;
所述若干凹槽包括环绕设置所有第二通孔的一环形凹槽以及与各列第一金属孔连线延伸方向平行的若干条状凹槽;
于所述第二通孔和所述凹槽中填充第二金属,以于各所述第一金属孔连线之上均形成一第二金属孔连线,以及若干磁芯;
步骤S4、制备第四绝缘层覆盖所述第二金属孔连线、所述磁芯和所述第三绝缘层的上表面,并刻蚀第四绝缘层,以于各所述第二金属孔连线之上均形成一第三通孔;
于所述第三通孔中填充第三金属,以于所述第三通孔中形成一第三金属孔连线;
步骤S5、制备顶层金属薄膜覆盖所述第三金属孔连线和所述第四绝缘层的上表面;刻蚀所述顶层金属薄膜,以形成若干平行排列的顶部金属导线;
其中,所述顶部金属导线通过所述第三金属孔连线、所述第二金属孔连线和所述第一金属孔连线将所述底部金属导线首尾依次连接。
较佳的,上述的立体集成电感结构的制备方法,其中,步骤S5中,与所述底部金属导线在垂直投影方向上构成一定夹角刻蚀所述顶层金属薄膜以形成所述顶部金属导线。
较佳的,上述的立体集成电感结构的制备方法,其中,所述第一金属与所述第三金属的材质均为金属导体材质。
较佳的,上述的立体集成电感结构的制备方法,其中,所述金属导体材质为钨,铝或铜。
较佳的,上述的立体集成电感结构的制备方法,其中,所述第二金属的材质为铁磁金属材质。
较佳的,上述的立体集成电感结构的制备方法,其中,所述铁磁金属材质为钴或镍。
较佳的,上述的立体集成电感结构的制备方法,其中,所述底层金属薄膜与所述顶层金属薄膜的材质均为铝金属。
较佳的,上述的立体集成电感电容结构的制备方法,其中,步骤S2~S5中,任一填充金属或者制备绝缘层工艺之后均需要进行化学机械抛光工艺。
上述技术方案具有如下优点或有益效果:
本发明公开了一种立体集成电感结构的制备方法,可以实现三维立体结构的电感,通过制备顶部金属导线与底部金属导线互联形成以磁芯为中心单方向绕行的立体螺旋状的电感线圈,可以极大的提高电感磁通量以增加电感值的同时降低涡旋电流,并提高品质因数Q值以及电感线圈的性能。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图,重点在于示出本发明的主旨。
图1是本发明中立体集成电感的结构示意图;
图2是本发明中立体集成电感的侧面剖面的结构示意图;
图3是本发明中立体集成电感的俯视结构示意图;
图4a~8b是本发明中立体集成电感的制备工艺流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
为可以提高电感磁通量以增加电感值的同时降低涡旋电流,并提高品质因数Q值以及电感线圈的性能,需要制备一种立体集成电感结构,包括:金属框架,在该金属框架围成的区域内设有若干并排的片状磁芯,各磁芯的两端分别固定在金属框架内侧相对的两面;另外还包括电感线圈,电感线圈呈立体螺旋状并单方向多圈环绕在金属框架围成区域内的所有磁芯上。
下面结合具体的附图说明对本发明作详细的介绍。
如图1~8b所示,图3为图2中所示结构的俯视图,图4b为图4a中所示结构的俯视图,图5b为图5a中所示结构的俯视图,图6b为图6a中所示结构的俯视图,图7b为图7a中所示结构的俯视图,图8b为图8a中所示结构的俯视图。
具体的,在本发明的实施例中,图1中的立体集成电感结构包括金属框架1,优选的该金属框架1的材质为金属材料,且该金属框架1为一矩形结构,其中该金属框架1围成的区域内还设有若干并排的片状磁芯2,该若干磁芯2的首端以及末端优选的分别固定连接于金属框架1的长边一内侧和长边另一内侧且任一磁芯2均垂直于金属框架1的长边两内侧。
另外,在本发明的实施例中,磁芯2以相等间隔、平行分布于金属框架1围成区域的内侧,如图2和图3所示。
值得注意的是,在金属框架1与磁芯2间的空隙中、磁芯2之间的空隙中以及磁芯2与电感线圈间还填充的绝缘介质6(如二氧化硅介质),该绝缘介质6用以绝缘相邻的磁芯2、磁芯2与金属框架1以及电感线圈与磁芯2。互相绝缘的薄片状的磁芯2,一方面可以增加电感值,另一方面可以大大减少磁芯2中的涡旋电流,且由于二氧化硅是非常好的绝缘介质,不会由于较高频率的磁场而引起的镜像电流效应,从根本上解决了涡旋电流问题。
在本发明实施例中,该立体集成电感结构中的电感线圈(材质为金属材料)具体包括:若干第一金属线3、若干第二金属线4以及若干第三金属线5,优选的,第一金属线3、第二金属线4以及若干第三金属线5的材质均相同。
更具体的,第一金属线3与第二金属线4的首端、第一金属线3与第二金属线4的末端,在垂直方向上的投影均相互重合,且投影点均位于金属框架1与若干磁芯2中最外侧磁芯2组成的区域内。
其中,磁芯2上侧的第一金属线3的首端通过第三金属线5连接和第一金属线3首端垂直方向上的投影重合的第二金属线4的首端,且与第一金属线3首端垂直方向上的投影重合的第二金属线4的末端通过第三金属线5连接第一金属线3相邻的另一第一金属线3的末端,并依次循环最终形成呈立体螺旋状并单方向多圈环绕在金属框架1围成区域内的所有磁芯2上的电感线圈。
另外,基于上述结构,本发明还涉及到一种立体集成电感结构的制备方法,包括:
步骤S1、对一半导体衬底进行加工,具体的在该半导体衬底11之上依次制备第一绝缘层12(制备第一绝缘层后需快速的进行热退火工艺,使其形成致密的绝缘层)和底层金属薄膜,并去除部分底层金属薄膜,使其在第一绝缘层12上方形成若干底部金属导线13,其中所有的底部金属导线13平行排列在第一绝缘层12的上表面,如图4a和4b所示。
在本发明的实施例中,上述的底层金属薄膜的材质为铝金属,且底部金属导线13作为上述电感线圈的第二金属线4。
步骤S2、采用等离子体化学气相沉积法在上述若干平行排列的底部金属导线13的上表面以及在第一绝缘层12暴露的上表面继续沉积第二绝缘层14,然后采用电感耦合等离子体(Inductively Coupled Plasma,简称ICP)或者反应离子刻蚀(Reactive IonEtching,简称RIE)等刻蚀工艺刻蚀该第二绝缘层14,均形成位于底部金属导线的长度延伸方向两端的端部区域上的一第一通孔。
在本发明的实施例中,在该第一通孔填充第一金属,形成位于底部金属导线13端部区域上方的两列第一金属孔连线15,如图5a和5b所示。
在本发明的实施例中,上述的第一金属的材质可以为钨,铝,铜或其他金属导体材质,作为一个优选的实施例,该第一金属的材质可选为钨或铝。
同时为了优化立体集成电感的制备工艺,需要在淀积第二绝缘层14和于第一通孔中填充第一金属后均需要进行化学机械抛光(Chemical mechanical polishing,简称CMP)工艺。
优选的,第二绝缘层14与第一绝缘层12的材质相同,如均可选为二氧化硅或其他绝缘材质;当然,上述的第二绝缘层14与第一绝缘层12的材质也可不同,只要其材质为具有绝缘性能且能满足工艺需求即可。
步骤S3、继续采用等离子体化学气相沉积法在第二绝缘层14和第一金属孔连线15的上表面淀积第三绝缘层16,优选的,该第三绝缘层16的材质与第二绝缘层14的材质可相同或不相同,只要其选择的材质具有绝缘性能且能满足工艺需求即可。然后采用ICP或者RIE刻蚀工艺刻蚀部分第三绝缘层16,分别形成将各第一金属孔连线15上表面予以暴露的一第二通孔,以及若干包括环绕设置所有第二通孔一环状凹槽以及与各列第一金属孔连线15延伸方向平行的若干条状凹槽。
为了提高立体集成电感的性能,本发明实施例中需要提供磁芯,来增强磁能的存储效果,因此在完成凹槽与第二通孔工艺之后于各凹槽和第二通孔中填充第二金属(该第二金属的材质可选为如钴或镍等铁磁金属材质)形成各第一金属孔连线上方的一第二金属孔连线18以及若干磁芯17,如图6a和6b所示。
其中,上述若干磁芯17构成上述金属框架1。
在本发明的实施例中,为了优化立体集成电感的制备工艺,需要在淀积第三绝缘层16和于第二通孔、凹槽中填充第二金属后均需要进行CMP工艺。
步骤S4、继续采用等离子体化学气相沉积法在第三绝缘层16、第二金属孔连线18以及磁芯17的上表面淀积第四绝缘层19,然后采用ICP或者RIE刻蚀工艺刻蚀第四绝缘层19,形成各第二金属孔连线18上方的一第三通孔并予以暴露第二金属孔连线18。
继续在第三通孔中填充第三金属,以于每个第三通孔中形成一第三金属孔连线20,进而形成如图7a和7b所示的结构。
在本发明的实施例中,第三金属与第一金属的材质可以相同或不同,例如该第三金属和第一金属的材质均可为钨、铝或铜等金属导体材质,作为一个优选的实施例第三金属和第一金属的材质为钨和/或铝。
同样,淀积第四绝缘层19以及填充金属材料之后需要进行CMP工艺,优化立体集成电感结构的制备工艺。
优选的,第一绝缘层12、第二绝缘层14、第三绝缘层16和第四绝缘层19的材质均可相同也可不同,作为一个优选的实施例,上述的第一绝缘层12、第二绝缘层14、第三绝缘层16和第四绝缘层19的材质均可选择为二氧化硅。
步骤S5、在第三金属孔连线20以及第四绝缘层19的上表面继续淀积一顶层金属薄膜,刻蚀该顶层金属薄膜形成若干平行排列的顶部金属导线21,如图8a和8b所示。
在本发明的实施例中,与底部金属导线13在垂直投影方向上构成一定夹角刻蚀该顶层金属薄膜以形成上述顶部金属导线21,也就是说,底部金属导线13与顶部金属导线21在垂直投影方向上构成一定夹角,便于后续形成螺旋状电感线圈,该顶部金属导线21作为上述电感线圈的第一金属线2。其中,该顶层金属薄膜与底层金属薄膜材质可以不相同,作为一个优选的实施例,上述的顶层金属薄膜与底层金属薄膜材质相同,且均可选择诸如铝或铜等金属来制备上述的顶层金属薄膜与底层金属薄膜。
其中,各第一金属孔连线15、第二金属孔连线18以及第三金属孔连线20构成上述第三金属线4,且各顶部金属导线21通过第三金属孔连线20、第二金属孔连线18和第一金属孔连线15将底部金属导线13首尾依次连接,最终形成上述螺旋状的电感线圈,并与磁芯17等结构构成完整的三维的立体集成电感结构。
综上所述,本发明公开了一种立体集成电感结构的制备方法,可以实现三维立体结构的电感,通过制备顶部金属导线与底部金属导线互联形成以磁芯为中心单方向绕行的立体螺旋状的电感线圈,可以极大的提高电感磁通量以增加电感值的同时降低涡旋电流,并提高品质因数Q值以及电感线圈的性能。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,在此不做赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种立体集成电感结构的制备方法,其特征在于,所述方法包括:
步骤S1、提供一半导体衬底,并于所述半导体衬底之上依次制备第一绝缘层和底层金属薄膜后,去除部分所述底层金属薄膜,以于所述第一绝缘层之上形成若干平行排列的底部金属导线;
步骤S2、制备第二绝缘层覆盖所述若干底部金属导线及所述第一绝缘层暴露的表面,并刻蚀所述第二绝缘层,以于各所述底部金属导线的长度延伸方向的两端部区域之上均形成一第一通孔;
于所述第一通孔中填充第一金属,以于所述底部金属导线之上形成两列第一金属孔连线;
步骤S3、制备第三绝缘层覆盖所述第一金属孔连线和所述第二绝缘层的上表面,并刻蚀第三绝缘层,以于各所述第一金属孔连线之上形成一第二通孔以及若干凹槽;
所述若干凹槽包括环绕设置所有第二通孔的一环形凹槽以及与各列第一金属孔连线延伸方向平行的若干条状凹槽;
于所述第二通孔和所述凹槽中填充第二金属,以于各所述第一金属孔连线之上均形成一第二金属孔连线,以及若干磁芯;
步骤S4、制备第四绝缘层覆盖所述第二金属孔连线、所述磁芯和所述第三绝缘层的上表面,并刻蚀第四绝缘层,以于各所述第二金属孔连线之上均形成一第三通孔;
于所述第三通孔中填充第三金属,以于所述第三通孔中形成一第三金属孔连线;
步骤S5、制备顶层金属薄膜覆盖所述第三金属孔连线和所述第四绝缘层的上表面;刻蚀所述顶层金属薄膜,以形成若干平行排列的顶部金属导线;
其中,所述顶部金属导线通过所述第三金属孔连线、所述第二金属孔连线和所述第一金属孔连线将所述底部金属导线首尾依次连接。
2.如权利要求1所述的立体集成电感结构的制备方法,其特征在于,步骤S5中,与所述底部金属导线在垂直投影方向上构成一定夹角刻蚀所述顶层金属薄膜以形成所述顶部金属导线。
3.如权利要求1所述的立体集成电感结构的制备方法,其特征在于,所述第一金属与所述第三金属的材质均为金属导体材质。
4.如权利要求3所述的立体集成电感结构的制备方法,其特征在于,所述金属导体材质为钨,铝或铜。
5.如权利要求1所述的立体集成电感结构的制备方法,其特征在于,所述第二金属的材质为铁磁金属材质。
6.如权利要求5所述的立体集成电感结构的制备方法,其特征在于,所述铁磁金属材质为钴或镍。
7.如权利要求1所述的立体集成电感结构的制备方法,其特征在于,所述底层金属薄膜与所述顶层金属薄膜的材质均为铝。
8.如权利要求1所述的立体集成电感结构的制备方法,其特征在于,步骤S2~S5中,任一填充金属或者制备绝缘层工艺之后均需要进行化学机械抛光工艺。
CN201410470308.2A 2014-09-15 2014-09-15 一种立体集成电感结构的制备方法 Active CN104241188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410470308.2A CN104241188B (zh) 2014-09-15 2014-09-15 一种立体集成电感结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410470308.2A CN104241188B (zh) 2014-09-15 2014-09-15 一种立体集成电感结构的制备方法

Publications (2)

Publication Number Publication Date
CN104241188A CN104241188A (zh) 2014-12-24
CN104241188B true CN104241188B (zh) 2017-02-08

Family

ID=52229028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410470308.2A Active CN104241188B (zh) 2014-09-15 2014-09-15 一种立体集成电感结构的制备方法

Country Status (1)

Country Link
CN (1) CN104241188B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932014A (zh) * 2016-05-11 2016-09-07 上海华虹宏力半导体制造有限公司 水平磁场结构的电感结构
CN110783458A (zh) * 2019-10-09 2020-02-11 福建省福联集成电路有限公司 一种三维螺旋电感结构及其制造方法
CN111755204B (zh) * 2020-06-09 2022-12-13 杭州电子科技大学 一种两相耦合电感单元和多相耦合电感

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531945B1 (en) * 2000-03-10 2003-03-11 Micron Technology, Inc. Integrated circuit inductor with a magnetic core
CN1635637A (zh) * 2003-12-29 2005-07-06 北京大学 立体集成电感及其制造方法
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531945B1 (en) * 2000-03-10 2003-03-11 Micron Technology, Inc. Integrated circuit inductor with a magnetic core
CN1635637A (zh) * 2003-12-29 2005-07-06 北京大学 立体集成电感及其制造方法
CN102800647A (zh) * 2012-08-22 2012-11-28 上海宏力半导体制造有限公司 立体螺旋电感及其形成方法

Also Published As

Publication number Publication date
CN104241188A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104269375B (zh) 一种立体集成电感电容结构的制备方法
KR101304387B1 (ko) 자기 필름 개선 인덕터
CN102569249B (zh) 立体式电感
US7107666B2 (en) Method of manufacturing an ultra-miniature magnetic device
US7498918B2 (en) Inductor structure
CN103093922B (zh) 共模滤波器
US8686522B2 (en) Semiconductor trench inductors and transformers
TW200933666A (en) A method of manufacturing a coil inductor
WO2011103259A2 (en) Power inductors in silicon
CN103972207A (zh) 堆叠管芯之间的螺旋形螺旋电感器
CN104241188B (zh) 一种立体集成电感结构的制备方法
JP7267641B2 (ja) Memsソレノイドインダクタ及びその製造方法
US20150371764A1 (en) Nested helical inductor
US9735102B2 (en) High voltage device
CN109994300A (zh) 电感器
CN104810349B (zh) 一种差分电感器
US20150371763A1 (en) Nested-helical transformer
TWI657464B (zh) 利用磁性膜的耦合電感器結構
JP7378166B2 (ja) Memsソレノイドトランス及びその製造方法
JP2006066769A (ja) インダクタ及びその製造方法
CN106898458B (zh) 电感器及其形成方法
WO2000005734A1 (en) Ultra-miniature magnetic device
Tseng et al. 3D electroplated inductors with thickness variation for improved broadband performance
CN109599249A (zh) 一种mems回形螺线管变压器及其制造方法
CN214956369U (zh) 一种线圈部品及电感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China