CN104240640A - 一种电压控制电路及其布线方法 - Google Patents

Abstract

一种电压控制电路及其布线方法，包括若干电压供给模块，所述电压供给模块用于给排列成行的多个发光单元供电；时钟信号布线，提供时钟信号给电压供给模块；输入信号布线，提供输入信号给至少一个电压供给模块；电压供给模块间布线，连接上游的电压供给模块和下游的电压供给模块，其中所述上游的电压供给模块通过其内部的功能电路，将其接收的输入信号进行处理，形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。上述方案增加了布线的灵活性，在特定的应用场合，例如大屏幕扫描显示中，提供了电压供给电路的适应性、节能性以及稳定性等方面的益处。

Description

一种电压控制电路及其布线方法

技术领域

本发明涉及一种电压控制电路及其布线方法，尤其是指具备多个发光元件形成的阵列的显示装置中的电压控制电路及其布线方法。

背景技术

LED显示器集轻量化、薄型化且消耗功率低等诸多的优点于一身，因此在例如室外大型显示器等方面的需求迅速地增加。通常，LED显示器是通过组合多个LED单元而构成，该LED单元由构成在基板上的发光二极管配置成为矩阵状。此外，在LED显示器，设置可以分别地驱动各个发光二极管的驱动电路。具体地说，在LED显示器，连接对于各个LED单元分别转送显示数据的各个LED控制装置，这些是连接多个而构成一个大型显示器。如果LED显示器成为大型的话，则所使用的LED单元增加，在大型的LED显示器中，例如使用纵向700×横向700的合计49万个LED单元。

LED显示器的驱动方式通常使用动态驱动方式。例如在由m×n点矩阵构成的LED单元的情况下，位于各行的各个发光二极管(LED)的阳极端子共同地连接于一个电压线，位于各列的各个发光二极管(LED)的阴极端子共同地连接于一个电流线。接着，通过在既定周期而依序使得m行的电压线成为导通，来进行显示。此外，m行的电压线的切换，可以例如根据地址信号、通过解码电路进行。以上就使用发光二极管的现有的LED显示装置进行了说明，但是，即使是在电场发光显示装置、场发射型显示装置FED、液晶等，也可以由同样的驱动电路或方法进行驱动。

但是，在现有的LED显示装置等显示装置中，在点亮连接于所选择的电压线上的发光二极管时，在连接于位于非选择的非点亮状态下的电压线上的发光二极管残留有电荷，当选择该电压线时，会有所谓产生由于非选择时所残留的电荷而造成的多余电流的问题。由于这种多余电流的产生，成为使得控制不进行发光的发光二极管产生微小发光的错误亮灯、或者在显示图像无法得到充分的明亮度等降低显示品质的原因。这种残留电荷不仅是发光元件，即使在具有被驱动成为驱动状态或非驱动状态的寄生电容的被驱动元件中也会产生，例如即使是在液晶显示装置等电压控制元件中也成为问题。此外，这种残留电荷不仅产生在元件主体，也在连接于元件的配线等，产生及残存成为杂散电容，因此，特别是具有随着大型显示装置等的配线变得越长并且配线变得越多时而使得残留电荷也跟着增加的倾向，由于这些残留电荷所造成的错误亮灯或错误显示、错误驱动成为问题。

例如，在LED显示屏的驱动电路中经常采用的行驱动功率管，如双P沟道金属-氧化物-半导体场效应管(Metal-Oxide-Semiconductor Field-Effect—Transistor，缩略词为MOSFET)4953，其内部包括相互独立的双P沟道场效应管MOSFET1、MOSFET2，具有超低的导通电阻，驱动两个显示行。图1显示了4953设置在1/4扫描行列分控的LED显示屏的行驱动电路中的情况。其中，行驱动电路包括设有二进制加权地址的行选信号输入端A0、A1和互斥的低有效的行控制线输出端Y0、Y1、Y2、Y3的译码芯片74HC138，以及与译码芯片74HC138连接的双P沟道MOSFET4953，其内部包括两个独立的、P沟道场效应管MOSFET1、MOSFET2，输出端Y0与场效应管MOSFET1的控制脚2，即场效应管MOSFET1的栅极G1连接，输出端Y1与场效应管MOSFET1的控制脚4，即场效应管MOSFET1的栅极G2连接，输出端Y2与场效应管MOSFET2的控制脚2，即场效应管MOSFET2的栅极G1连接，输出端Y3与场效应管MOSFET2的控制脚4，即场效应管MOSFET2的栅极G2连接，场效应管MOSFET1相连的7、8脚是行线输出端H1，场效应管MOSFET1相连的5、6脚是行线输出端H2，场效应管MOSFET2相连的7、8脚是行线输出端H3，场效应管MOSFET2相连的5、6脚是行线输出端H4，行线输出端H1、H2、H3和H4分别与LED显示屏显示具体图像的行上发光二极管D1、D2、D3和D4的阳极连接，D1、D2、D3和D4的阴极与恒流LED驱动集成电路(图1中未示出，用于给选通的发光二极管提供电流)相连。

图1中的传统的电源控制电路布线，需要译码芯片74HC138将输入行地址进行解码。同时译码芯片如74HC138到电源控制芯片之间所有的控制驱动信号连线数量众多，为PCB板的布线增加了复杂度。

残留电荷不仅产生在元件主体，也在连接于元件的配线等，产生及残存成为杂散电容，因此，特别是具有随着大型显示装置等的配线变得越长并且配线变得越多时而使得残留电荷也跟着增加的倾向，由于这些残留电荷所造成的错误亮灯或错误显示、错误驱动成为问题。

因此，本发明的目的是提供一种能够减小由于前述残留电荷所造成的影响而可以实现高显示品质的显示装置及其驱动方法。

发明内容

本发明的一个技术方案，提供了一种电压控制电路，包括：若干电压供给模块，所述电压供给模块与排列成行的多个发光单元相连，并给其供电；时钟信号布线，与电压供给模块的时钟信号输入端相连，以提供时钟信号给电压供给模块；输入信号布线，与至少一个电压供给模块的输入信号端相连，以提供输入信号给该电压供给模块；电压供给模块间布线，其连接上游的电压供给模块和下游的电压供给模块，其中所述上游的电压供给模块包括内部的功能电路，该内部的功能电路将其接收的输入信号进行处理，以形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。

在本发明的另一个技术方案中，上游的电压供给模块和下游的电压供给模块相邻。

在本发明的另一个技术方案中，上游的电压供给模块和下游的电压供给模块不相邻。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少三行发光单元，每个显示区域由一个电压供给模块供电。

在本发明的另一个技术方案中，相邻的显示区域包含的发光单元的数目不相同。

在本发明的另一个技术方案中，相邻的两个显示区域中，一个显示区域包含的发光单元的数目为奇数，另一个显示区域包含的发光单元的数目为偶数。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域，该两个显示区域包含的发光单元的数目不相同。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域中，一个显示区域包含的发光单元的数目为奇数，另一个显示区域包含的发光单元的数目为偶数。

在本发明的另一个技术方案中，所述时钟信号的频率为所述输入信号的频率的整数倍。

在本发明的另一个技术方案中，所述时钟信号的上升沿与所述输入信号的下降沿重合。

在本发明的另一个技术方案中，所述时钟信号的下降沿与所述输入信号的下降沿重合。

在本发明的另一个技术方案中，所述时钟信号的下降沿与所述输入信号的上升沿重合。

在本发明的另一个技术方案中，所述时钟信号的下降沿与所述输入信号的下降沿重合。

在本发明的另一个技术方案中，所述时钟信号的上升沿或下降沿能够采样到所述输入信号。

在本发明的另一个技术方案中，所述输入信号为行扫描电压信号。

在本发明的另一个技术方案中，所述发光单元为OLED、LED或场发射显示。

在本发明的另一个技术方案中，所述OLED或LED为矩阵式排列。

在本发明的另一个技术方案中，所述内部的功能电路为时钟延迟电路或移位锁存器。

本发明的又一个技术方案，提供了一种电压控制电路的布线方法，包括，设置若干电压供给模块，所述电压供给模块用于给排列成行的多个发光单元供电；设置时钟信号布线，以提供时钟信号给电压供给模块；设置输入信号布线，以提供输入信号给至少一个电压供给模块；设置电压供给模块间布线，以连接上游的电压供给模块和下游的电压供给模块，其中所述上游的电压供给模块通过其内部的功能电路，将其接收的输入信号进行处理，以形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域，该两个显示区域包含的发光单元的数目不相同。

在本发明的另一个技术方案中，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域中，一个显示区域包含的发光单元的数目为奇数，另一个显示区域包含的发光单元的数目为偶数。

在本发明的另一个技术方案中，所述时钟信号的下降沿与所述输入信号的下降沿重合。

在本发明的另一个技术方案中，所述时钟信号的上升沿或下降沿能够采样到所述输入信号。

在本发明的另一个技术方案中，所述输入信号为行扫描电压信号。

在本发明的另一个技术方案中，所述发光单元为OLED或LED。

在本发明的另一个技术方案中，所述内部的功能电路为时钟延迟电路或移位锁存器。

在本发明中，残留电荷指的是典型上产生于寄生电容成分为内在的电荷元件，但是，即使是在寄生电容成分不是内在的被驱动元件，也在连接于该元件的配线等或周边，以所谓杂散电容的形式而存在及产生。这样所谓的残留电荷具有随着配线长度越长、配线数目越增加而增多的倾向，因此，由于这些残留电荷所造成的错误亮灯或错误驱动或者错误显示、错误操作也增加。

在本发明中，也能够包含对于此种被驱动元件的连接配线所产生的残留电荷进行除去，可以解决前述问题。此外，由于所使用的被驱动元件而使得在和该被驱动元件的操作上的最适当驱动初期操作电压或驱动初期操作电流等之间的关系，驱动开始时的最适当残留电荷量变得不同，但是，在除去残留电荷时，如果能够除去残留电荷而一直到在此种前述操作驱动成为最适当的所要求的电荷量为止，并且可以除去残留电荷而成为使错误操作或错误驱动、错误发光等减低至并不存在实用上的问题的电平为止的程度的话，则变得充分，而不需要一定除去全部的残留电荷。

作为典型例，优选的是在例如发光二极管的情况下，能够全部除去而一直到残留电荷无限制地成为零的程度为止，能够除去何种程度的残留电荷，是可以通过适当地调节所要求的负荷或充电用元件、甚至整流器等而进行设计及调整。

此外，本发明所提到的残留电荷，当然由于和被驱动元件间的关系，即使是对于正负某一种的残留电荷，也可以进行对应，也可以构成通过适当地设定充放电控制电路的偏压而不仅除去残留电荷，并且，还残存相反于驱动时的逆电荷。例如，在被驱动元件由具有整流作用的整流元件(典型上是二极管、甚至发光二极管)所构成的情况下，也可以设定通过本发明的充放电控制电路而残存相反于被驱动元件的驱动时的逆偏压电荷作为残留电荷，构成通过附加电流检测装置而进行驱动、同时对于整流元件的漏电流进行检测、确认、检查。

本发明中的所谓的矩阵状，例如可以是仅1行或仅1列的点线状排列，1行1列、也就是仅由1个被驱动元件所构成的排列也包含于此。所谓矩阵并非表现整体形状的说法，不需要一定成为方形网目状的必要性，因此，可以成为能够呈弯曲且柔软地进行形状变化的配置。如果所连接的连接形态为矩阵状连接的话，则不论实际的形状、形态。但是，如果也包含实际形状而成为矩阵状的话，则能够简便地进行充放电控制电路的配线，因此变得更加理想。

本发明的优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

图1是传统LED显示系统中电源控制电路布线的示意图

图2是本发明的优化电源控制电路布线的示意图

图3是将串接的数据信号移位输出的锁存器的示意图

图4是相关信号的时序图

图5是本发明的又一个实施例的示意图

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

首先，传统的LED显示屏中电压控制电路的布局设计，从图1可以看出。传统LED扫描显示屏驱动中使用扫描译码电路输出到电源控制电路的连线控制驱动信号，基本和扫描行数一致，比如在1/16扫LED扫描显示屏上，必须走16根线。这就使得当LED扫描显示屏间距变小的情况下，PCB板布线空间变密的情况下，控制驱动信号的多少直接会影响布线的性能和效率。

本发明的一个实施例，在图2中得到了详细的阐述。图2描述了一个电压控制电路的结构图，该电压控制电路提供了若干电压供给模块(即图中的电压供给模块1、电压供给模块2等等)，所述电压供给模块与排列成行的多个发光单元相连，并给其供电(即向成行排列的发光单元供给电压V1、V2、V3、V4等)，为简化起见，图中未示出发光单元及其阵列，但本领域技术人员应当明了，电压供给模块的电压输出是和发光单元相连的，而且发光单元往往是成行排列的。例如电压供给模块1提供的电压输出V1，是供给第一行的发光单元，以此类推，电压输出V2，是供给第二行的发光单元。

时钟信号布线2，与电压供给模块的时钟信号输入端相连，以提供时钟信号给电压供给模块。时钟信号布线2的上游，可以与时钟发生器相连，或者从其他的部件获得准确的时钟脉冲信号。优选地，时钟信号的周期可以与扫描式显示屏的行周期一致，在每行扫描时发出一次脉冲。

输入信号布线1，与至少一个电压供给模块的输入信号端相连，以提供输入信号给该电压供给模块，控制电压供给模块向发光单元供给电压；输入信号布线1中，传输的是周期信号，其与扫描显示屏帧频率一致。例如，第一行的输入信号，在每一帧的第一行开始扫描时发出一次，如果扫描显示屏为16扫，在16行扫描时间内的第一行扫描时间发送一次，下一个16行扫描时间内的第一行扫描再发送一次，以此类推。按照传统的布线方案，每一个电压供给模块都需要从外部接收一路输入信号，第一行对应的电压供给模块需要接收与第一行的扫描时序对应的输入信号，第三行对应的电压供给模块需要接收与第三行的扫描时序对应的输入信号，这给布线设计带来极大的负担，而且布线的繁杂以及伴生的杂散电容的影响，极大地降低了显示的品质。由于不同行的输入信号之间存在时序上的关系，例如第一行的输入信号和第三行的输入信号间隔两个行周期，因此可以通过上游电压供给模块接收到的输入信号，经过时序变换，得到下游电压供给模块所需的输入信号，这样就极大地节约了外部的布线。

电压供给模块间布线3，其连接上游的电压供给模块(如电压供给模块1)和下游的电压供给模块(如电压供给模块2)，值得注意地是，电压供给模块间布线3和上游的电压供给模块的输出端口Dout相连，并且和下游的电压供给模块的输入端口Din相连，起到在模块间传递信号的作用。

根据需要，电压供给模块的Din和Dout处的信号，存在时间上的关系。也就是说从Din输出的信号到Dout处输出的信号，经过了一个变化。这种变换是通过电压供给模块内部的功能电路完成的。该内部的功能电路将其接收的输入信号进行处理，以形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。图3给出了功能电路的一个示例性描述。通过与时钟信号的对准，并通过变换，例如移位锁存，例如信号延迟等等。Din信号相对于Dout处的信号往后推迟，图4给出了一个示例性的信号时序图。

在图2的布图设计中，上游的电压供给模块和下游的电压供给模块相邻。为了布线的方便，上游的电压供给模块和下游的电压供给模块还可以不相邻，例如第一电压供给模块向第三电压供给模块提供信号输出，第二电压供给模块向第四电压供给模块提供信号输出，以此类推，上游的电压供给模块和下游的电压供给模块之间至少间隔了一个电压供给模块。这种错开布置的电压供给模块能够避免模块之间的串扰。

在本发明的另一个实施例中，各电压供给模块负载的发光单元列数不同。这种布置方案能够有效地平抑信号延迟的随机误差。在图5的技术方案中，第一电压供给模块向第一行发光单元和第二行发光单元供电，第二电压供给模块向第三行发光单元、第四行发光单元供电和第五行发光单元，依次类推。从上至下，各电压供给模块所负载的发光单元的列数依次为2、3、2、3、2、3…根据实际的需要，上述列数的变化还可以设置更加复杂的变化规律。例如在超大尺寸的显示屏应用场合(户外巨幅LED显示屏，或者环幕电影、巨幕3D电影显示屏等，例如P10、P16及以上等大屏幕驱动)，还可以根据人眼的视觉习惯进行针对性的布局，例如上部区域的电压供给模块所负载的发光单元的列数小于下部的电压供给单元所负载的发光单元的列数。

在本发明的又一个实施例中，还可以在电压供给模块中设置逻辑控制电路，使得同一电压供给模块所负载的发光单元的电压没有交叠，避免了由于信号的错误导致的成片或者连续几行的发光单元被同时点亮，从而烧坏芯片或者电路板。例如，可以设置逻辑电路，使得例如第一行的电压信号和第二行的电压信号在逻辑为取反的关系，或者两者的脉冲时序存在间隔。至少没有交叠，从而有效地避免邻近发光单元的同时点亮。在熟知该原理之后，本领域的技术人员能够设置具体的逻辑电路结构，因此此处不再赘述。

本发明的适用范围极为广泛，例如在扫描式的显示器件中，例如液晶显示，例如等离子显示，例如OLED和LED阵列显示。本发明的电压供给方式能够使得布线具有极大的弹性，并且将邻近显示行的保护功能集成在连接的电压供给模块中，而不需设置全局性的保护模块，减少了系统的设计开销。

本发明通过在电压供给电路中增加信号移位或者延迟电路，减少了布线，更重要的是增加了布线的灵活性，使得在特定的应用场合，例如大屏幕扫描显示中，增加了电源供给电路的适应性，并在功耗、稳定性等方面提供了益处。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (28)

1.一种电压控制电路，其特征在于包括：

若干电压供给模块，所述电压供给模块与排列成行的多个发光单元相连，并给其供电；

时钟信号布线，与电压供给模块的时钟信号输入端相连，以提供时钟信号给电压供给模块；

输入信号布线，与至少一个电压供给模块的输入信号端相连，以提供输入信号给该电压供给模块；

电压供给模块间布线，其连接上游的电压供给模块和下游的电压供给模块，其中所述上游的电压供给模块包括内部的功能电路，该内部的功能电路将其接收的输入信号进行处理，以形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。

2.如权利要求1所述的控制电路，其特征在于，上游的电压供给模块和下游的电压供给模块相邻。

3.如权利要求1所述的控制电路，其特征在于，上游的电压供给模块和下游的电压供给模块不相邻。

4.如权利要求2所述的控制电路，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电。

5.如权利要求2所述的控制电路，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少三行发光单元，每个显示区域由一个电压供给模块供电。

6.如权利要求4或5所述的控制电路，其特征在于，相邻的显示区域包含的发光单元的行数不相同。

7.如权利要求4或5所述的控制电路，其特征在于，相邻的两个显示区域中，一个显示区域包含的发光单元的行数为奇数，另一个显示区域包含的发光单元的行数为偶数。

8.如权利要求1所述的控制电路，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域，该两个显示区域包含的发光单元的行数不相同。

9.如权利要求1所述的控制电路，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域中，一个显示区域包含的发光单元的行数为奇数，另一个显示区域包含的发光单元的行数为偶数。

10.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的频率为所述输入信号的频率的整数倍。

11.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的上升沿与所述输入信号的下降沿重合。

12.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的上升沿与所述输入信号的上升沿重合。

13.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的下降沿与所述输入信号的上升沿重合。

14.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的下降沿与所述输入信号的下降沿重合。

15.如权利要求1-9之一所述的控制电路，其特征在于，所述时钟信号的上升沿或下降沿能够采样到所述输入信号。

16.如权利要求1-9之一所述的控制电路，其特征在于，所述输入信号为行扫描电压信号。

17.如权利要求1-9之一所述的控制电路，其特征在于，所述发光单元为液晶显示单元、等离子体显示单元、OLED显示单元或者LED显示单元。

18.如权利要求1-9之一所述的控制电路，其特征在于，所述电压供给模块包括逻辑控制电路，使得同一电压供给模块所负载的不同的发光单元行的电压在时序上没有交叠。

19.如权利要求1-9之一所述的控制电路，其特征在于，所述内部的功能电路为时钟延迟电路或移位锁存器。

20.一种芯片，其特征在于包括如权利要求1-19之一所述的电路。

21.一种电压控制电路的布线方法，其特征在于：

设置若干电压供给模块，所述电压供给模块用于给排列成行的多个发光单元供电；

设置时钟信号布线，以提供时钟信号给电压供给模块；

设置输入信号布线，以提供输入信号给至少一个电压供给模块；

设置电压供给模块间布线，以连接上游的电压供给模块和下游的电压供给模块，其中所述上游的电压供给模块通过其内部的功能电路，将其接收的输入信号进行处理，以形成下游的电压供给模块的输入信号，并通过电压供给模块间布线传递该信号。

22.如权利要求21所述的方法，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域，该两个显示区域包含的发光单元的行数不相同。

23.如权利要求21所述的方法，其特征在于，将排列成行的多个发光单元划分为若干显示区域；其中，每个显示区域包括至少两行发光单元，每个显示区域由一个电压供给模块供电；并且，由某一模块间布线连接的两个电压供给模块所对应的两个显示区域中，一个显示区域包含的发光单元的行数为奇数，另一个显示区域包含的发光单元的行数为偶数。

24.如权利要求21-23之一所述的方法，其特征在于，所述时钟信号的下降沿与所述输入信号的下降沿重合。

25.如权利要求21-23之一所述的方法，其特征在于，所述时钟信号的上升沿或下降沿能够采样到所述输入信号。

26.如权利要求21-23之一所述的方法，其特征在于，所述输入信号为行扫描电压信号。

27.如权利要求21-23之一所述的方法，其特征在于，所述发光单元为OLED或者LED。

28.如权利要求21-23之一所述的方法，其特征在于，所述内部的功能电路为时钟延迟电路或移位锁存器。