CN101946225A - 组件电压调整的系统和方法 - Google Patents

组件电压调整的系统和方法 Download PDF

Info

Publication number
CN101946225A
CN101946225A CN2008801272595A CN200880127259A CN101946225A CN 101946225 A CN101946225 A CN 101946225A CN 2008801272595 A CN2008801272595 A CN 2008801272595A CN 200880127259 A CN200880127259 A CN 200880127259A CN 101946225 A CN101946225 A CN 101946225A
Authority
CN
China
Prior art keywords
voltage
assembly
value
adjustable
offers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801272595A
Other languages
English (en)
Inventor
D·J·切普利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101946225A publication Critical patent/CN101946225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

公开了用于调整组件电压的系统和方法。一种示例方法包括:通过控制总线读取提供给组件的电压的当前值;比较组件的电压的当前值和与该组件关联的预定最小电压;以及通过控制总线写入影响提供给组件的电压的电流设置,其中所述写入响应于所述比较。

Description

组件电压调整的系统和方法
背景技术
在计算机系统中减小功率的现有解决方案通过减小计算功率实现功率节省。这种解决方案基于利用率将组件移动到减小功率/计算状态。也就是说,功率管理逻辑使最近未使用的组件(例如,盘驱动器)或空闲的组件(例如,处理器)移动到减小功率/计算状态。然而,功率状态之间的移动花费一些时间,因此导致等待时间,并且因此,对于功率使用或计算效率而言,系统并非总处于最佳状态。
附图说明
参照下面的附图能够更好地理解本公开的很多方面。附图中的组件不必按比例绘制,相反,重点放在清楚地示出本公开的原理。
图1是根据组件电压调整逻辑的一个实施例的计算机系统的方框图。
图2是示出由图1的电压调整逻辑的示例实施例实施的调整电压的过程的流程图。
图3是包括图1的可调整供给模块的实施例的电路图。
图4示出根据图1的电压调整逻辑的示例实施例的封装了供给模块特定数据和控制总线特定数据的表。
图5示出图4的表的示例实施例中包含的几个字段。
图6示出图4的模块描述符的示例实施例。
图7示出图4的初始化描述符的示例实施例。
图8示出图4的电流步进(current stepping)描述符的示例实施例。
图9示出图4的电压表ADC描述符的示例实施例。
图10是示出由图1的电压调整逻辑的示例实施例使用的或暴露的各种接口的方框图。
具体实施方式
这里公开的实施例提供了用于组件电压调整的系统和方法。在一个这种实施例中,
图1是根据组件电压调整逻辑的一个实施例的计算机系统的方框图。系统100包括:电压调整逻辑110、一个或多个可调整电压供给模块120和一个或多个组件130。在这个示例实施例中,组件130A是主处理器,组件130B是动态RAM,以及组件130C是二级高速缓存,但可以设想很多组件。电压调整逻辑110通过与可调整供给模块120通信来调整提供给特定组件130的电压。基于由逻辑110提供的数据,可调整供给模块120向组件130提供对应的电压(Vout 140)。
经控制总线150(例如,I2C总线)进行电压调整逻辑110和可调整供给模块120之间的通信。图1的示例实施例对于每个组件130使用分开的可调整供给模块120,但可以设想其中特定可调整供给模块120向超过一个组件130提供电压的其它实施例。
由于不同组件使用不同的电压范围,所以通过控制总线150传送给特定可调整供给模块120的数据值是组件特定的。传送给特定可调整供给模块120的数据值也是模块特定的,这允许在系统100中使用超过一种实现方式的供给模块120或超过一种类型的供给模块120。将在下文讨论关于通过控制总线150传送的数据的更多细节以及用于描述该数据的抽象层。
电压调整逻辑110工作以进行轻微的向下电压调整,从而使得与正常电压或全电压相比每个组件130的电压总是被降低,但仍然在该组件的规范内。结果是与工作于正常(未调整)电压相比每个组件的功率使用的少量降低。并且与以高利用率使用全功率的常规功率节省技术相对比,这里公开的本发明的技术即使在组件利用率增加时也继续节省功率。
图2是示出由电压调整逻辑110的示例实施例实施的调整电压的过程的流程图。过程200通过初始化用于在所有组件130上进行迭代的循环计数器变量j而开始于方框210。接下来,在方框220,获得组件(j)的最小电压值Vmin(j)并获得提供给当前组件(j)的Vout的值Vout(j)。在方框230,比较Vout(j)的当前值和Vmin(j)。如果Vout(j)大于Vmin(j),则在方框240将Vout(j)向下调整供给模块特定步进值。另一方面,如果Vout(j)小于Vmin(j),则在方框250将Vout(j)向上调整供给模块特定步进值。在任一情况下,处理在迭代循环的末端继续(方框260,其使计数器变量j递增并在方框220继续对下一个组件进行处理或者在已处理所有组件的情况下结束循环)。
每个组件130的Vmin值和步进值取决于该组件、可调整供给模块和支持电路,但对于特定系统实现方式(即,模型)而言是固定的。这些值可以由方框220通过许多机制(例如,从存储装置或非易失性存储器读取或询问向组件130提供电压的可调整供给模块120)来确定。一些实现方式仅在系统100的上电自检(POST)期间将过程200执行一次。其它实现方式例如根据主处理器系统管理中断(SMI)例程(大约每125ms)或根据基板管理控制器(BMC)定时器例程(大约每秒一次)而周期性地执行过程200。
在仅在上电自检期间执行过程200的情况下,Vmin值可包括防护带并由此大于在过程200再次运行的情况下将使用的绝对指定最小值。即使由于温度或负载变化而发生电压的向下变化,这个防护带也使Vout保持大于该绝对指定最小值。
如前面结合图1所述,可调整供给模块120把可调整量的电压提供给组件130。图3是包括可调整供给模块120的实施例的电路图。可调整供给模块120包括:电压调节器模块(VRM)310、可调整电流数模转换器(DAC)320、模数转换器(ADC)330和支持电路。
VRM 310向组件130提供适当调节的电压V(VRM)out,该电压V(VRM)out是两个输入V(VRM)ref和V(VRM)set的函数。V(VRM)ref固定,而V(VRM)set由DAC 320的电流输出I(DAC)驱动。DAC 320通过控制总线150从逻辑110接收电流设置,并且基于该设置的值DAC 320输出特定量的电流I(DAC)。因此,DAC的电流设置影响V(VRM)out
ADC 330用作电压表并允许逻辑110通过经由控制总线150读取电压表ADC 330的输出而获得V(VRM)out。如前面结合图2所述,逻辑110把V(VRM)out的读数和与可调整供给模块120关联的最小值进行比较。逻辑110然后基于所述比较设置由DAC 320输出的电流以把V(VRM)out朝着所述最小值调整。
通过检查图3的电路图能够理解,V(VRM)out以如下方式与I(DAC)相关: V(VRM)out=KVRM×I(VRM)out。本领域普通技术人员应该理解,通常通过指示可调整电流DAC 320输出I(DAC)的不同值并利用电压表读取V(VRM)out,在建立特定可调整供给模块设计时确定介电常数K(DAC)。
逻辑110通过控制总线150把数据写到可调整电流DAC 320,使DAC 320输出特定电流值,所述特定电流值又导致特定电压V(VRM)out。写到DAC 320的值对于可调整供给模块120是特定的,并且在一些实施例中被存储在逻辑110可访问的表或其它数据结构中。在包括超过一个可调整电压组件130的实施例中,每个组件可具有单独的表,或者这些表可以以某一方式成组为复合表。
在一些实施例中,表中的供给模块特定值包括(当写到DAC 320时)导致组件130的最小的规范内(in-specification)的电压值的DAC电流值。其它实施例指定导致组件130的最大的规范内的电压值的第二DAC电流值。(通过包括最小值和最大值,指定可接受电压的范围)。
在又其它实施例中,替代于最小值/最大值,使用DAC电流步进值,诸如指定分子和对应的DAC 320的电流输出的一系列成对值。(这种系列也称为“步进表”)。例如,假定由如下这一系列成对值描述特定DAC:(0,500)、(1/4,1000)、(2/3,1500)、(3/4,2000)。通过经由控制总线150把对应分子写到DAC 320,电压调整逻辑110能够直接使用这些步进值设置0.5V、1.0V、1.5V和2.0V的V(VRM)out值。该系列中的第一对和最后一对用作最小值和最大值,并且中间的成对值允许逻辑110外推用于设置DAC 320的电流输出的适当值以实现最小值和最大值之间的V(VRM)out值。
供给模块特定数据还可以包括用于获得V(VRM)out的当前值的数据。在图3的实施例中,这是电压表ADC 330的输出。在一些实施例中,这个数据包括针对从电压表ADC 330读取的值和电压表基准值V(Meter)out的乘数。在一个实施例中,V(VRM)out计算为:
V(Meter)out=ADCReading*V(Meter)out*乘数。
电压调整逻辑110的一些实施例从对于控制总线150和可调整供给模块120特定的表或数据结构获得关于与DAC 320和ADC 330通信的信息。例如,控制总线150的一些实施例在与总线上的装置通信时使用装置标识符、总线标识符、寄存器号等,以及把这种信息存储在表中允许逻辑110在最小修改的情况下与不同的DAC和ADC一起工作。
图4-9显示由逻辑110的示例实施例使用的表,封装了供给模块特定和控制总线特定数据。在一些实施例中,表400存储在只读存储器或其它非易失性存储器中。表400包含用于每个可调整供给模块120的模块描述符410,其中每个模块描述符410描述如何通过控制总线150访问DAC 320和ADC 330,并且还描述对被提供电压的组件130有效的电压的范围(最小值到最大值)。表400的其他实施例包括最小电压但不包括最大电压。
图4示出在逻辑存储器中如何布局表400和它的组成部分。表400内的各种描述符使用偏移量来“指向”其它描述符。在图4的例子中,表400包括指向两个模块描述符410的逻辑指针,并且每个模块描述符410包含指向主装置描述符420的逻辑指针、指向初始化描述符430的逻辑指针、指向电流步进描述符440的逻辑指针和指向电压表ADC描述符450的逻辑指针。
现在将更详细地描述表400及其组成部分。转向图5,表400以与表自身相关的字段开始:签名字段510,允许在存储器中搜索该表;表长度字段520;和表修订字段530(其中,具有不同布局的表将具有不同的修订)。表的剩余部分描述模块描述符410。模块描述符的数量540后面跟着偏移量的阵列550,每个偏移量指定模块描述符410相对于表400的开始的位置。
现在转向图6,模块描述符410包括:模块条目(entry)修订字段605;用于主装置描述符(420)的偏移量610;模块地址信息615,指定通过控制总线150与模块120通信所需的信息;用于初始化描述符(430)的偏移量620,该初始化描述符(430)用于初始化DAC或ADC;模块输出单位625(例如,伏特、mV、kHz、MHz);部件标识符630(例如,识别特定DAC);用于电流步进描述符(440)的偏移量635;模块基准值640;用于电压表ADC描述符(450)的偏移量645;和串650,用于识别模块120。
模块描述符410内的模块基准值640允许逻辑110在相对的基础上而非绝对的基础上设置电压。例如,逻辑110能够通过将基准值640乘以分数95%以确定对应的绝对电压而把电压设置为基准的95%。一旦已知绝对电压,则逻辑110设置如由电流步进描述符440给出的对应的DAC电流输出值。
模块描述符410后面的主装置描述符420描述控制总线150的总线主装置。在这个示例实施例中,主装置描述符420仅包含描述总线主控器的软件接口(例如,智能平台管理接口或IPMI)的字段655。
图7显示作为模块描述符410的一部分的初始化描述符430。初始化描述符430包含用于初始化特定DAC或ADC的数据,该数据表达为将要通过控制总线150写入的地址和数据值(以成对的方式)。在这个示例实施例中,初始化描述符430包括:修订字段710、地址数据对的数量720和地址数据对730。
现在转向图8,电流步进描述符440描述如何能够由DAC 320输出可调整的电流I(DAC),其表达为成对的分数和电流。(前面结合图3讨论了步进对的使用。)步进描述符440包括:修订字段810、分子输出对的数量820以及接着的步进对83。
图9显示作为模块描述符410的一部分的电压表ADC描述符450。电压表ADC描述符450描述如何从电压表ADC 330获得V(VRM)out。电压表ADC描述符450包括:修订字段910;用于主装置描述符420的偏移量920(其中,该偏移量相对于表400的开始);电压表地址信息930,指定通过控制总线150与电压表ADC 330通信所需的信息;用于初始化条目的偏移量940,该初始化条目用于初始化电压表ADC330;电压表单位950(例如,V、mV、kHz、MHz);电压表基准电压960;和电压表读数乘数970。(前面结合图3讨论了电压表基准电压和乘数)。
图10是示出由电压调整逻辑110的一个实施例使用的或暴露的各种接口的方框图。当以软件实现时,电压调整逻辑110能够被视为具有软件接口(通过所述软件接口,电压调整逻辑110把它的功能暴露给其它软件)和硬件接口(通过所述硬件接口,电压调整逻辑110与这里描述的硬件组件(例如,DAC、ADC)相互作用)。在图10中,这两种接口之间的划分由线1010表示。在线1010下方,逻辑110的这个示例实施例使用硬件接口1020与可调整供给模块120通信。更具体地讲,在这个示例实施例中,硬件接口1020是I2C接口,通过该I2C接口,逻辑110在电压表ADC 330读取电压并通过DAC 320设置组件130的电压。
在线1010上方,逻辑110暴露由其它软件模块1040和1050使用的低级软件接口1030。在这个示例实施例中,这些软件模块是DOS实用程序1040和Windows装置驱动器1050。Windows装置驱动器1050又提供了由Windows实用程序1070使用的IOCTL软件接口1060。
如前面结合图4-9中的表所述,表400存储关于写入哪些ADC或DAC寄存器和写入什么值的信息。电压调整逻辑110封装实际的读取和写入操作,隐藏了关于控制总线主控器映射到的I/O端口或存储单元的细节。
电压调整逻辑110能够以软件、硬件或它们的组合实现。在一些实施例中,逻辑110以软件实现,所述软件存储在存储器中并由合适的微处理器、网络处理器或位于计算装置中的微控制器执行。在其它实施例中,逻辑110以硬件实现,所述硬件包括但不限于:可编程逻辑器件PLD)、可编程门阵列(PGA)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、片上系统(SoC)和系统封装(SiP)。
电压调整逻辑110能够实现在任何计算机可读介质中以由指令执行系统、设备或装置使用或结合指令执行系统、设备或装置使用。这种指令执行系统包括任何基于计算机的系统、包含处理器的系统或能够从指令执行系统获取并执行指令的其它系统。在本公开的上下文中,“计算机可读介质”可以是能够包含、存储、传送、传播或传输程序以由指令执行系统使用或结合指令执行系统使用的任何装置。计算机可读介质可以是例如但不限于:基于电子、磁、光学、电磁、红外或半导体技术的系统或传播介质。
使用电子技术的计算机可读介质的特定例子包括(但不限于)以下项:具有一个或多个导线的电连接(电子);随机存取存储器(RAM);只读存储器(ROM);可擦除可编程只读存储器(EPROM或闪速存储器)。使用磁技术的特定例子包括(但不限于):便携式计算机盘。使用光学技术的特定例子包括(但不限于):光纤和便携式紧致盘只读存储器(CD-ROM)。
这里的流程图提供了根据本公开的实施例的电压调整逻辑110的操作的例子。可选地,这些示图可以视为描绘在电压调整逻辑110中实施的方法的例子的动作。这些示图中的方框代表过程、功能、模块或包括用于实施该过程中的逻辑功能或步骤的一个或多个可执行指令的代码部分。可替代的实现方式也包括在本公开的范围内。在这些可替代的实现方式中,可以按照与显示或讨论的次序不同的次序执行功能,包括基本上同时或以相反的次序执行功能,这取决于所涉及的功能。
这里示出的软件组件是被选择用于示出在系统和方法的一些实施例中如何在组件之间划分功能的抽象物,以防止混淆过程纹理。也可以采用功能的其它划分,并且这些其它的可能性意欲在本公开的范围内。另外,按照特定数据结构(例如,阵列、列表、标记、指针、集合等)描述了软件组件,在这个意义上来说,能够改为使用提供类似功能的其它数据结构。仅作为一个例子,特定实现方式可能使用链表而不是阵列。

Claims (20)

1.一种方法,包括:
通过控制总线读取提供给组件的电压的当前值;
比较该组件的电压的当前值和与该组件关联的预定最小电压;以及
通过该控制总线写入影响提供给该组件的电压的电流设置,其中所述写入响应于所述比较。
2.如权利要求1所述的方法,还包括:把所述电流设置写入到可调整电流模数转换器。
3.如权利要求1所述的方法,还包括:从数模转换器读取电压的当前值。
4.如权利要求1所述的方法,其中所述方法由处理器在上电自检期间执行。
5.如权利要求1所述的方法,其中所述读取、比较和写入由主处理器根据系统管理中断处理程序周期性地执行。
6.如权利要求1所述的方法,其中所述读取、比较和写入由基板管理控制器周期性地执行。
7.一种方法,包括:
从多个组件中选择组件;
确定与选择的组件关联的最小电压值;
获得提供给选择的组件的电压的当前值;
比较选择的组件的电压的当前值和所述最小电压;以及
响应于所述比较,调整提供给所述组件的电压。
8.如权利要求7所述的方法,其中所述确定还包括:从表中读取与选择的组件关联的最小电压值。
9.如权利要求7所述的方法,其中所述获得还包括:从数模转换器读取提供给选择的组件的电压的当前值。
10.如权利要求7所述的方法,其中所述调整电压还包括:设置影响提供给所述组件的电压的电流。
11.如权利要求11所述的方法,还包括:从表中读取与所述组件关联的电流值,其中所述设置电流还包括把所述电流值写入到向所述组件提供电压的可调整电压供给模块。
12.如权利要求11所述的方法,还包括:从表中读取与所述组件关联的电流值,其中所述设置电流还包括把所述电流值写入到数模转换器。
13.如权利要求14所述的设备,还包括:从表中读取多个电流设置,其中处理器还被编程为基于所述比较选择所述设置之一并根据选择的设置来设置影响提供给选择的组件的电压的可调整电流。
14.一种设备,包括:
非易失性存储装置,其包含与可调整电压供给模块关联的多个值,所述值之一包括最小电压;
存储程序代码的存储器;以及
处理器,其被所述程序代码编程为:
读取当前由所述可调整电压供给模块提供给组件的电压的值;
比较所述电压的值和与所述可调整电压供给模块关联的最小电压值;以及
响应于所述比较,调整由所述可调整电压供给模块提供给所述组件的电压。
15.如权利要求14所述的设备,其中所述多个值还包括模块地址信息,并且其中所述处理器还配置为使用所述模块地址信息来通过控制总线读取电压的值。
16.如权利要求14所述的设备,其中处理器还被编程为通过设置影响由可调整电压供给模块提供给所述组件的电压的可调整电流来调整电压。
17.如权利要求14所述的设备,其中所述处理器还配置为通过经由控制总线进行写入来调整电压的值。
18.如权利要求14所述的设备,其中所述多个值还包括模块地址信息,并且其中所述处理器还配置为通过使用模块地址信息经由控制总线进行写入来调整电压的值。
19.如权利要求14所述的设备,其中所述多个值还包括电流设置,并且其中所述处理器还被编程为根据所述设置在可调整供给模块内设置电流,从而影响由可调整电压供给模块提供给所述组件的电压。
20.如权利要求14所述的设备,其中所述多个值还包括一系列电流步进值,并且其中所述处理器还被编程为基于所述比较选择所述步进值之一并根据选择的步进值在可调整供给模块内设置电流,从而影响由可调整电压供给模块提供给所述组件的电压。
CN2008801272595A 2008-02-21 2008-02-21 组件电压调整的系统和方法 Pending CN101946225A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/054538 WO2009105103A1 (en) 2008-02-21 2008-02-21 Systems and methods of component voltage adjustment

Publications (1)

Publication Number Publication Date
CN101946225A true CN101946225A (zh) 2011-01-12

Family

ID=40985819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801272595A Pending CN101946225A (zh) 2008-02-21 2008-02-21 组件电压调整的系统和方法

Country Status (3)

Country Link
US (1) US9395787B2 (zh)
CN (1) CN101946225A (zh)
WO (1) WO2009105103A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240640A (zh) * 2014-09-03 2014-12-24 张谦 一种电压控制电路及其布线方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152218B2 (en) * 2010-12-22 2015-10-06 Intel Corporation Framework for runtime power monitoring and management

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US6615360B1 (en) 2000-01-25 2003-09-02 International Business Machines Corporation Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality
US6636976B1 (en) 2000-06-30 2003-10-21 Intel Corporation Mechanism to control di/dt for a microprocessor
US6754837B1 (en) * 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
TW594465B (en) 2001-06-08 2004-06-21 Via Tech Inc Power controller and computer systems using the power controller to support multiple processors
US7162656B2 (en) 2003-03-24 2007-01-09 Intel Corporation Dynamic protection circuit
WO2005010736A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics N.V. Flexible power reduction for embedded components
KR100997482B1 (ko) * 2003-10-02 2010-11-30 엘지전자 주식회사 휴대용 컴퓨터에서의 전원 공급장치 및 방법
US7363523B2 (en) 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
TWI243983B (en) 2004-08-03 2005-11-21 Via Tech Inc System and method of power management
US7064955B2 (en) 2004-11-24 2006-06-20 Hewlett-Packard Development Company, L.P. Redundant power for processor circuit board
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7587622B2 (en) 2005-01-11 2009-09-08 Altera Corporation Power management of components having clock processing circuits
US7791889B2 (en) 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104240640A (zh) * 2014-09-03 2014-12-24 张谦 一种电压控制电路及其布线方法

Also Published As

Publication number Publication date
US9395787B2 (en) 2016-07-19
WO2009105103A1 (en) 2009-08-27
US20110078466A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
US10560022B2 (en) Setting operating points for circuits in an integrated circuit chip using an integrated voltage regulator power loss model
CN108803760A (zh) 带隙基准电路及使用该带隙基准电路的感测芯片
US8391096B2 (en) Power supply system for memories
JP2003116270A (ja) 改良された可変電圧のcpu電圧調整装置
US9882383B2 (en) Smart power delivery network
US11323026B2 (en) Hybrid digital linear and switched capacitor voltage regulator
US11474547B2 (en) Apparatus and method of balancing input power from multiple sources
CN103107693A (zh) 测试电源装置
CN104823130B (zh) 自适应电压缩放的系统和方法
KR20220040376A (ko) 프로세서 피크 전류 제어 장치 및 방법
CN101551698B (zh) 一种内存电压调节方法以及计算机主板
CN102915076A (zh) 计算机主板及其电压调节电路
CN102053695B (zh) 电源管理装置和电源系统
CN101946225A (zh) 组件电压调整的系统和方法
CN104597983A (zh) 一种计算机风扇转速调节方法及主板系统
CN205540550U (zh) 基于数字电源的atx电源转换结构
CN113835517A (zh) 快速动态电容、频率、和/或电压节流装置和方法
CN103809719A (zh) 电路板及用于电路板的电源管理系统
CN113157032A (zh) 数字线性调节器钳位方法和装置
US10216253B2 (en) Universal serial bus hub and control method thereof
US8555092B2 (en) Memory power supply control circuit
US20140122799A1 (en) Storage device and power saving method thereof
CN221056926U (zh) 用于自供电usb设备的串口转换模块
Moore et al. Intra-operation Dynamic Voltage Scaling
CN101923379A (zh) 重置电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110112