CN104240635A - 一种显示控制接口电路 - Google Patents

Abstract

一种显示控制接口电路，它由多路数据选择器，输入信号检测单元和本地显示信号发生单元组成。其中，本地显示信号发生单元是由存储器读写控制单元，存储器，数据移位写入单元，数据读出显示单元组成。该显示控制接口电路主要用于以发光二极管作为显示元件的显示模组，可以实现高速率刷新显示。

Description

一种显示控制接口电路

所属技术领域

本发明涉及一种电路，一种用于发光二极管显示模组的显示控制接口电路。

技术背景

目前，发光二极管显示模组，由发光二极管阵列，移位锁存电路，译码电路，缓冲器，功率管组成。图1是一个典型的发光二极管显示模组的结构图，为了方便描述，这里假设发光二极管阵列尺寸为16x8点，其他尺寸的显示阵列，如16x16点、32x16点其电路组成原理和图1基本相似。

图中缓冲器A(102)及缓冲器B(103)由一片或多片缓冲集成电路如74HC245来实现，而译码器(105)由译码集成电路如74HC138来实现。行驱动部分由功率PMOS管(106)来实现。移位锁存器(104)负责列驱动，一般由具有移位锁存功能的集成电路如74HC595来实现。为了提升显示效果，移位锁存器(104)也可选用具备恒流输出功能的移位锁存电路如型号为TB62726或MBI5024等集成电路来实现。

如图1所示，SCLK_IN为移位时钟，一路经缓冲器后输出SCLK_OUT信号送给下一级模组，另一路缓冲后送给移位锁存器(104)作为移位时钟。LAT_IN作为锁存控制信号，一路经缓冲器后输出LAT_OUT信号送给下一级模组，另一路缓冲后送给移位锁存器(104)作为锁存信号。OE_IN为显示允许信号，一路经缓冲器后输出OE_OUT信号送给下一级模组，另一路缓冲后送给移位锁存器(104)，用来控制移位锁存器(104)的输出允许。LINE_IN[2:0]作为行选择信号，用来控制哪一行导通显示，一路经缓冲器后输出LINE_OUT[2:0]信号送给下一级模组，另一路缓冲后送给译码器(105)，经译码器(105)译码输出后，使一路PMOS管(106)导通。SDATA_IN信号为移位数据输入端，它和移位锁存器(104)的移位数据输入端相连，移位锁存器(104)的移位输出信号SDATA_OUT作为数据信号送给下一级模组。

图1所示的发光二极管显示模组，其工作原理如下所示。在模组显示N-1行的内容时，在移位时钟信号的作用下，第N行的显示数据被移入到移位锁存器(104)中，在完成显示数据的移位后，通过锁存信号将第N行的显示数据锁存到移位锁存器(104)的输出端。在锁存显示数据的同时，输入的行选择信号进行换行操作，由N-1行切换到第N行。在换行和数据锁存的同时，通过显示允许信号关闭列输出，完成换行时的消隐功能。如果显示的内容为带灰度的数据，则需要将灰度数据按照位平面的方式进行组织，每送完该行灰度数据的一位后，进行锁存，并由显示允许信号来配合，将位权值转换为对应的显示允许时间，换行动作是在第一次锁存第N行的位平面数据的同时完成。为了后面描述方便，我们称图1所示显示模组为普通模组，对应的信号控制时序我们称其为普通模组控制时序。

但是这种普通模组，在串联很多级(例如16个图1所示的模组进行串联组成256x8点的阵列)后，存在一个刷新速率过低的问题。最小的换行时间是由一行的显示数据的移位时间来决定的，当串联的级数较多，又显示的是灰度数据时，刷新率会较低，一般只有100-500Hz。这里所指的刷新率，是指图1所示的显示模组完成第1行到第8行所有行的显示数据移位锁存并显示的速率。

为了解决普通模组刷新率过低的问题，目前普遍的做法是对图1中的移位锁存器(104)所代表的列驱动电路进行改进，在列驱动电路中加入存储器和相应的控制电路，将显示数据移位送给列驱动电路后，在列驱动电路内进行存储，这样，移位电路只要保证在显示数据换帧的时间间隔内(一般为1/60秒)移送完所有显示数据即可。由于整帧的显示数据已经缓存在列驱动电路内，因此换行的速度由灰度表现的速率来决定，和移位速率及级联长度无关。目前，采用这种解决方案的显示模组刷新率一般可以达到1000Hz甚至更高，为了后面描述方便，我们称其为高刷模组，对应的信号控制时序我们称其为高刷模组控制时序。

高刷模组虽然解决了刷新速率的问题，但同时带来两个缺点。第一个缺点是兼容性的问题，由于高刷模组要完成显示内容缓存到列驱动电路内，除了普通的移位锁存动作外，至少还需要向列驱动电路发送帧起始信号，以保证列驱动电路能正确地缓存显示内容。目前普遍的做法是用锁存信号和时钟信号采用不同的时序配合来区别是普通锁存还是帧起始信号，图3所示的高刷模组帧同步时序就是目前业内常见的一款型号为MBI5050列驱动器所采用的帧同步信号。帧同步信号的引入，会导致普通模组和高刷模组在控制时序上的不同，导致高刷模组不支持普通模组的控制时序，这就限制了高刷模组的使用便利性。实际应用中，必须准备普通模组和高刷模组两种产品以满足客户的不同需求。第二个缺点就是成本问题，由于每个列驱动器内必须配备存储器和相应的控制电路，导致列驱动电路的复杂程度大大增加，所以这种内置存储器和相应的控制电路的列驱动器目前的价格是普通的移位锁存类型的恒流列驱动器的3-10倍。由于目前实际应用中一个显示模组上有十几片甚至几十片列驱动电路，这就大大地增加了高刷模组的制造成本。

发明内容

为了解决高刷模组无法支持普通模组的控制时序以及高刷模组列驱动器的高成本问题，本发明提供了一种显示控制接口电路，使发光二极管显示模组具有高刷新率，同时支持普通模组和高刷模组的信号时序，而且成本较低。

本发明解决其技术问题所采用的技术方案是：在图1所示的发光二极管显示模组上加装一个显示控制接口电路，该显示控制接口电路如图2所示，由多路数据选择器(201)，输入信号检测单元(202)以及本地显示信号发生单元(200)组成，其中本地显示信号发生单元(200)由存储器读写控制单元(204)、数据移位写入单元(203)、数据读出显示单元(205)、存储器(206)组成。

在图2所示的显示模组连接到控制信号源后，输入信号检测单元(202)对输入信号进行检测，如果判断输入信号控制时序为普通模组的控制时序后，输入信号检测单元(202)输出控制信号给数据选择器(201)，使移位时钟信号(SCLK_IN)、锁存信号(LAT_IN)、显示允许信号(OE_IN)、移位数据输入信号(SDATA_IN)通过数据选择器(201)和移位锁存器(104)相连；使移位锁存器(104)的移位输出信号通过数据选择器(201)送给下一级；使行选择信号(LINE_IN[2:0])通过数据选择器(201)和译码器(105)相连。在这个状态下，译码器(105)和移位锁存器(104)和输入输出信号的连接关系和图1所示的普通模组等同，因此可以在普通模组的控制时序下正常工作。

如果输入信号检测单元(202)判断信号源的控制时序为高刷模组控制时序后，输入信号检测单元(202)输出控制信号，使移位锁存器(104)和译码器(105)切换到由本地显不信号发生单元(200)输出的信号来控制。其中数据移位写入单元(203)通过与其相连的移位时钟信号、锁存信号、移位数据输入信号，在移位时钟信号和锁存信号的作用下，由外部信号源送来的显示数据被移位锁存并通过存储器读写控制单元(204)写入到存储器(206)中，数据移位写入单元(203)的移位输出信号也通过数据选择器(201)送给下一级模组。数据读出显示单元(205)产生读取地址并通过存储器读写控制单元(204)读出显示数据并产生配套的锁存信号，显示允许信号、行选择信号和移位时钟信号，数据读出显示单元(205)产生的本地移位时钟信号、锁存信号、显示允许信号及移位数据信号通过数据选择器(201)和移位锁存器(104)相连，数据读出显示单元(205)产生的本地行选择信号通过数据选择器(201)和译码器(105)相连接。由于在这个工作模式下，数据读出显示单元(205)是从存储器(206)内读取显示内容并完成相应的显示动作，所以刷新速度不受输入移位时钟和级联长度的影响，可以实现很高的刷新速率，一般可以达到1000Hz-3000Hz。由于每个显示模组只需要加装一套这样的显示控制接口电路，所以在制造成本上，增加不多。

本发明的有益效果是，可以在成本增加不多的情况下，实现发光二极管显示模组的高刷新显示，同时，在信号源送来普通模组控制时序的时候，能自动识别并切换到普通模组工作模式，具有信号向下兼容的优点，为发光二极管显示模组提供了一个高性价比的解决方案。

附图说明：

下面结合附图和实施例对本发明进一步说明。

图1是普通的发光二极管显示模组的原理框图。

图2是本发明第一个实施例的发光二极管显示模组的原理框图。

图3是普通模组锁存时序和高刷模组帧同步时序的一个示例。

图4是数据读出显示单元(205)的原理框图

图中：101.发光二极管，102.缓冲器A，103.缓冲器B，104.移位锁存器，105.译码器，106.PMOS管，200.本地显示信号发生单元，201.数据选择器，202.输入信号检测单元，203.数据移位写入单元，204.存储器读写控制电路，205.数据读出显示单元，206.存储器，207.振荡器，208.复位电路，401.多选1数据选择器，402.列地址计数器，403.发送次数计数器，404.行地址计数器，405.位地址编码器，406.锁存信号发生电路，407.显示允许信号发生电路，408.移位时钟发生电路，409.行选择信号发生电路。

具体实施方式

图2是本发明的一个典型实施例。

振荡器(207)为显示控制接口电路提供必要的时钟信号，它可以用晶体振荡器、RC振荡电路或环行振荡电路来实现。

复位电路(208)为显示控制接口电路提供必要的上电复位信号。复位电路可以是简单的RC复位电路，也可以用专用的复位集成电路来实现。

数据选择器(201)用来进行数据切换，在S信号为低电平时，Y的电平等于输入信号A，在S信号为高电平时，Y的电平等于输入信号B。

输入信号检测单元(202)，它负责对输入的信号进行检测，图3是目前业界常见的普通模组锁存时序和高刷模组的帧同步信号时序。在这里，高刷模组的帧同步信号时序表现为在锁存信号高电平期间，移位时钟上出现三个上跳延。输入信号检测单元(202)检测输入信号中是否包含在锁存信号LAT_IN为高电平时移位时钟SCLK_IN上出现多个上跳延的时序，如果在一段时间(如1/20秒)内没有该时序出现，则判断为普通模组控制时序，否则判定为高刷模组控制时序。由于目前普通模组和高刷模组的控制时序有诸多不同之处，所以可以利用其中某一点进行判定，这里仅提供一个比较简单的实施例。除了可以通过对移位时钟信号SCLK_IN和锁存信号LAT_IN时序上的不同点进行判定外，还可以利用显示允许信号OE在普通模组控制时序和高刷模组控制时序上的差异进行判定。输入信号检测单元(202)的判定结果送给多路数据选择器(201)，控制信号切换。

本地显示信号发生单元(200)由存储器读写控制单元(204)，存储器(206)，数据移位写入单元(203)，数据读出显示单元(205)组成。

数据移位写入单元(203)，其内部包含移位锁存电路，写入地址计数器和帧地址计数器。移位锁存电路，用来对送来的数据信号SDATA_IN在移位时钟SCLK_IN的推动下进行移位，并在锁存信号LAT_IN的控制下进行锁存作为写入数据，移位锁存电路的具体位数可以按照显示灰度的要求确定。同时移位锁存电路的移位数据输出端，在高刷模组控制时序模式时，通过数据选择器(201)输出作为移位数据输出信号(SDATA_OUT)送给下一级模组。内部的地址计数器，用来存储写入数据的地址，地址计数器在每收到一个锁存信号后，进行一次计数操作，在收到帧同步信号后进行地址计数器清零动作。帧地址计数器在本实施例中为一个1位的计数器，在收到帧同步信号后，进行计数动作，使帧地址计数器的输出在0和1之间切换。

数据读出显示单元(205)，其内部的结构框图如图4所示。在时钟的作用下，列地址计数器(402)进行计数操作，进位信号送给发送次数计数器(403)，发送次数计数器(403)的进位信号送给行地址计数器(404)。锁存信号发生电路(406)根据列地址计数器(402)的数值输出锁存信号。位地址编码器(405)根据发送次数计数器(403)的内容，编码产生位地址送给多选1数据选择器(401)输出移位数据信号。显示允许信号发生电路(407)根据列地址计数器(402)的数值和发送次数计数器(403)的输出，产生和位权值对应占空比的显示允许信号。列地址计数器(402)和行地址计数器(404)合并生成数据读取地址。同时，移位时钟发生电路(408)对时钟信号进行缓冲和相移后输出移位时钟信号。行选择信号发生电路(409)在发送次数计数器(403)为1时，锁存行地址计数器的输出作为行选择信号。

这里以一个6位的灰度显示数据为例，说明灰度表现的工作原理。为了表现6位的灰度值，将显示数据按照位平面的方式分次送数。为了保证显示时间和位权值匹配，可以用如下的办法来送数。总的送数次数为7次，其中BIT0，BIT1，BIT2，BIT3，BIT4分别送一次，BIT5送2次。在每次送数锁存后，输出对应占空比的显示允许信号。在锁存显示BIT0数据时，显示允许信号的有效时间为1/16单位时间，在锁存显示BIT1数据时，显示允许信号的有效时间为1/8单位时间，在锁存显示BIT2数据时，显示允许信号的有效时间为1/4单位时间，在锁存显示BIT3数据时，显示允许信号的有效时间为1/2单位时间，在锁存显示BIT4数据时，显示允许信号的有效时间为1/1单位时间，在锁存显示BIT5数据时，显示允许信号的有效时间为1/1单位时间，由于BIT5进行了2次数据发送显示，因此BIT5的实际显示有效时间为2个单位时间，这样就保证了每一位的显示时间和其位权值匹配，从而实现灰度表现。发送次数计数器(403)的数值在0到6之间循环，在发送次数计数器(403)计数值为0到4之间时，位地址编码器(405)的输出与其相同，在发送次数计数器(403)计数值为5或6时，位地址编码器(405)的输出为5。显示允许信号发生电路(407)根据发送次数计数器(403)的输出，送出相应的显示允许信号。在发送次数计数器(403)的输出为0时(这时正在显示上一行的BIT5数据)，显示允许信号发生电路(407)输出1/1单位时间有效的显示允许信号；在发送次数计数器(403)的输出为1时(这时正在显示本行的BIT0数据)，显示允许信号发生电路(407)输出1/16单位时间有效的显示允许信号，同时行选择信号发生电路(409)对行地址计数器(404)进行锁存，输出新的行选择信号；在发送次数计数器(403)的输出为2时(这时正在显示本行的BIT1数据)，显示允许信号发生电路(407)输出1/8单位时间有效的显示允许信号；在发送次数计数器(403)的输出为3时(这时正在显示本行的BIT2数据)，显示允许信号发生电路(407)输出1/4单位时间有效的显示允许信号；在发送次数计数器(403)的输出为4时(这时正在显示本行的BIT3数据)，显示允许信号发生电路(407)输出1/2单位时间有效的显示允许信号；在发送次数计数器(403)的输出为5时(这时实际在显示本行的BIT4数据)，显示允许信号发生电路(407)输出1/1单位时间有效的显示允许信号；在发送次数计数器(403)的输出为6时(这时正在显示本行的BIT5数据)，显示允许信号发生电路(407)输出1/1单位时间有效的显示允许信号。这里的单位时间可以是16个时钟周期。

存储器读写控制单元(204)，它将存储器(206)分成A，B两个区域，两个区域有独立的地址、读写控制信号、数据写入端口和数据读出端口，这样，存储器读写控制单元(204)和存储器(206)构成一个乒乓结构的缓冲器。当数据移位写入单元(203)内部的帧地址计数器为0时，它通过存储器读写控制单元(204)对A区进行写入，数据读出显示单元(205)则通过存储器读写控制单元(204)从B区读取数据。数据移位写入单元(203)收到帧同步信号后，进行换帧操作，读出和写入的区域进行互换，即数据移位写入单元(203)通过存储器读写控制单元(204)对B区进行写入操作，数据读出显示单元(205)则通过存储器读写控制单元(204)从A区读取数据，如此反复操作。

存储器206用于存储数据，可存储2帧或2帧以上的显示数据，它可以由静态RAM来实现。在本实施例中，显示的阵列尺寸较小，使用静态RAM可以简化设计。但在实际应用中，如果要控制的发光显示阵列较大时，可以考虑由动态RAM来实现以节约成本。

在实际实施过程中，为了节约成本，提高生产效率，可以将显示控制接口电路的多路数据选择器(201)、输入信号检测单元(202)、数据移位写入单元(203)、存储器读写控制单元(204)、数据读出显示单元(205)、存储器(206)、以及外部的振荡器(207)、复位电路(208)集成到一片半导体集成电路上。

另外，在实际实施过程中，为了进一步提高刷新速率，可以在数据读出显示单元(205)内加入数据抖动(DITHER)处理单元，通过数据抖动(DITHER)处理单元减少显示数据的位数，例如将16位的显示数据抖动(DITHER)处理成12位显示数据，这样可以在灰度显示效果变化不大的情况下减少送数次数，提高刷新率。

在实际实施过程中，本实施例中的一些组件可以用等同的结构来实现。比如存储器读写控制单元(204)，它可以将存储器(206)分为A、B、C三个区域，存储器读写控制单元(204)和存储器(206)组成一个具有A、B、C三个区域的环形缓冲器以取代实施例中的乒乓结构的缓冲器。这样，可以采用下面的办法进行读写操作：假设当数据移位写入单元(203)对环形缓冲器的A区进行写入时，数据读出显示单元(205)正在从环形缓冲器C区读取数据。数据移位写入单元(203)完成对环形缓冲器A区的写入后，切换到环形缓冲器B区进行写入操作，数据读出显示单元(205)在完成一行的数据传送后对写入区域进行检查，如果发现数据移位写入单元(203)的写入区域已经从A切换到B，则数据读出显示单元(205)切换到从环形缓冲器A区读取数据，否则继续从C区读取数据。数据移位写入单元(203)完成对环形缓冲器B区的写入后，切换到环形缓冲器C区进行写入操作，数据读出显示单元(205)在完成一行的数据传送后对写入区域进行检查，如果发现数据移位写入单元(203)的写入区域已经从B切换到C，则数据读出显示单元(205)切换到从环形缓冲器B区读取数据，否则继续从A区读取数据。数据移位写入单元(203)完成环形缓冲器C区的写入后，切换到环形缓冲器A区进行写入操作，数据读出显示单元(205)在完成一行的数据传送后对写入区域进行检查，如果发现数据移位写入单元(203)的写入区域已经从C切换到A，则数据读出显示单元(205)切换到从环形缓冲器C区读取数据，否则继续从B区读取数据。如此循环构成一个环形读写模式。这种环形的缓冲结构由于中间有一个缓冲区作为过渡，使得帧切换动作更加灵活独立。

本实施例仅提供了一个针对单色发光二极管显示模组的方案，它可以经过简单的扩展用于双色或全彩色发光二极管显示模组。

Claims (7)

1.一种显示控制接口电路，其特征是：它由多路数据选择器、输入信号检测单元、本地显示信号发生单元组成。

2.根据权利要求1所述的显示控制接口电路，其特征是：本地显示信号发生单元是由存储器读写控制单元、存储器、数据移位写入单元、数据读出显示单元组成。

3.根据权利要求2所述的显示控制接口电路，其特征是：数据移位写入单元由移位锁存器、写入地址计数器、帧地址计数器组成。

4.根据权利要求2所述的显示控制接口电路，其特征是：数据读出显示单元是由列地址计数器、发送次数计数器、行地址计数器、锁存信号发生电路、位地址编码器、数据选择器、显示允许信号发生电路、移位时钟发生电路、行选择信号发生电路组成。

5.根据权利要求2所述的显示控制接口电路，其特征是：存储器读写控制单元和存储器组成一个乒乓结构的缓冲器。

6.根据权利要求2所述的显示控制接口电路，其特征是：存储器读写控制单元和存储器组成一个环形缓冲器。

7.根据权利要求1所述的显示控制接口电路，其特征是：多路数据选择器、输入信号检测单元、本地显示信号发生单元集成在一片半导体芯片上。