CN104217971A - 以阶层式分组及过滤来识别晶圆系统性缺陷的系统与方法 - Google Patents

Abstract

检测一半导体元件的多数个晶圆后，产生多数个候选缺陷清单，以进行系统性缺陷的识别。每个候选缺陷清单含有自检测其中一晶圆所取得的多个候选缺陷。各个候选缺陷由多个缺陷特征所代表，其中的一缺陷特征为缺陷位置。将每一或多份的候选缺陷清单中的候选缺陷做为一组别，以进行第一阶段分组与过滤，来各自产生一份第一阶段缺陷清单。接着，针对所有多数个第一阶段缺陷清单中的候选缺陷进行第二阶段分组与过滤，并产生一最终系统性缺陷清单以识别系统性缺陷。在阶层式分组与过滤中，使用各个缺陷的缺陷特征，以及根据缺陷位置而从设计数据库所撷取的一设计图样剪辑来进行分组与过滤。

Description

以阶层式分组及过滤来识别晶圆系统性缺陷的系统与方法

技术领域

本发明与晶圆检测相关，特别关于一种在晶圆检测过程中识别系统性缺陷的方法与系统。

背景技术

半导体的制造需要一个精密且造价不斐的制造环境。随着半导体芯片尺寸变小，其制造成本也随之增加。在现代的晶圆厂中，半导体的制造需要动用到上百台的机器，而每台机器所需的成本分别可以从数千万到数亿美元不等。

制造半导体元件的过程时常需要上百个连续的步骤，而其中每一个步骤都有可能造成良率的损失。因此，为了在半导体制造厂中维持其产品的质量，需要严密控制上百个或是上千个制程中的变数。其中，在目前正在发展的几个关键能力中，如制程监控、制程/设备建模、制程最佳化、制程控制、设备与制程诊断以及参数良率建模，都以高良率、高质量以及低周期为目标发展。

在半导体的制程中，通常是以光源或是电子光束照射半导体晶圆，再分析自半导体晶圆所返回的信号来进行半导体晶圆的检测。随着设计准则的缩小，半导体元件上的电路图样也随之变得小而稠密，而在检测过程中所侦测到的缺陷信号也随之变得极其微弱，并且常常为制造过程中所引起的正常差异。因此，重要的关键缺陷往往容易被错过，或是隐藏在检测结果的候选缺陷清单里的上千或是上万个干扰点中。

图1为一晶圆缺陷分布范例图，其显示晶圆检测中所产生的典型候选缺陷清单上的候选缺陷分布。如图1所示，检测过程所产生的候选缺陷分布于整个晶圆，且其中大部分皆为干扰点。由于电路图样的几何形状非常小，从检测过程中所获得的候选缺陷的影像通常仅会显示一个单一的像素，或是显示完全无法解晰的影像。因此，半导体制造者面临了无法识别候选缺陷为真正的致命缺陷或是非致命的干扰点的难题。此外，由于许多的系统性关键缺陷的特征在检测的结果中与其它的干扰点并无相异，使得晶圆的检测更加的困难。

在晶圆检测中，使用了许多信号与影像的处理技巧以试图消除干扰点，并且识别出可能引起半导体元件故障的真正缺陷。一般来说，从少数晶圆中所获得的检测结果可用来最佳化未来晶圆检测的配方，以使得未来的检测结果能有理想的敏感度以及可接受的总候选缺陷数量，或者可用来培育将真正的缺陷从干扰点中分类出来的样本。

随着半导体技术的进步，半导体元件的尺寸也随之缩小，因此，透过以光源或是电子光束照射晶圆并且分析个别晶圆所返回的信号的已知检测方法已经不敷使用。关键的系统性缺陷纵使存在于晶圆的多个位置，仍然很有可能无法被侦测到；尤其在量产时，排除系统性缺陷更是成为一个巨大的挑战。在量产时，需要能够及早识别新产生的系统性缺陷，以避免失去仍然在产在线或是已完成制造的晶圆。

发明内容

为了克服上述在晶圆检测中识别系统性缺陷所遇到的欠缺与挑战，本发明提供一种识别系统性缺陷的系统以及方法，其利用多个晶圆的检测数据配合制造元件的设计数据，使用阶层式分组与过滤来有效的侦测并且识别系统性缺陷。

根据本发明，利用晶圆检测的过程中取得多数的候选缺陷清单，一般来说，一份候选缺陷清单中包含了非常大数目的候选缺陷，由于现代先进半导体元件的小体积以及高密度的关系，其中大部分的候选缺陷皆为干扰点，仅有少数几个随机或是系统性的缺陷参杂在内。

在本发明的第一较佳实施例中所用的阶层式分组与过滤法包括了两个处理阶段。在第一处理阶段中，本发明使用在晶圆检测过程中所取得以及额外自设计图样剪辑中所推导出的缺陷特征，分别且独立地将自一单一晶圆中所取得的候选缺陷清单进行分组与过滤，其中所用的设计图样剪辑是从设计数据库中为候选缺陷所撷取。

在第一阶段的分组与过滤之后，各个候选缺陷清单产生一第一阶段缺陷清单，因此第一处理阶段完成后会产生多数的第一阶段缺陷清单。接着，在第二处理阶段中，针对所有第一阶段缺陷清单的所有缺陷进行分组与过滤，以产生一最终缺陷清单。由于系统性缺陷之间具有类似或是相同的特征，并且通常会重复发生于多个晶方以及晶圆之中，因此可以藉此对系统性缺陷进行识别以及分组。

在本发明的第二较佳实施例中，检测多个晶圆所取得的候选缺陷清单，首先被分类为多个组别，其中，各个组别包括了自数个晶圆所取得的一定数目的候选缺陷清单。在第一处理阶段中，每一组候选缺陷清单皆被一起进行处理，以产生属于该组的第一阶段缺陷清单。在第二处理阶段中，针对所有第一阶段缺陷清单的所有缺陷进行分组与过滤，以产生一最终缺陷清单。

本发明提供了一种具有多个计算节点的分布式计算系统，所述分布式计算系统使用一设计数据库来实施阶层式分组与过滤。透过阶层式分组与过滤的方法，本发明可以在半导体元件制程早期阶段的调整与最佳化过程中识别系统性缺陷；同时，也可以在量产阶段中监控并且识别新产生的系统性缺陷。

除了在检测多个晶圆的过程中进行系统性缺陷的识别外，已识别系统性缺陷的位置也可以做为关键区域在之后的晶圆检查配方中使用。已识别系统性缺陷的设计图样剪辑也可以被进一步使用来搜寻数据库中所有具有相同设计图样的关键区域。在晶圆检测时，可以将关键区域的搜寻敏感度设定的比其它的检测区域来的高，以减少其它非关键区域中的干扰点。上述的设计图样剪辑以及其特征也可以被用于在芯片设计流程中最佳化制造规则的设计，以改善半导体产线的良率。

附图说明

图1为一晶圆缺陷分布图，其所显示的为检测一晶圆的候选缺陷的分布；

图2所显示的为根据本发明一实施例使用阶层式分组与过滤进行的两个处理阶段的一方块图；

图3所显示的为根据本发明实施阶层式分组与过滤的一分布式计算系统；

图4所显示的为根据本发明另一实施例使用阶层式分组与过滤进行的两个处理阶段的一方块图；

图5所显示的为一范例候选缺陷清单中的候选缺陷经第一处理阶段分组与过滤后的已分组缺陷的一柱状图；

图6所显示的为使用两份范例候选缺陷清单进行第一处理阶段分组与过滤的己分组缺陷的一柱状图；

图7所显示的为使用十份范例候选缺陷清单进行两个处理阶段分组与过滤后产生的最终系统缺陷清单的已分组缺陷的一柱状图；以及

图8所显示的为使用与图7相同的范例候选缺陷清单经由两个处理阶段分组与过滤后产生的最终系统缺陷清单的已分组缺陷的一柱状图，其中图8的柱状图与图7相较之下具有较大的中心偏移公差范围。

其中，附图标记说明如下：

100第一阶段分组与过滤

101、102、...、10N候选缺陷清单

200第二阶段分组与过滤

201、202、...、20N第一阶段缺陷清单

300最终系统性缺陷清单

301计算节点

302设计数据库

400设计数据库

P1、P2、P3系统性缺陷

具体实施方式

以下配合图式及元件符号对本发明的实施方式做更详细的说明，以令本领域技术人员参照说明书文字能够据以实施。

可以预期地，系统性缺陷是以系统性的方式发生在多个晶圆上，并可能散布在晶圆上多个晶方里。为了改善半导体元件制程的良率，在半导体元件制程的准备阶段以及量产阶段中排除系统性缺陷都是重要的关键。当同时分析大量数目的晶圆检测结果时，系统性缺陷的特征使得它们能够与随机的干扰点作区别。因此，为了能够识别出系统性缺陷，本发明提供了一种使用自检测大量数目的晶圆所取得的多个候选缺陷清单中搜集的数据进行识别的方法。

为了能克服将系统性缺陷与干扰点作区隔的困难，除了自晶圆检测中所取得的缺陷特征外，本发明也利用了根据候选缺陷位置而撷取的设计图样剪辑导出的特征来进行分组与过滤。如线宽、线密度以及邻近顶点等多个特征可以从设计图样剪辑中计算得出，并被利用来进行分组与过滤。

如同一般所已知，对一份候选缺陷清单进行分组所需的计算量，通常是与清单内候选缺陷数目的平方成正比。当包含大笔数目的候选缺陷清单的大型数据被结合或是同时使用时，进行计算所需的时间以及其所占用的内存皆成为一个巨大的挑战。因此，本发明使用了阶层式分组与过滤的方法来处理大量的数据。

图2为根据本发明一实施例的方法的一方块图。在半导体产业中，设备贩卖商会提供在晶圆厂中检测晶圆用的检测器。一般来说，在检测一晶圆后，会产生包含候选缺陷的一清单，而候选缺陷清单101、102、...、10N则代表了检测N个晶圆后所产生的检测结果。

在第一处理阶段100中，自设计数据库400中所撷取的设计图样剪辑，被利用来进行第一阶段分组与过滤。举例来说，在第一处理阶段100中进行的分组，可以利用比对设计资料剪辑是否完全相同，而进行分组；而过滤候选缺陷的方法，则可以是将具有独特设计图样而无法进行分组的候选缺陷排除，或是排除属于仅包含有小数目候选缺陷的群组内的候选缺陷。由于系统性缺陷应会多次发生，第一处理阶段100可以过滤掉大部份随机的缺陷或是干扰点，并且保留具有相同设计图样的候选缺陷。

如图2所示，第一处理阶段100会针对各个候选缺陷清单101、102、...、10N分别产生一第一阶段缺陷清单201、202、...、20N。第二处理阶段200则接收所有第一阶段缺陷清单，进行第二阶段分组与过滤，并且产生一最终系统性缺陷清单300以识别系统性缺陷。其中若以设计图样比对是否完全相同作为分组的准则，在将多个晶圆的候选缺陷进行分组后，具有较多数目缺陷的缺陷群组则代表了较为系统性且发生频率较为频繁的关键缺陷。因此，识别出所述系统性缺陷并且排除所述系统性缺陷的根本原因，应可以显著的提升半导体元件制程的良率。

本发明的第一处理阶段以及第二处理阶段，可以利用具有一般目的的计算节点或是专用的计算硬件来实施。在检测过程中取得的缺陷特征以及从设计图样剪辑中取得的设计特征，皆可以做为分组或是过滤的特征来使用，过滤的处理可以是对单一个候选缺陷或是缺陷群组进行过滤。每个候选缺陷的缺陷特征包括了一缺陷位置，利用缺陷位置可以自设计数据库中截取出设计数据剪辑。因为设计数据提供了在一般晶圆检测过程中无法获得的额外信息，在本发明中所使用的较佳特征，是利用从设计数据库撷取，而与候选缺陷相对应的设计图样剪辑中导出的特征。

在处理过程中所需的分组与过滤可以透过不同的算法来进行。举例来说，在第一处理阶段100中，具有空白的设计图样的候选缺陷可能首先被过滤掉，接着，剩余的具有相同设计图样的候选缺陷则会被分到个别的群组之中。取决于实际的使用情形，可以根据处理过程中所使用的特征来设计不同的分组与过滤的准则。在本发明中，“分组与过滤”是用来描述概括的分组与过滤的处理过程，可以是任何顺序的分组与过滤，或是包含分组与过滤的任何组合。

在第二处理阶段200中，根据一些预设的准则，针对多个包含已分组缺陷的第一阶段缺陷清单，再进行进一步的分组与过滤，最终系统性缺陷清单300的各个缺陷群组中的缺陷数目，可以被作为用来将非系统性缺陷过滤掉的准则。为了能更佳的优化系统性缺陷的识别，两个处理阶段中可以分别使用相同或是不同的准则或配方。

值得一提的是，虽然在概念上而言，仅在一单一的阶段中，同时针对所有候选缺陷清单进行分组与过滤，也可能获得与本发明的阶层式分组与过滤的方法类似的结果，然而，本发明中所使用的阶层式分组与过滤的方法提供了数个优点。透过两阶段的处理过程，本发明可以将处理所有候选缺陷清单中所需的计算量与候选缺陷数量的比例从平方正比降低为线性正比，因此，能够大幅的增进处理过程的处理量。

透过两阶段的处理过程所提供的另一优点在于，其排除了在单一处理阶段中，对于用于同时储存自多个检测结果中所取得的大量数据以及相关设计图样剪辑的巨大内存容量的需求。此外，第一处理阶段以及第二处理阶段个别使用的预设准则与配方也可以被分别最佳化，以达到分组与过滤的最佳效果。

在本发明中，使用了一具有多个计算节点的分布式计算系统来实施第一以及第二处理阶段。图3为一简化的方块图，其中显示了具有一定数目的计算节点301的分布式计算系统，以及与其在一网络内连接的设计数据库302。此外，本发明的分布式计算系统也包括了一数据储存系统。如图3所示，各个计算节点301分别具有一数据储存单元。本发明中的数据储存系统可以由如图3所示的分散储存单元所组成，或者也可以是一个专门的储存系统。

如图2所示，第一阶段分组与过滤是以平行的方式多次独立执行，且可以被分散至多个计算节点301来进行。藉此，本发明的阶层式分组与过滤方法可以充分利用分布式计算系统的并行计算架构的优点。其中候选缺陷清单101、102、...、10N以及最终系统性缺陷清单300皆储存于上述的数据储存系统内。

最终系统性缺陷清单300包括了多个缺陷群组，各个缺陷群组分别代表了一可能的系统性缺陷。透过一预设准则，可以判断所述识别群组是否为系统性缺陷。举例来说，若一缺陷群组的缺陷数目超过了预设准则，则该缺陷群组则被判断为一系统性缺陷。系统性缺陷的缺陷位置也可以从缺陷群组中缺陷的位置来判定。若分组时的准则设定为完全相同的设计图样对比，则系统性缺陷的缺陷位置也可以从设计数据库中的设计图样的位置来判定。

根据本发明的识别系统性缺陷的方法，可以在半导体制程的早期准备阶段中使用。此外，也可以在半导体制程的量产阶段中针对可能发生的新系统性缺陷以及系统性缺陷的趋势进行监控与识别。

除了从检测晶圆的结果中识别系统性缺陷外，已识别系统性缺陷的缺陷位置也可以被进一步作为关键区域在之后的晶圆检测过程配方中使用。在因为检测速度太慢而无法完整的检测晶圆的情况时，关键区域是最理想的检测区域。在实施完整的晶圆检测时，若非关键区域中的干扰点数目过高，也可以将关键区域内的检测敏感度设定为高于其它检测区域。

由于利用设计数据库中所撷取的设计图样剪辑来进行分组，是本发明中较佳的分组方法，一旦识别出系统性缺陷时，相对应的设计图样则可以被用来在设计数据库中进行搜寻，以概括整个晶方找出所有与系统性缺陷具有相同设计图样的位置。该些位置可以组成微照护区域，以输入至晶圆检测器的检测配方中，使晶圆检测器针对相同的半导体元件的晶圆在微照护区域内，进行敏感度较高的检测。

如上文中所提及，先进的半导体技术不断的挑战半导体元件的物理限制，纵使是最顶尖的晶圆检测器也很难侦测出缺陷的微弱信号或将真正缺陷的较弱信号与随机的干扰点作出区隔。某些系统性缺陷虽然存在于晶圆上多个位置，但在单一的晶圆中可能仅能被侦测到一次或两次。那些在单一晶圆检测中较少发生的系统性缺陷很有可能在图2所示的第一处理阶段100中就被过滤掉。为了解决上述问题，如图4所示，根据本发明的阶层式分组与过滤方法可以进一步被改良。

参照图4，从多个晶圆检测中所取得的候选缺陷清单101、102、...、10N被划分至多个包含候选缺陷清单的组别之中，其中各个组别可以包含一份或是多份的候选缺陷清单。如图4所示，在第一处理阶段100中，三份候选缺陷清单101、102以及103被做为一个组别一起处理，且在处理包含三份候选缺陷清单的各个组别后，会产生一各别的第一阶段缺陷清单。接着，第二处理阶段200针对所有第一阶段缺陷清单201、202、...、20N中的所有候选缺陷进行第二阶段分组与过滤。

虽然图2与图4中显示了根据本发明的两种不同的较佳实施例，本发明的阶层式分组与过滤方法并不限定于两阶段式的处理过程，从上述的原则当中，可以衍生出许多不同的变化。举例来说，根据本发明的阶层式方法可以包括三个阶段，第一阶段缺陷清单可以进一步被进行分组，以在完成第二处理阶段后产生多个第二阶段缺陷清单，并且接着针对所有第二阶段缺陷清单进行处理以产生最终系统性缺陷清单。

在较佳地候选缺陷分组过程中，本发明以设计图样完全相同作为分组的准则。其它如高分辨率电子束图像图样等数据，若能够提供足够与正确的信息，也可以被做为分组的准则使用。此外，若能够根据某些选定特征，譬如在候选缺陷清单中可用的选定特征，或是从设计图样剪辑推衍出的选定特征，而设计有效的分组算法，则其它的准则也可以用来进行分组。举例来说，可以根据候选缺陷之间类似的特征、设计图样或是两者的组合来进行候选缺陷的分组，以代替设计图样完全相同的对比作为分组的准则。同样地，本发明的过滤方法也可以根据自检测器所取得的缺陷特征，或是自设计图样剪辑推衍出的缺陷特征来进行过滤。

在半导体元件的量产过程，除了识别系统性缺陷的方法外，本发明也提供了一种监控系统性缺陷趋势的方法。如图2与图4所示，从检测N个晶圆所获得的包含N份候选缺陷清单的一群组，可以被用在阶层式分组与过滤中产生一最终系统性缺陷清单300。本发明的方法与装置，可以在量产的产线中，为每N个晶圆产生一最终系统性缺陷清单。在产生一定数量的最终系统性缺陷清单后，可以对最终系统性缺陷清单中的已识别系统性缺陷进行分析，以了解晶圆上系统性缺陷的缺陷数目或分布的趋势。

根据本发明，可以将每N个晶圆做为一群组来产生多个最终系统性缺陷清单。为监控系统性缺陷的趋势，可以搜集从检测依时间顺序制造的N个晶圆取得的候选缺陷清单，并且做为一群组进行处理。各个晶圆群组可以为晶圆完全不同的群组，或者是邻近群组间具有少数几个共同晶圆的群组。为了能有效率的自具有共同晶圆的多个晶圆群组中产生多份最终系统性缺陷清单，本发明可以重新使用在图2以及图4的方块图中所显示的第一阶段缺陷清单。

举例来说，假设各个候选缺陷清单皆具有一时间戳记，并且是在一产在线经由检测晶圆所依序取得。当具有N份可用的候选缺陷清单并产生其相对应的所有第一阶段缺陷清单后，即可进行第二阶段分组与过滤，而产生一第一系统性缺陷清单。接着，在第二处理阶段中，则可以透过滑动窗口的方式，移除最旧的候选缺陷清单所产生的第一阶段缺陷清单，并且新列入最新可用的候选缺陷清单所产生的第一阶段缺陷清单，以依序产生后续的系统性缺陷清单。

为了展示本发明的优点以及效益，以下根据几个多数的仿真候选缺陷清单进行评测，其中各个仿真候选缺陷清单包括了一仿真的晶圆检测所得的半导体元件的大量数目的随机干扰点，以及三个系统性缺陷P₁、P₂以及P₃。各个候选缺陷清单大约有10,000个随机干扰点，且其系统性缺陷P₁、P₂以及P₃分别有一次、两次以及三次的发生次数。其中，各个候选缺陷的设计图样剪辑可以从设计数据库中所撷取。为了使评测的结果更具有真实性，并将系统性缺陷设定为具有小于0.3um的随机中心偏移，以模拟实际晶圆检测结果中的坐标误差。

在第一处理阶段的分组与过滤中，具有相同设计图样的候选缺陷被分组到同一缺陷群组中，而分组的过程可以有0.3um的中心位移公差。其中，仅出现一次的候选缺陷会被过滤掉且不会被进行分组。图5为一柱状图，其显示了一范例候选缺陷清单中的候选缺陷经第一处理阶段分组与过滤后的已分组缺陷。

如图5所示，虽然在范例候选清单中只有三个系统性缺陷，然而由于众多干扰点也具有类似的设计图样，因此在第一处理阶段后总共有41个由大数量的干扰点所组成的缺陷群组。在图5中，P₂与P₃代表了被编设在范例候选缺陷清单中的两个系统性缺陷。由于一干扰点的邻近位置有可能与另一个干扰点具有类似的设计图样，因此模拟的中心位移公差也造成较大数量的缺陷群组的组成。在此须特别提及，在晶圆中仅出现一次的系统性缺陷P₁无法进行分组而被过滤掉。

图6为另一柱状图，其显示了使用图5中所使用的范例候选缺陷清单以及另一份范例候选清单合并成一组别，而进行第一处理阶段分组与过滤的已分组缺陷。如图6所示，除了有更多的随机干扰点外，在晶圆中仅出现一次的系统性缺陷P_1-在此也因为有两份仿真候选缺陷清单中的候选缺陷而可以进行分组，而此合并的组别也使得缺陷群组的数量增加到了105个。

为进行第二阶段的分组与过滤，在本评测过程中产生并使用了另外八个仿真候选缺陷清单。其中，每两个仿真候选缺陷清单合并成一组别，一起作为第一阶段分组与过滤的输入，产生总共五份第一阶段缺陷清单。接着，针对所述五份第一阶段缺陷清单进行第二阶段分组与过滤，以产生最终系统性缺陷清单。图7中显示了最终系统性缺陷清单的已分组缺陷的柱状图。

在第二阶段过滤时，由于总共有五份第一阶段缺陷清单作为第二阶段分组的输入，用来过滤掉缺陷群组的候选缺陷数量底限也被增加至五。如图7所示，由于同样的随机干扰点在候选缺陷清单中出现五次的机率不高，缺陷群组的数目也因此显著的减少。在此，缺陷群组的总数仅有四组。值得特别提及的是，系统性缺陷P₃被划分为两个群组。在分析这两个划分的群组之后，发现了由于系统性缺陷有+/-0.3um的随机位移，使用0.3um作为比对不同候选缺陷清单中出现的系统性缺陷的设计图样的中心位移公差并不足够。

图8显示了最终系统性缺陷清单的已分组缺陷的柱状图，其中中心位移公差的范围增加到了0.5um。在此，缺陷的总数目为三个，且分别代表了编设至候选缺陷清单内的三个系统性缺陷P₁、P₂以及P₃。系统性缺陷P₃在此并未被划分为两个群组。由于没有任何随机的干扰点在候选缺陷清单中出现超过五次，因此，所有随机的干扰点都在此被过滤掉。

从图5至图8所示的模拟结果可以得知，本发明所揭露的方法可以很有效地识别系统性缺陷，以增进半导体元件制程的良率。透过使用多个晶圆的数据配合半导体元件的设计数据，可以有效地识别在晶圆中仅出现少许次数的系统性缺陷，并且将其与上百个或是上百万个的随机干扰点进行区隔。

如图8所示，最终系统性缺陷清单包括了少数几个缺陷群组，其中各个缺陷群组分别代表了一种系统性缺陷。由于具有较高发生频率的系统性缺陷，无可避免的一定会在半导体元件的制程中造成较大的良率损失，因此，可以根据最终系统性缺陷清单中每个缺陷群组内的缺陷数目来排序系统性缺陷的关键性或者是重要优先性。

如同上文中所提及，已识别的系统性缺陷可以被用来定义一微照护区域，以供未来的晶圆检测所使用。系统性缺陷的信息也可以供元件设计者或是制造者来使用，以根据系统性缺陷的设计图样来调整或是改变芯片设计中的设计准则，达到排除系统性缺陷根本原因的目的。此外，在半导体晶圆制造厂中的制程工程师也可以对制程窗口或是设备参数进行调整，以根据已识别系统性缺陷的位置或是设计图样来最佳化半导体元件的制程。

虽然本发明根据以上实施例作为其叙述，但以上的叙述仅为本发明的较佳实施例说明，熟悉本领域的人员可依据上述的说明而作其它种种的改良，这些改变仍属于本发明的精神及以下所界定的专利范围中。

Claims (24)

1.一种以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，包括下述步骤：

搜集多个候选缺陷清单，所述候选缺陷清单自检测一半导体元件的多个晶圆所取得，且分别包括自检测所述晶圆的其中之一所取得的多个候选缺陷，所述候选缺陷分别由多个缺陷特征所代表，其中所述缺陷特征包括一缺陷位置；

将所述候选缺陷清单划分为多个组别；

将各个该组别的所述候选缺陷清单的所述候选缺陷进行第一阶段分组与过滤，以针对所述组别分别产生一第一阶段缺陷清单；

将所有所述第一阶段缺陷清单内的所述候选缺陷进行第二阶段分组与过滤，并且为所述系统性缺陷产生一最终缺陷清单；

其中，各个候选缺陷的所述缺陷特征被使用在该第一阶段分组与过滤以及该第二阶段分组与过滤中。

2.如权利要求1所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，所述组别分别各包括一份候选缺陷清单。

3.如权利要求1所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，所述组别分别各包括至少两份候选缺陷清单。

4.如权利要求1所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，该第二阶段分组与过滤所使用的一配方与该第一阶段分组与过滤所使用的配方不相同。

5.如权利要求1所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，进一步包括下述步骤：

从产生所述最终缺陷清单的所有所述第一阶段缺陷清单中，排除其中至少一份第一阶段缺陷清单，而组成包含所述第一阶段缺陷清单的一群组；

搜集包括新的候选缺陷清单的至少一新组别；

将所述新组别的所述候选缺陷分别进行第一阶段分组与过滤，以针对所述新组别分别产生一新第一阶段缺陷清单；以及

将所有所述新第一阶段缺陷清单内的所述候选缺陷，以及包含所述第一阶段缺陷清单的该群组的所述候选缺陷一起进行第二阶段分组与过滤，并且为所述系统性缺陷产生一新最终缺陷清单。

6.如权利要求1所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，该最终缺陷清单包括多个缺陷群组，当各个所述缺陷群组满足一预设准则时，即被视为系统性缺陷。

7.如权利要求6所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，该预设准则为在该缺陷群组中超过一预设底限的所述候选缺陷的数目。

8.如权利要求6所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，依照各个缺陷群组内的所述候选缺陷的数目来排序在该最终缺陷清单中的所述缺陷群组，以决定所述系统性缺陷的关键性。

9.如权利要求6所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，为一已识别系统性缺陷定义一关键区域，该关键区域根据对应于该已识别系统性缺陷的缺陷群组中的所述候选缺陷的缺陷位置所定义，并且该关键区域在相同的半导体元件的未来的晶圆检测中被作为一微照护区域使用。

10.如权利要求6所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，根据各个候选缺陷的缺陷位置自一设计数据库所撷取的一设计图样剪辑被用于该第一阶段分组与过滤以及该第二阶段分组与过滤。

11.如权利要求10所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，在该第一阶段分组与过滤以及在该第二阶段分组与过滤中，具有一相同设计图样的所述候选缺陷被分到一相同的缺陷群组中。

12.如权利要求11所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，对应于一相同系统性缺陷的缺陷群组的设计图样被用于在该设计数据库中搜寻并且识别具有相同设计图样的多个关键区域，所述关键区域在相同的半导体元件的未来的晶圆检测中被作为微照护区域使用。

13.如权利要求6所述的以阶层式分组及过滤来识别晶圆系统性缺陷的方法，其特征在于，根据各个该候选缺陷的缺陷位置取得一高分辨率电子束图像图样，该高分辨率电子束图像图样被用于该第一阶段分组与过滤以及该第二阶段分组与过滤中。

14.一种以阶层式分组及过滤来识别晶圆系统性缺陷的分布式计算系统，其特征在于，该分布式计算系统包括：

一数据储存系统，用于接收并储存多个候选缺陷清单，所述候选缺陷清单自检测一半导体元件的多个晶圆所取得，且分别包括自检测多个晶圆的其中之一所取得的多个候选缺陷，所述候选缺陷分别由多个缺陷特征所代表，所述缺陷特征包括一缺陷位置；

多个计算节点，所述计算节点具有可执行的程序代码以进行阶层式分组与过滤，所述阶层式分组与过滤包括下述步骤：

将所述候选缺陷清单划分为多个组别；

将各个该组别的所述候选缺陷清单的所述候选缺陷进行第一阶段分组与过滤，以针对各个该组别分别产生一第一阶段缺陷清单；以及

将所有所述第一阶段缺陷清单内的所述候选缺陷一起进行第二阶段分组与过滤，并且为所述系统性缺陷产生一最终缺陷清单；

其中，各个候选缺陷的所述候选特征被用于该第一阶段分组与过滤以及该第二阶段分组与过滤中。

15.如权利要求14所述的分布式计算系统，其特征在于，所述组别分别各包括一份候选缺陷清单。

16.如权利要求14所述的分布式计算系统，其特征在于，所述组别分别各包括至少两份候选缺陷清单。

17.如权利要求14所述的分布式计算系统，其特征在于，该第二阶段分组与过滤所使用的一配方与该第一阶段分组与过滤所使用的配方不相同。

18.如权利要求14所述的分布式计算系统，其特征在于，该最终缺陷清单包括多个缺陷群组，当各个所述缺陷群组满足一预设准则时，即被视为系统性缺陷。

19.如权利要求18所述的分布式计算系统，其特征在于，该预设准则为在该缺陷群组中的所述候选缺陷的数目超过一预设底限。

20.如权利要求18所述的分布式计算系统，其特征在于，依照各个缺陷群组内的所述候选缺陷的数目来排序在该最终缺陷清单中的所述缺陷群组，以决定所述系统性缺陷的关键性。

21.如权利要求18所述的分布式计算系统，其特征在于，为一已识别系统性缺陷定义一关键区域，该关键区域根据对应于该已识别系统性缺陷的缺陷群组中的所述候选缺陷的缺陷位置所定义，并且该关键区域在相同的半导体元件的未来的晶圆检测中被作为一微照护区域使用。

22.如权利要求18所述的分布式计算系统，其特征在于，该分布式计算系统进一步包括一设计数据库，根据各个候选缺陷的缺陷位置自该设计数据库撷取一设计图样剪辑，该设计图样剪辑被用于该第一阶段分组与过滤以及该第二阶段分组与过滤中。

23.如权利要求22所述的分布式计算系统，其特征在于，在该第一阶段分组与过滤以及在该第二阶段分组与过滤中，具有一相同设计图样的所述候选缺陷被分到一相同的缺陷群组中。

24.如权利要求23所述的分布式计算系统，其特征在于，对应于一相同系统性缺陷的缺陷群组的设计图样被用于在该设计数据库中搜寻并且识别具有相同设计图样的多个关键区域，所述关键区域在相同的半导体元件的未来的晶圆检测中被作为微照护区域使用。