CN104185952B - 初级检验节点处理的方法和系统 - Google Patents

初级检验节点处理的方法和系统 Download PDF

Info

Publication number
CN104185952B
CN104185952B CN201280071915.0A CN201280071915A CN104185952B CN 104185952 B CN104185952 B CN 104185952B CN 201280071915 A CN201280071915 A CN 201280071915A CN 104185952 B CN104185952 B CN 104185952B
Authority
CN
China
Prior art keywords
tuple
probability
component
row
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280071915.0A
Other languages
English (en)
Other versions
CN104185952A (zh
Inventor
Z.S.郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104185952A publication Critical patent/CN104185952A/zh
Application granted granted Critical
Publication of CN104185952B publication Critical patent/CN104185952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开的实施例描述用于以节省计算资源的方式处理与迭代解码器关联的初级检验节点的装置、设备、方法、计算机可读介质和系统配置。在多种实施例中，可以接收m个元组的第一和第二集合，例如作为初级检验节点的输入。每个元组可以包括符号和该符号为正确的概率，以及可以按其相应概率将m个元组的第一和第二集合排序。在多种实施例中，可以计算m个元组的第一和第二集合的少于全部的组合用于考虑作为初级检验节点的输出，并且可以从作为输出的考虑中去除一些计算的组合。在多种实施例中，初级检验节点可以输出具有最高概率的m个输出元组的集合。可描述和/或要求保护其它实施例。

Description

初级检验节点处理的方法和系统
技术领域
本发明的实施例一般涉及数据处理的领域；并且更具体地来说，涉及处理迭代解码器的初级检验节点。
背景技术
本文中提供的背景描述出于一般地呈现本公开的上下文的目的。当前指名的发明者的工作，到其在这个背景部分被描述的程度，以及在提交时可以不以其它方式取得现有技术资格的描述的方面，既没有明确地也没有隐含地被承认为针对本公开的现有技术。除非在本文中以其它方式指示，这个部分中描述的方法对于本公开中的权利要求不是现有技术，并且也没有通过包含在这个部分中而被承认是现有技术。
纠错码(“ECC”)解码器可以用来在信道上对可包括一个或多个“码字”的编码数据进行解码。例如，存储器控制器可以使用ECC解码器来处理比特错误，并且恢复与在非易失存储器(“NVM”)的管芯中存储的ECC码字相关联的数据。作为另一示例，ECC解码器可以被用来处理比特错误并且恢复与有线或者无线通信信道上的编码的入局数据相关联的数据。
迭代解码器，例如非二进制低密度奇偶校验(“LDPC”)解码器，可以处理码字多次，其中每次迭代使码字更接近原始数据。在称为“扩展的最小和”的迭代解码的一种形式中，符号和符号正确的相关联概率可以在可变节点和对应于可变节点间关系的校验节点之间传递。可以使用前向后向算法来使涉及单个检验节点的计算分解成涉及多个初级检验节点的计算。
附图说明
实施例通过结合附图的以下详细描述将易于被理解。为了便于这个描述，相似参考标号标明相似结构要素。实施例在附图中以示例的方式而不是以限制的方式进行说明。
图1以示意图形式示出根据多种实施例的示例迭代解码器。
图2以示意图形式示出根据多种实施例的与示例初级检验节点关联的示例概念矩阵。
图3以示意图形式示出根据多种实施例的如何可以存储图1的概念矩阵的边。
图4以示意图形式示出根据多种实施例的可以考虑用于输出的图1和图2的概念矩阵的元素。
图5以示意图形式示出根据多种实施例的示例方法。
图6以示意图形式示出根据多种实施例的示例系统。
具体实施方式
在以下的详细描述中，对形成其一部分的附图进行参考，其中相似标号通篇标明相似部分，并且在附图中以说明的方式示出可以实践的实施例。要理解，可以使用其它实施例并且可以实施结构或逻辑的改变。因此，以下的详细描述不以限制的意义理解。
各种操作可以以最有助于理解所要求保护的主题的方式被依次描述为多个分立的动作或操作。但是，描述的顺序应该不被解释为意味着这些操作必然是顺序相关的。具体来说，可以不以陈述的顺序执行这些操作。描述的操作可以以不同于所述实施例的顺序来执行。可以执行各个附加操作，并且/或者所述操作可以在附加实施例中省略。
出于本公开的目的，短语“A和/或B”意味着(A)、(B)或者(A和B)。出于本公开的目的，短语“A、B和/或C”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
本描述可以使用短语“在实施例中”或者“在多个实施例中”，它们可以各自指的是相同或不同实施例中的一个或多个。此外，术语“包括”、“包含”、“具有”等在针对本公开的实施例使用时，是同义的。
在本文中使用时，术语“模块”可以指或者包括专用集成电路(“ASIC”)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或者组)和/或存储器(共享的、专用的或者组)、组合逻辑电路、和/或提供所述功能性的其它合适组件，或者是其一部分。在本文中使用时，“计算机实现的方法”可以指由一个或多个处理器、具有一个或多个处理器的计算机系统、例如智能电话的移动装置(其可以包括一个或多个处理器)、平板计算机、膝上型计算机、机顶盒、游戏控制台等执行的任何方法。
初级检验节点的计算可以包括初级检验节点内的排序元组(<符号，概率>)。执行非二进制低密度奇偶校验(“LDPC”)解码器时涉及的所有操作中，与初级检验节点的计算关联的操作可能需要最多资源，例如硅面积。相应地，本文描述了多种技术以用于减少与初级检验节点的计算关联的操作的数量，以便节省计算资源。
现在参考图1，存储装置10，这里以固态驱动器(“SSD”)的形式示出，可以包括存储器控制器12和非易失性存储器(“NVM”)14。在一些实施例中，NVM 14可以是NAND闪存存储器。在多种实施例中，NVM 14可以是其它类型的NVM，如铁电随机存取存储器(“FeTRAM”)、基于纳米线的NVM、相变存储器(“PCM”)、具有开关的PCM(“PCMS”)等。在多种实施例中，存储装置10可以是其它类型的存储装置，如硬盘驱动器(“HDD”)。
存储器控制器还可以包括迭代解码器16，迭代解码器16可以配置成将存储在NVM14的信道18上的编码数据或“码字”解码。在多种实施例中，迭代解码器16可以是LDPC解码器，以及码字可以利用LDPC编码器(未示出)编码的。还可以使用其它迭代编码/解码方案。在一些实施例中，存储器控制器12和迭代解码器16可以是分开的，但是在操作上耦合的。
在多种实施例中，存储装置10可以配置成耦合到主机计算装置(未示出)，如多种计算和/或消费电子设备/电器，包括但不限于桌上型、膝上型或平板计算机。为此，接口26可以包括用于将存储装置10耦合到主机计算装置的任何适合的接口，例如但不限于，串行高级技术附连(“SATA”)接口、串行附连的SCSI(“SAS”)接口、通用串行总线(“USB”)接口、外围控制接口(“PCI”)或其它适合的设备接口。在多种实施例中，接口26可操作地将存储装置10耦合到总线28，总线28又可操作地耦合到主机计算装置的其它组件。在多种实施例中，总线28可以是SATA总线。
除了存储器的信道外，在多种其它实施例中，信道18可以是能够存储或传送数据的任何介质，包括但不限于有线或无线通信信道。例如，LDPC解码可以用在多种无线通信标准中，如Wi-Fi(IEEE 80211系列)、WiMAX(IEEE 80216系列)、10吉比特以太网(“10GE”或“10GbE”)等。LDPC解码还可以与其它无线标准，如长期演进(“LTE”)、3G、4G、5G以及以外一起使用。在此类情况中，信道18可以保存通过此类无线介质接收的LDPC编码的数据。
不考虑信道18的性质，迭代解码器16可以配置成将码字拆分在多个变量节点20之间。在二进制LDPC解码器中，每个变量节点可以是用于存储逻辑1或逻辑0的单个位。在非二进制LDPC解码器中，如图1中的迭代解码器16中，每个变量节点20可以表示一组位，以及每组可以形成q进制符号。在任一情况中，变量节点可以通过多个检验节点22(图1中仅示出其中一个)彼此相关或彼此可相关。
处理检验节点22可以包括处理多个初级检验节点24。初级检验节点24可以从两个或更多个变量节点20或检验节点22接收输入。在图1中，顶部的初级检验节点24从顶部的两个变量节点20接收输入。迭代解码器16可以提供输出元组的集合O作为初级检验节点24的输出。
元组可以包括符号和符号正确的概率(<符号，概率>)。在多种实施例中，概率可以用对数形式来表示，例如，表示为对数密度比(“LDR”)。
在多种实施例中，可以通过使用一个元组的符号和/或概率以及另一个元组的符号和/或概率作为输入来执行操作以计算结果元组。例如，迭代解码器可以通过执行与元组的符号的XOR操作、通过乘以元组的概率和/或通过将元组的LDR的对数相加来基于两个输入元组计算结果元组。
在多种实施例中，m可以是具有初级检验节点最终输出的最高概率的元组的数量。在多种实施例中，m可以是大于0的整数(m∈Z＞)。在多种实施例中，初级检验节点24的每个输入可以包括m个元组的集合。可以采用多种组合使用m个元组的两个集合来计算m×m个可能的结果元组。但是，这些结果元组的一些可能具有低的概率(例如，它们不太可能是正确的)，所以计算它们可能对于计算资源是不值得的。相应地，在多种实施例中，迭代解码器16可以选择性地计算m×m个可能组合的子集，且当将初级检验节点24排序时，仅考虑该子集内的元组。
图2以示意图形式示出对应于在初级节点(例如，图1中的16)处用作输入的m个元组的两个集合的m×m个元组组合的m×m个元素的概念矩阵200。概念矩阵200演示可以如何使用公开的技术来处理初级节点。但是，公开的技术可能不要求构造实际二维矩阵作为数据结构或另外的。
在图2中，m设为4，但是在其它实施例中，m可以设为其它正整数。示出m个元组的两个输入集合：第一集合A和第二集合B。在多种实施例中，概念矩阵200的每个元素可以表示将由使用来自第一集合A中对应于包含该元素的列的元组和来自第二集合B中对应于包含该元素的行的元组作为输入计算产生的元组。
当接收到集合A和B作为初级检验节点24的输入时，迭代解码器16可以通过其相应的概率将这些输入集合排序。这在图2中可见，其中概念矩阵200的m个列对应于排序的第一集合A的m个元组：{<1，6>，<3，5>，<2，2>，<0，0>}。类似地，概念矩阵200的m个行对应于元祖的排序的第二集合B的m个元组：{<2，3>，<3，1>，<0，0>，<1，-5>}。
虽然图2中示出概念矩阵200的所有m×m个元素，以计算来自集合A和B的元组的所有可能组合的结果来填充，但是这仅是出于说明的目的。使用本文描述的技术，可以避免计算概念矩阵200的所有元组。替代地，可以计算m×m个元组的子集并将其排序以选择初级检验节点的m个输出元组。
在多种实施例中，可以选择来自最外行(图2中的顶行)和最外列(图2中的最左列)的组合中的至少m个结果元组考虑作为输出。迭代解码器，如图1中的迭代解码器16，可以计算对应于概念矩阵200的最外行和最外列的元素的2m-1个元组的中间集合C。最外行和最外列一起可以形成概念矩阵200的“边”，在图2中指示为“边A”。图2中还示出其它边。边B包含直接与边A相邻且位于其内侧的行和列中的5个元素。边C包含直接与边B相邻且位于其内侧的行和列中的3个元素。边D包含单个最内的元素。
在多种实施例中，可以通过执行至少如下操作来计算边A中的2m-1个元组的中间集合C：
元组Ax∈第一集合A，其中x∈Z且0≤x≤m-1，使用Ax和第二集合B中具有最高概率的元组Ba作为输入来计算结果元组Cx，a。在图2中，例如，Ba是<2，3>以及α＝0。
元组By∈第二集合B，其中y∈Z且1≤y≤m-1，使用By和第一集合A中具有最高概率的元组Aβ作为输入来计算结果元组Cβ，y。在图2中，例如，Aβ是<1，6>以及β＝0。
在多种实施例中，然后，可以由例如迭代解码器16从作为输出的考虑中去除集合C中具有最低概率的2m-1个计算的元组的至少m-1个元组。在多种实施例中，可以使用奇偶合并排序算法(例如，Batcher合并排序)从作为输出的考虑中去除中间集合C的至少m-1个元组。
图3中示出此情况的一个示例，图3仅示出图2的概念矩阵200中对应于中间集合C/边A的那些元素。对奇偶合并排序算法的第一输入可以是中间集合C的第一子集Ct，其中Ct＝C1，α，C2，α，…Cm-1，α。在图2中，第一输入可以包含概念矩阵200的最顶行中左边的第二、第三和第四元素/元组。对奇偶合并排序算法的第二输入可以是中间集合C的第二子集Cv，其中Cv＝Cβ，1，Cβ，2，…Cβ，m-1。在图2中，第二输入可以包含概念矩阵200的最左列中顶部的第二、第三和第四元素/元组。
为了执行奇偶合并，可以将来自Ct中的第一元素与Cv的第三元素比较，可以将Ct的第二元素与Cv的第二元素比较，可以将Ct的第三元素与Cv的第一元素比较，并依此类推。在多种实施例中，可以将每个比较中具有较低概率的元组从作为输出的考虑中去除。在多种实施例中，迭代解码器，如图1中的迭代解码器，可以提供包含奇偶排序之后从中间集合C的2m-1个元组中余下的m个元组中的至少一些的m个输出元组的集合O作为初级检验节点的输出。
对于概念矩阵200的余下元素(边B-D)，迭代解码器，如图1中的迭代解码器16，除了奇偶排序后余下的来自边A的元素/元组之外，还可以选择应该考虑用于输出的那些元素/元组。在图2中，可以保证给定元素上方和左边的所有元素具有更高概率。由此，如果给定元素上方和左边有m或更多个元素，则该给定元素可以不需要考虑用于输出。相应地，在多种实施例中，迭代解码器，如图1中的迭代解码器16，可以计算元组的另一个中间集合D，其对应于集合C的2m-1个元组以外的概念矩阵200的元素(如图1中的边B-D)，其具有概念矩阵上方和左边的少于m个元素。
可以采用多种方式来计算中间集合D。例如，假定对于概念矩阵200中的给定元素，i表示元素的列。还假定将列编号，开始于最外列β，其对应于集合A中具有最高概率的输入元组Aβ(图2中的<1，6>)，到m-1-β。图2中示出这一点，其中最外列是最左列，并且这些列从左向右编号为0-3。类似地，假定j表示元素的行，并且将行编号，开始于最外行α，其对应于具有最高概率的输入元组，从j＝α到m-1-α。在图2的示例中，α＝0并且从上向下将这些行编号为0-3。在这些假定下，可以有可保证具有高于给定元素Ei，j的概率的(i+1)×(j+1)-1个元素。
在图2中，这些元素可以位于给定元素上方和左边。但是，可以采用不同方式将输入集合排序。例如，对应于具有最高概率的输入元组的列可以是最右边列(例如，β＝m)，以及对应于具有最高概率的输入元组的行可以是最底行(例如，α＝m)。在此情况中，给定的元素，可以保证下方和右边的元素具有更高概率。
相应地，在多种实施例中，其中i∈Z，j∈Z，α＝0，β＝0，1≤i≤m-1，1≤j≤m-1，且(i+1)×(j+1)-1＜m，迭代解码器，如图1中的迭代编解码器16，可以使用Ai和Bj作为输入来计算结果元组Di，j。在多种实施例中，迭代解码器可以包括中间集合D中的这些结果元组Di，j。
将α和β设为0不一定表示最左列和最顶行分别对应于集合A和B中具有最高概率的输入元组。而是，这可以指示对应于具有最高概率的输入元组的无论什么列/行被编入索引0，并且可以从0开始将余下列/行编入索引(左到右、右到左、上到下或下到上)。例如，如果概率矩阵的最右列对应于具有输入元组的集合的最高概率的输入元组，则可以从右到左，0、1、2、…、m-1将这些列编入索引。由此，无论输入集合A和B如何排序，可以使用上文描述的技术来计算中间集合D。
在计算中间集合D的元组之后，在多种实施例中，迭代解码器然后可以将来自中间集合C和D的元组合并到要输出的集合O中。在多种实施例中，这可以包括从中间集合C和D选择具有最高概率的m个元组以便包含在集合O中。例如，可以例如由迭代解码器16将中间集合D中的元组组成对应于概念矩阵200内的边(例如，B-D)的子集。然后可以将所述子集彼此合并以及与中间集合C(边A)的2m-1个元组中的余下m个元组中的至少一些合并以获得用于输出集合O的m个元组的集合。在多种实施例中，可以将表示组合的边的子集(例如，边B和C)与其它子集(例如边A)合并。
在多种实施例中，中间集合C和D的合并可以包括构造具有中间集合D的多个子集和中间集合C的树数据结构作为节点。例如，并且再次参考图2，如边B和边C的内边可以选为节点并与其它内边以及边A合并。
在多种实施例中，s可以是包含两个元组的两个边之间的边的数量。例如，当比较边A和边B中的元组时，s＝0。换言之，对于概念矩阵200的两个给定元素Ei，j和Exy，s∈Z≥且s＝|min(i，j)-min(x，y)|-1(其中“min(x，y)”表示x和y中的最小者)。在多种实施例中，一个边(例如图2的边A)的(s+2)2-1个元组可以具有比内边的任何元组更高的概率。相应地，可以相对于集合C中具有最低概率的m-(s+2)2+1个元组将集合D的一个或多个元组Di，j选择性地排序。在多种实施例中，可以相对于集合C的元组将集合D的一个或多个元组Di，j选择性地排序。在多种实施例中，可以考虑集合C中具有最高概率的(s+2)2-1个元组用于输出而不与集合D的元组比较。
图4中示出此情况的一个示例。计算的元组是边A中奇偶排序之后余下的那些元组，以及来自具有小于上方和左边m个元组的边B的一个元组。由此，可以选择边A的(s+2)2-1个元组以便包含在输出集合O中而不与边B中的元组进行任何比较。可以相对于集合A中具有最低概率的m-(s+2)2+1个余下元组将来自集合B的一个元组选择性地排序。在此示例中，m＝4且s＝0，并且因此边A的最顶部三个元组具有比来自边B的一个元组更高的概率。由此，如图4底部所示，相对于边A中具有最低概率的一个元组将来自边B的一个元组选择性地排序。此处，概率(6)相等，并且因此可以选择任一元组。否则，将选择具有更高概率的元组以便包含在用于输出的集合O的m个元组中。
图5示出根据多种实施例的可以例如由迭代解码器，如图1的迭代解码器16实现以将信道上的ECC码字解码的示例方法500。在框502处，迭代解码器可以接收信道上的编码数据作为输入。例如，并且如上文论述，该迭代解码器可以从非易失性存储器的管芯或从有线或无线通信信道接收编码数据。在框504处，可以例如由迭代解码器将编码数据拆分层多组位，且可以将每组与变量节点关联。
在框506处，迭代解码器可以提供m个元组的两个集合作为与检验节点关联的初级检验节点的输入。每个元组可以包括来自两个变量节点的m个可能符号以及每个可能符号正确的关联概率。在框508处，迭代解码器可以通过其相应的概率将m个元组的两个输入集合排序(例如，产生如图2的第一集合A和第二集合B输入集合)。
在框510处，迭代解码器可以计算对应于概念矩阵中最外行和最外列的元素的2m-1个元组(例如，上文描述的中间集合C/边A)。在框512处，迭代解码器可以从作为输出的考虑去除(例如集合C)中具有最低概率的2m-1个元组的至少m-1个元组。如上文描述，在多种实施例中，可以使用奇偶合并排序算法(例如，Batcher合并排序)来去除m-1个元组。
在框514处，该迭代解码器可以计算对应于概念矩阵的元素的2m-1个元组以外的元组的中间集合(例如，上文描述的集合D)，对于其概念矩阵中存在具有更高概率的少于m个元素。如上文描述，取决于输入集合如何并入/排序成概念矩阵，对于给定元素，这可以包括上方和左边、下方和右边、上方和右边或下方和左边的元素。
在框516处，该迭代解码器可以将框514处计算的中间集合D中的元组组织成对应于概念矩阵内的边的子集。在框518处，迭代解码器可以将所述子集彼此合并以及与2m-1个元组(例如，中间集合C)的余下m个元组的至少一些合并以获得用于输出的m个元组的集合O。在多种实施例中，迭代解码器可以通过构造树数据结构并将该树排序来实现此合并，该树数据结构具有集合D的多个子集和集合C作为节点。在框520处，迭代解码器可以输出从框518的操作产生的m个输出元组的集合(例如，上文描述的集合O)。
图6图示根据多种实施例的计算装置600。计算装置600容纳印刷电路板(“PCB”)602。PCB 602可以包括多个组件，包括但不限于处理器604和至少一个通信芯片606。处理器604可以物理和电耦合到PCB 602。在多种实施例中，至少一个通信芯片606也可以物理和电耦合到PCB 602。在又一些实现中，通信芯片606可以是处理器604的一部分。在多种实施例中，处理器604可以与其它组件集成在同一个管芯上以形成芯片上系统(“SoC”)。
取决于其应用，计算装置600可以包括可能或可能不物理和电耦合到PCB 602的其它组件。这些其它组件包括但不限于，易失性存储器(例如，DRAM 608)、非易失性存储器(例如，ROM 610)、闪存存储器612、存储器控制器613、图形处理器614、数字信号处理器(未示出)、加密处理器(未示出)、芯片组616、天线618、显示器(未示出)、触摸屏显示器620、触摸屏控制器622、电池624；音频编解码器(未示出)、视频编解码器(未示出)、功率放大器626、全球定位系统(“GPS”)设备628、罗盘630、加速计(未示出)、陀螺仪(未示出)、扬声器632、照相机634、以及大容量存储设备(如，硬盘驱动器、压缩盘(“CD”)、数字多功能盘(“DVD”))(未示出)等。
通信芯片606能够实现有线和/或无线通信以用于向计算装置600和从计算装置600传递数据。术语“无线”及其派生可以用于描述可以通过利用经由非固体媒体的调制的电磁辐射传送数据的电路、装置、系统、方法、技术、通信信道等。所述术语不暗示着关联的装置不包含任何线，虽然在一些实施例中它们可能不包含。通信芯片606可以实现多种无线标准或协议中任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(“LTE”)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生，以及命名为3G、4G、5G和以外的任何其它无线协议。计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短范围的无线通信，如Wi-Fi和蓝牙，以及第二通信芯片606可以专用于较长范围的无线通信，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算装置600的处理器604可以包括封装在处理器604内的集成电路管芯。在多种实施例中，处理器604的集成电路管芯可以包括一个或多个装置，如晶体管或金属互连，它们形成以使于协助使用本文描述的一个或多个技术进行ECC码字的迭代解码。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。
通信芯片606还可以包括封装在通信芯片606内的集成电路管芯。在多种实施例中，通信芯片606的集成电路管芯可以包括一个或多个装置，如晶体管或金属互连，它们形成以便于协助进行ECC码字的迭代解码。
在多种实现中，计算装置600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(“PDA”)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字录像机。在又一些实现中，计算装置600可以是处理数据的任何其它电子设备。
如下段落描述多种实施例，其可以在装置、设备、方法、计算机可读介质(瞬态和非瞬态)、系统等中实现。
在多种实施例中，可以接收m个元组的第一集合A和m个元组的第二集合B，每个元组包括符号和该符号为正确的概率，其中m∈Z＞。在多种实施例中，可以将第一集合A按其元组的概率排序，并且可以将第二集合B按其元组的概率排序。在多种实施例中，可以执行至少如下操作来计算2m-1个元组的集合C：
元组Ax∈第一集合A，其中x∈Z且0≤x≤m-1，使用Ax和第二集合B中具有最高概率的元组Bα作为输入来计算结果元组Cx，α；以及
元组By∈第二集合B，其中y∈Z且1≤y≤m-1，使用By和第一集合A中具有最高概率的元组Aβ作为输入来计算结果元组Cβ，y。
在多种实施例中，可以从作为输出的考虑中去除集合C中具有最低概率的至少m-1个元组。在多种实施例中，可以输出包含集合C的至少一些余下元组的m个输出元组的集合O。在多种实施例中，计算可以包括使用来自集合A的元组的符号与来自集合B的元组的符号执行XOR操作。在多种实施例中，计算可以包括将来自集合A的元组的概率的对数与来自集合B的元组的概率的对数相加。
在多种实施例中，去除可以包括使用奇偶排序算法对集合C的元组进行排序。在多种实施例中，对奇偶合并排序算法的第一输入可以是C的第一子集Ct，其中Ct＝C1，α，C2，α，…Cm-1，α，以及对奇偶合并排序算法的第二输入可以是C的第二子集Cv，其中Cv＝Cβ，1，Cβ，2，…Cβ，m-1。
在多种实施例中，可以通过其中i∈Z，j∈Z，α＝0，β＝0，1≤i≤m-1，1≤j≤m-1，且(i+1)×(j+1)-1＜m，使用Ai和Bj作为输入来计算结果元组Di，j，并将Di，j包含在集合D中来计算集合D。在多种实施例中，可以将来自集合C和D的元组合并到集合O中。在多种实施例中，还可以通过将来自集合C和D且具有最高概率的m个元组包含到集合O来实现合并。在多种实施例中，合并可以包括相对于集合C中具有最低概率的m-(s+2)2+1个元组将集合D的元组Di，j选择性地排序，其中s∈Z≥且s＝|min(i，j)-min(x，y)|-1。在多种实施例中，合并可以包括构造具有集合D的多个子集和集合C的树数据结构作为节点。
虽然出于说明的目的，本文图示和描述了某些实施例，但是可以利用计划用于实现相同目的的各种备选和/或等效实施例或实现来替代所示出和描述的实施例。本申请意图涵盖本文论述的实施例的任何修改或变化。因此，明显意图是本文描述的实施例仅由权利要求及其等同物来限制。

Claims (41)

1.一种执行非二进制低密度奇偶校验（“LDPC”）解码时涉及的初级检验节点处理的计算机实现的方法，其包括：
接收m个元组的第一集合A和m个元组的第二集合B，每个元组包括符号和所述符号为正确的概率，其中m∈Z>；
将所述第一集合A按其元组的概率排序，以及将所述第二集合B按其元组的概率排序；
通过执行至少如下操作来计算2m-1个元组的集合C：
元组A x ∈ 所述第一集合A，其中x ∈ Z且0 ≤ x ≤m-1，使用A x 和所述第二集合B中具有最高概率的元组作为输入来计算结果元组；以及
元组By∈ 所述第二集合B，其中y ∈ Z且1 ≤ y ≤m-1，使用By和所述第一集合A中具有最高概率的元组作为输入来计算结果元组；
从作为输出的考虑中去除所述集合C中具有最低概率的至少m-1个元组；以及
输出包含所述集合C的至少一些余下元组的m个输出元组的集合O，
其中，α和β分别是概念矩阵的行号和列号，所述概念矩阵具有对应于经排序的m个元组的第一集合的m行和对应于经排序的m个元组的第二集合的m列。
2.如权利要求1所述的计算机实现的方法，其中所述计算包括使用来自所述集合A的元组的符号与来自所述集合B的元组的符号执行XOR操作。
3.如权利要求1所述的计算机实现的方法，其中所述计算包括将来自所述集合A的元组的概率的对数与来自所述集合B的元组的概率的对数相加。
4.如权利要求1所述的计算机实现的方法，其中所述去除包括使用奇偶合并排序算法对所述集合C的元组进行排序，其中对所述奇偶合并排序算法的第一输入是C的第一子集，其中= ，，…，以及对所述奇偶合并排序算法的第二输入是C的第二子集，其中= ，，…。
5.如权利要求1所述的计算机实现的方法，还包括通过，其中 ，且，使用A i 和B j 作为输入来计算结果元组D i,j 将D i,j 包含在集合D中来计算所述集合D。
6.如权利要求5所述的计算机实现的方法，还包括将来自所述集合C和D的元组合并到所述集合O中。
7.如权利要求6所述的计算机实现的方法，其中所述合并包括将来自所述集合C和D中具有最高概率的m个元组包含到所述集合O中。
8.如权利要求6所述的计算机实现的方法，其中所述合并包括相对于所述集合C中具有最低概率的m - (s + 2)2 +1个元组将所述集合D的元组D i,j 选择性地排序，其中s∈Z≥且s = | min(i,j) - min(x,y) | -1。
9.如权利要求6所述的计算机实现的方法，其中所述合并包括构造具有所述集合D的多个子集和所述集合C的树数据结构作为节点。
10.一种执行非二进制低密度奇偶校验（“LDPC”）解码时涉及的处理初级检验节点的计算机实现的方法，其包括：
接收m个元组的第一集合和m个元组的第二集合，每个元组包括符号和所述符号为正确的概率；
按所述第一和第二集合的相应概率将m个元组的所述第一和第二集合排序；
计算对应于概念矩阵的最外行和最外列的元素的2m-1个元组，所述概念矩阵具有对应于所述排序的第一集合的m个元组的m个行和对应于所述排序的第二集合的m个元组的m个列，其中所述概念矩阵的每个元素表示由使用来自所述第一集合中对应于包含所述元素的行的元组和来自所述第二集合中对应于包含所述元素的列的元组作为输入计算产生的元组；
从作为输出的考虑中去除所述2m-1个计算的元组中具有最低概率的至少m-1个元组；以及
输出包含所述2m-1个元组中的余下m个元组的至少一些的m个输出元组的集合。
11.如权利要求10所述的计算机实现的方法，其中所述最外行是所述概念矩阵的顶行，并且所述最外列是所述概念矩阵的最左列，所述方法还包括：
计算对应于所述2m-1个元组以外的所述概念矩阵的元素的具有所述概念矩阵中上方和左边少于m个元素的中间集合的元组。
12.如权利要求11所述的计算机实现的方法，还包括将所述中间集合中的元组组织成对应于所述概念矩阵内的边的子集，并将所述子集彼此合并以及与所述2m-1个元组中的余下m个元组的至少一些合并以获得用于输出的m个元组的集合。
13.如权利要求10所述的计算机实现的方法，其中所述计算包括将来自所述第一集合的元组的符号与来自所述第二集合的元组的符号执行XOR操作。
14.如权利要求10所述的计算机实现的方法，其中所述计算包括使用来自所述第一集合的元组的概率的对数与来自所述第二集合的元组的概率的对数相加。
15.一种用于初级检验节点处理的系统，其包括：
处理器；
信道；以及
迭代解码器，所述迭代解码器被所述处理器操作且配置成将所述信道上的码字解码，其中所述迭代解码器配置成通过多个检验节点将所述码字组织成彼此相关的多个变量节点，所述迭代解码器配置成：
向与所述多个检验节点的检验节点关联的初级检验节点提供m个元组的第一集合A和m个元组的第二集合Ｂ作为输入，每个元组包括表示所述码字中的一组位的可能值的符号和所述符号为正确的概率，其中m∈Z>；
将所述第一集合A按其元组的概率排序，以及将所述第二集合B按其元组的概率排序；
执行至少如下操作来计算2m-1个元组的集合C：
元组A x ∈所述第一集合A，其中x ∈ Z且0 ≤ x ≤m-1，使用A x 和所述第二集合B中具有最高概率的元组作为输入来计算结果元组；以及
元组By∈所述第二集合B，其中y ∈ Z且1 ≤ y ≤m-1，使用By和所述第一集合A中具有最高概率的元组作为输入来计算结果元组；以及
从作为所述初级检验节点的输出的考虑中去除所述集合C中具有最低概率的至少m-1个元组；以及
提供包含所述集合C在所述去除之后余下的至少一些元组的m个输出元组的集合O作为所述初级检验节点的输出，
其中，α和β分别是概念矩阵的行号和列号，所述概念矩阵具有对应于经排序的m个元组的第一集合的m行和对应于经排序的m个元组的第二集合的m列。
16.如权利要求15所述的系统，其中所述迭代解码器配置成通过使用来自所述集合A的元组的符号与来自所述集合B的元组的符号执行XOR操作来计算2m-1个元组的所述集合C的至少一个元组。
17.如权利要求15所述的系统，其中所述迭代解码器配置成通过将来自所述集合A的元组的概率的对数与来自所述集合B的元组的概率的对数相加来计算2m-1个元组的所述集合C的至少一个元组。
18.如权利要求15所述的系统，其中所述解码器还配置成使用奇偶合并排序算法对所述集合C的元组进行排序，其中对所述奇偶合并排序算法的第一输入是C的第一子集，其中= ，，…，以及对所述奇偶合并排序算法的第二输入是C的第二子集，其中= ，，…。
19.如权利要求15所述的系统，其中所述解码器还配置成，其中 且，使用A i 和B j 作为输入并将D i,j 包含在集合D中来计算结果元组D i,j 。
20.如权利要求19所述的系统，其中所述解码器还配置成将来自所述集合C和D的元组合并到所述集合O中。
21.如权利要求15所述的系统，其中所述信道包括与非易失性存储器关联的管芯或通信信道。
22.一种用于初级检验节点处理的系统，其包括： 处理器；
信道；以及
迭代解码器，所述迭代解码器被所述处理器操作且配置成将所述信道上的码字解码，其中所述迭代解码器配置成通过多个检验节点将所述码字组织成彼此相关的多个变量节点，所述迭代解码器配置成：
提供m个元组的第一集合和m个元组的第二集合作为与所述多个检验节点的检验节点关联的初级检验节点的输入，每个元组包括符号和所述符号为正确的概率；
按所述第一和第二集合的相应概率将m个元组的所述第一和第二集合排序；
计算对应于概念矩阵的最外行和最外列的元素的2m-1个元组，所述概念矩阵具有对应于所述排序的第一集合的m个元组的m个行和对应于所述排序的第二集合的m个元组的m个列，其中所述概念矩阵的每个元素表示由使用来自所述第一集合中对应于包含所述元素的行的元组和来自所述第二集合中对应于包含所述元素的列的元组作为输入计算产生的元组；
从作为输出的考虑中去除所述2m-1个计算的元组中具有最低概率的至少m-1个元组；以及
提供包含所述2m-1个元组中的余下m个元组的至少一些的m个输出元组的集合作为所述初级检验节点的输出。
23.如权利要求22所述的系统，其中所述最外行是所述概念矩阵的顶行，并且所述最外列是所述概念矩阵的最左列，并且所述迭代解码器还配置成：
计算对应于所述2m-1个元组以外的所述概念矩阵的元素的具有所述概念矩阵中上方和左边少于m个元素的中间集合的元组。
24.如权利要求23所述的系统，其中所述迭代解码器还配置成将所述中间集合中的元组组织成对应于所述概念矩阵内的边的子集，并将所述子集彼此合并以及与所述2m-1个元组中的余下m个元组的所述至少一些合并以获得提供作为所述初级检验节点的输出的m个元组的集合。
25.如权利要求22所述的系统，还包括触摸屏显示器或照相机。
26.一种计算机可读介质，具有存储于其上的指令，当执行所述指令时，使得计算装置执行如权利要求1-9中的任一项所述的方法。
27.一种计算机可读介质，具有存储于其上的指令，当执行所述指令时，使得计算装置执行如权利要求10-14中的任一项所述的方法。
28.一种执行非二进制低密度奇偶校验（“LDPC”）解码时涉及的初级检验节点处理的设备，其包括：
用于接收m个元组的第一集合A和m个元组的第二集合B的部件，每个元组包括符号和所述符号为正确的概率，其中m∈Z>；
用于将所述第一集合A按其元组的概率排序，以及将所述第二集合B按其元组的概率排序的部件；
用于通过执行至少如下操作来计算2m-1个元组的集合C的部件：
元组A x ∈ 所述第一集合A，其中x ∈ Z且0 ≤ x ≤m-1，使用A x 和所述第二集合B中具有最高概率的元组作为输入来计算结果元组；以及
元组By∈ 所述第二集合B，其中y ∈ Z且1 ≤ y ≤m-1，使用By和所述第一集合A中具有最高概率的元组作为输入来计算结果元组；
用于从作为输出的考虑中去除所述集合C中具有最低概率的至少m-1个元组的部件；以及
用于输出包含所述集合C的至少一些余下元组的m个输出元组的集合O的部件，
其中，α和β分别是概念矩阵的行号和列号，所述概念矩阵具有对应于经排序的m个元组的第一集合的m行和对应于经排序的m个元组的第二集合的m列。
29.如权利要求28所述的设备，其中所述用于计算的部件包括用于使用来自所述集合A的元组的符号与来自所述集合B的元组的符号执行XOR操作的部件。
30.如权利要求28所述的设备，其中所述用于计算的部件包括用于将来自所述集合A的元组的概率的对数与来自所述集合B的元组的概率的对数相加的部件。
31.如权利要求28所述的设备，其中所述用于去除的部件包括用于使用奇偶合并排序算法对所述集合C的元组进行排序的部件，其中对所述奇偶合并排序算法的第一输入是C的第一子集，其中= ，，…，以及对所述奇偶合并排序算法的第二输入是C的第二子集，其中= ，，…。
32.如权利要求28所述的设备，还包括用于通过，其中 ，且，使用A i 和B j 作为输入来计算结果元组D i,j 将D i,j 包含在集合D中来计算所述集合D的部件。
33.如权利要求32所述的设备，还包括用于将来自所述集合C和D的元组合并到所述集合O中的部件。
34.如权利要求33所述的设备，其中所述用于合并的部件包括用于将来自所述集合C和D中具有最高概率的m个元组包含到所述集合O中的部件。
35.如权利要求33所述的设备，其中所述用于合并的部件包括用于相对于所述集合C中具有最低概率的m - (s + 2)2 +1个元组将所述集合D的元组D i,j 选择性地排序的部件，其中s∈Z≥且s = | min(i,j) - min(x,y) | -1。
36.如权利要求33所述的设备，其中所述用于合并的部件包括用于构造具有所述集合D的多个子集和所述集合C的树数据结构作为节点的部件。
37.一种执行非二进制低密度奇偶校验（“LDPC”）解码时涉及的处理初级检验节点的设备，其包括：
用于接收m个元组的第一集合和m个元组的第二集合的部件，每个元组包括符号和所述符号为正确的概率；
用于按所述第一和第二集合的相应概率将m个元组的所述第一和第二集合排序的部件；
用于计算对应于概念矩阵的最外行和最外列的元素的2m-1个元组的部件，所述概念矩阵具有对应于所述排序的第一集合的m个元组的m个行和对应于所述排序的第二集合的m个元组的m个列，其中所述概念矩阵的每个元素表示由使用来自所述第一集合中对应于包含所述元素的行的元组和来自所述第二集合中对应于包含所述元素的列的元组作为输入计算产生的元组；
用于从作为输出的考虑中去除所述2m-1个计算的元组中具有最低概率的至少m-1个元组的部件；以及
用于输出包含所述2m-1个元组中的余下m个元组的至少一些的m个输出元组的集合的部件。
38.如权利要求37所述的设备，其中所述最外行是所述概念矩阵的顶行，并且所述最外列是所述概念矩阵的最左列，所述设备还包括：
用于计算对应于所述2m-1个元组以外的所述概念矩阵的元素的具有所述概念矩阵中上方和左边少于m个元素的中间集合的元组的部件。
39.如权利要求38所述的设备，还包括用于将所述中间集合中的元组组织成对应于所述概念矩阵内的边的子集的部件，以及用于将所述子集彼此合并以及与所述2m-1个元组中的余下m个元组的至少一些合并以获得用于输出的m个元组的集合的部件。
40.如权利要求37所述的设备，其中所述用于计算的部件包括用于将来自所述第一集合的元组的符号与来自所述第二集合的元组的符号执行XOR操作的部件。
41.如权利要求37所述的设备，其中所述用于计算的部件包括用于使用来自所述第一集合的元组的概率的对数与来自所述第二集合的元组的概率的对数相加的部件。
CN201280071915.0A 2012-03-28 2012-03-28 初级检验节点处理的方法和系统 Active CN104185952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031031 WO2013147774A1 (en) 2012-03-28 2012-03-28 Processing elementary check nodes of an iterative decoder

Publications (2)

Publication Number Publication Date
CN104185952A CN104185952A (zh) 2014-12-03
CN104185952B true CN104185952B (zh) 2018-11-13

Family

ID=49260839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280071915.0A Active CN104185952B (zh) 2012-03-28 2012-03-28 初级检验节点处理的方法和系统

Country Status (3)

Country Link
US (1) US9621187B2 (zh)
CN (1) CN104185952B (zh)
WO (1) WO2013147774A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621187B2 (en) 2012-03-28 2017-04-11 Intel Corporation Processing elementary check nodes of an iterative decoder
FR3016259B1 (fr) * 2014-01-07 2017-09-08 Univ Bretagne Sud Procede de gestion d'une unite de calcul de noeud de parite, equipement et logiciel pour la mise en oeuvre du procede
EP3086474B1 (en) * 2015-04-24 2017-11-22 Universite De Bretagne Sud Method for controlling a check node of a nb-ldpc decoder and corresponding check node
WO2022041187A1 (en) * 2020-08-31 2022-03-03 Qualcomm Incorporated Degree selection schemes for rapid tornado (raptor) codes in multicast and broadcast services and in unicast services
US11929761B1 (en) * 2022-10-07 2024-03-12 Seagate Technology Llc Low latency decoder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610133A (zh) * 2008-06-17 2009-12-23 三星电子株式会社 低密度奇偶码编码装置和解码装置及其编码和解码方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594318B1 (en) * 1999-12-02 2003-07-15 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
US6865711B2 (en) * 2000-12-15 2005-03-08 Conexant Systems, Inc. System of and method for decoding trellis codes
US7143336B1 (en) * 2001-08-15 2006-11-28 Regents Of The Univerisity Of Minnesota Decoding parallel concatenated parity-check code
US7246297B2 (en) * 2004-05-14 2007-07-17 Pirouz Zarrinkhat Time-invariant hybrid iterative decoders
CN101069356A (zh) * 2004-12-02 2007-11-07 三菱电机株式会社 解码装置以及通信装置
US7434146B1 (en) * 2005-05-06 2008-10-07 Helwett-Packard Development Company, L.P. Denoising and error correction for finite input, general output channel
US7958424B2 (en) * 2005-06-22 2011-06-07 Trident Microsystems (Far East) Ltd. Multi-channel LDPC decoder architecture
US7398453B2 (en) * 2005-10-03 2008-07-08 Motorola, Inc. Method and apparatus for a low-density parity-check decoder
WO2007132457A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
CN100578944C (zh) 2006-07-13 2010-01-06 华为技术有限公司 一种ldpc码的迭代译码方法及装置
FR2929785B1 (fr) 2008-04-02 2012-11-16 France Telecom Procede de transmission d'un signal numerique entre au moins un emetteur et au moins un recepteur, mettant en oeuvre au moins un relais, produit programme et dispositif relais correspondants.
JP5463787B2 (ja) * 2008-12-02 2014-04-09 富士電機株式会社 スイッチング電源装置およびスイッチング電源制御回路
FR2950209B1 (fr) * 2009-09-14 2011-10-14 St Microelectronics Sa Procede de mise a jour elementaire d'un noeud de controle lors d'un decodage d'un bloc encode avec un code ldpc non binaire, et decodeur correspondant.
FR2951339B1 (fr) 2009-10-09 2011-12-09 Commissariat Energie Atomique Procede de decodage de codes non binaires
CN102111241B (zh) * 2011-03-04 2013-07-03 四川虹微技术有限公司 低密度奇偶校验迭代译码提前终止的方法
US9621187B2 (en) 2012-03-28 2017-04-11 Intel Corporation Processing elementary check nodes of an iterative decoder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610133A (zh) * 2008-06-17 2009-12-23 三星电子株式会社 低密度奇偶码编码装置和解码装置及其编码和解码方法

Also Published As

Publication number Publication date
US20130346833A1 (en) 2013-12-26
WO2013147774A1 (en) 2013-10-03
US9621187B2 (en) 2017-04-11
CN104185952A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN104247273B (zh) 用于重构码字的设备及计算机实现的方法
US8949693B2 (en) Antipodal-mapping-based encoders and decoders
CN104185952B (zh) 初级检验节点处理的方法和系统
US9529666B2 (en) Decoding method, memory storage device and memory controlling circuit unit
CN107659382B (zh) 用于编码信息的方法和设备
US20160259686A1 (en) Updating reliability data
US10707902B2 (en) Permutation network designing method, and permutation circuit of QC-LDPC decoder
KR101668934B1 (ko) 분배된 코드워드 부분들
US9710327B2 (en) Flash memory system and operating method thereof
CN104756194B (zh) 基于估计概率密度函数的中心读取参考电压确定
CN105453049A (zh) 使用纠错指针处置存储器中的错误
US20160011934A1 (en) Decoding method, memory control circuit unit and memory storage device
US20160062828A1 (en) Data accessing method, memory storage device and memory controlling circuit unit
US20170134049A1 (en) Decoding method, memory storage device and memory control circuit unit
US10116335B2 (en) Data processing method, memory storage device and memory control circuit unit
CN108389602A (zh) 存储器系统及其操作方法
CN107608818A (zh) 解码方法、存储器存储装置及存储器控制电路单元
CN107017030A (zh) 用于不规则代码的高效ldpc编码器
US10700708B2 (en) Permutation network designing method, and permutation circuit of QC-LDPC decoder
CN107305510B (zh) 数据处理方法、存储器存储装置及存储器控制电路单元
CN103973316B (zh) 具有使用定标常数的可变节点更新器的解码方法和解码系统
US11650914B2 (en) System and method for identification of memory device based on physical unclonable function
CN104221291B (zh) 更新与迭代解码器关联的变量节点
TWI707231B (zh) 解碼器設計方法與儲存控制器
CN104220990B (zh) 对信道上的编码数据进行解码的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant