CN104144307B

CN104144307B - 具有自动增益控制冻结能力的接收器

Info

Publication number: CN104144307B
Application number: CN201310315175.7A
Authority: CN
Inventors: J·B·扬布拉德; T·L·迪基; J·A·廷德尔
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2013-05-10
Filing date: 2013-07-24
Publication date: 2018-02-27
Anticipated expiration: 2033-07-24
Also published as: CN104144307A; DE102014104526A1; DE102014104526B4

Abstract

本申请公开具有自动增益控制冻结能力的接收器。调谐器包括自动增益控制(AGC)环路和冻结控制器。AGC环路具有信号输入、信号输出以及用于接收冻结信号的控制输入。当冻结信号不活动时，AGC环路基于输出信号电平自动设置可变增益元件的增益,并且当冻结信号活动时保持该可变增益元件的增益。冻结控制器具有用于接收电平信号的输入、以及耦合到AGC环路的控制输入用于向AGC环路提供冻结信号的输出。冻结控制器检测电平信号的阶跃并激活该冻结信号作为响应。

Description

具有自动增益控制冻结能力的接收器

技术领域

本公开一般涉及接收器，更特别地涉及一种用于通信信号的调谐器，例如含时分多路复用信号内容的射频(RF)电视信号。

背景技术

RF接收器被用于各种各样的应用,如电视接收器、蜂窝电话、寻呼机、全球定位系统(GPS)接收器、电缆调制解调器、无绳电话、卫星无线电接收器等。本文所用的“射频”信号是指一种传递有用信息且具有从约3千赫(kHz)到数千千兆赫(GHz)的频率的电信号,不管通过什么媒介来传递这种信号。因此，射频信号可通过空气、自由空间、同轴电缆、光纤电缆等传送。一种常见类型的射频接收器即所谓的超外差式接收器。超外差式接收器将期望的数据承载信号与可调振荡器的输出混合以产生固定中频(IF)下的输出。固定的IF信号可被方便地滤波并转换回基带以进一步处理。因此，超外差式接收器需要两个混合步骤。

2012年4月出版的数字视频广播DVB-T2标准No.ETSI EN 320 755 V1.3.1定义了未来扩展框架(FEF),其基本上是可被来自替代源或发射器的内容所占用的RF信道中的空闲周期。在一些情况下，与期望的有效负载周期相比，在FEF周期期间接收的信号在时间上要长得多且在功率上要弱得多。在这些情况下，DVB-T2解调器难以锁定期望的有效负载，因为调谐器的自动增益控制(AGC)在长FEF周期期间跟踪弱(或不存在)信号并且无法足够快地适应于短的、大功率的有效负载猝发以便解调器对内容进行解码。取决于FEF和有效负载周期的占空比和相对功率,解调器可能需要几秒钟来锁定期望的内容或可能根本没有锁定。

附图说明

通过参考附图，可以更好地理解本公开,并且其许多特征和优点对本领域技术人员而言变得显而易见,在附图中:

图1以框图形式示出根据一个实施例的具有AGC冻结能力的电视调谐器；

图2以框图形式示出实现冻结控制的图1的电视调谐器的一部分；

图3示出图2的冻结控制器的状态机的状态图；

图4示出无AGC冻结控制的图1的电视调谐器的操作时序图；

图5示出具有AGC冻结控制的图1的电视调谐器的操作时序图；以及

图6以部分框图和部分示意图形式示出根据一个实施例的具有外置AGC冻结能力的电视接收器系统。

在不同的图中使用相同的参考符号表示相似或相同的部件。

具体实施方式

一种可能的用于处理空闲FEF周期的技术是为解调器提供AGC反馈(如二进制“冻结”控制或调谐器增益直接控制)以阻止调谐器AGC跟踪空闲的FEF周期。然而,解调器必须正确地解码来自有效负载的信息以便预期FEF周期并在准确的时间冻结调谐器AGC。在极端情况下,解调器不向调谐器提供正确的AGC反馈,从而损害调谐器的AGC并使其根本难以为系统所锁定。

另一个可能的方法是在调谐器中实现极端的“快攻击/慢衰减”AGC,其本质是当接收到的信号功率增加时迅速降低增益及当接收到的信号功率下降时非常慢地增加增益。然而,在输入功率连续变化的其它情况下，这种方法可能会劣化调谐器AGC的性能。

如下所述的电视调谐器通过使AGC机制忽略空闲FEF周期且仅仅跟踪有效负载信号来解决长的弱FEF周期的问题。这是通过以下步骤来进行的：检测其中信号电平突变的状态,以及进入冻结状态，在该冻结状态中AGC被停止且不被允许调整任何可控增益元件的增益至期望的信号电平。当信号电平再次突变时,它返回其中AGC环路通常适应的非冻结状态。

所公开的调谐器使得调谐器的AGC能够自主地跟踪有效负载，以替代来自于解调器的可靠AGC反馈。此外，它仅影响调谐器AGC对大的阶跃输入的响应。

图1以框图形式示出根据一个实施例的具有AGC冻结能力的调谐器100。对于图1所示的示例,电视调谐器100通常包括含模拟调谐器110和数字处理器120的信号处理器，以及作为微型计算机(MCU)的冻结控制器130。

模拟调谐器110具有用于接收标记为“RF”的射频信号的第一输入,用于接收标记为“ANALOG AGC(模拟AGC)”的一组信号的第二输入,用于接收标记为“CHANNEL SELECT(信道选择)”的信号的第三输入,用于提供标记为“ANALOG POWER(模拟功率)”的一组信号的第一输出,以及用于提供包含标记为“I”的数字IF信号和标记为“Q”的数字正交IF信号的一组信号的第二输出。数字处理器120具有连接到模拟调谐器110的第二输出用于接收该组I、Q信号的第一输入，用于接收标记为“DIGITAL AGC(数字AGC)”的一组信号的第二输入,用于提供标记为“DIGITAL POWER(数字功率)”的信号的第一输出,以及用于提供标记为“LIF”的经处理的低中频信号的第二输出。

MCU 130具有连接到模拟调谐器110的第一输出用于接收一组“模拟功率”信号的第一输入,连接到数字处理器120的第一输出用于接收“数字功率”信号的第二输入,连接到模拟调谐器110的第三输入用于提供“信道选择”信号的第一输出,连接到模拟调谐器110的第二输入用于提供一组“模拟AGC”信号的第二输出,以及连接到数字处理器120的第二输入用于提供一组“数字AGC”信号的第三输出。MCU 130包括嵌入式存储器140和标记为“CPU”的中央处理单元144。存储器140包括嵌入式固件部分142。

MCU130在固件部分142的控制下执行各种任务,包括信道选择和AGC。特别是,通过使用数字处理器120和MCU130两者实现的冻结检测器确定信号强度是否存在阶跃变化,如果是则激活冻结信号(未示出)。在MCU130中,存储器140将指令存储在嵌入式固件部分142中，且CPU 144执行这些指令。在一个实施例中,在MCU130中，嵌入式固件部分142执行用于基于测得的信道功率来计算接收的信道功率的算法。响应于检测到信号功率的大的阶跃降低(其可指示存在空闲周期),冻结控制器将AGC设置维持在其当前水平,并且不改变AGC增益到新的信号功率电平。响应于功率的后续大的阶跃增加,冻结控制器返回到非冻结状态。

电视调谐器100中的冻结控制器对于在TV调谐器固件和硬件中实现的现有模拟和数字增益控制环路而言是外接式附件。如以下将进一步解释的,它还在外部控制下利用现有能力同时地冻结所有内部增益阶段。此外，冻结控制器利用数字处理器120的能力来测量接收信道的功率,至少能足够精确地检测分贝级别的阶跃。为了获得对期望信道中的功率电平的较好测量,冻结控制器测量接近信号处理链末端的经调谐和滤波的信号的功率。

图2以框图形式示出实现冻结控制的图1的电视调谐器100的部分200。对于图2所示的示例,部分200通常包括电平检测器210、AGC环路220以及标记为“AUTO FREEZE(自动冻结)”的冻结控制器230。

电平检测器210具有用于接收标记为“SIGNAL_IN(信号_输入)”的信号的输入,以及用于提供标记为“LEVEL_IN(电平_输入)”的信号的输出。AGC环路220包括可变增益元件222、电平检测器224以及AGC控制块226。可变增益元件222具有用于接收“信号_输入”的第一输入,用于接收标记为“GAIN CONTROL(增益控制)”的信号的第二输入,以及用于提供标记为“SIGNAL_OUT(信号_输出)”的信号的输出。电平检测器224具有用于接收“信号_输出”的输入,以及用于提供标记为“LEVEL OUT(电平输出)”的信号的输出。AGC控制块226具有用于接收标记为“FREEZE(冻结)”的信号的第一输入、用于接收“电平输出”信号的第二输入、用于接收标记为“TARGET(目标)”的信号的第三输入以及用于提供“增益控制”信号的输出。

冻结控制器230具有连接到电平检测器210的输出用于接收“LEVEL_IN(电平_输入)”信号的第一输入,用于接收标记为“FALLING THRESHOLD(下降阈值)”的值的第二输入,用于接收标记为“RISING THRESHOLD(上升阈值)”的值的第三输入,用于接收标记为“TIMEOUT(超时)”的值的第四输入,以及连接到AGC控制块226的输入用于提供FREEZE(冻结)信号的输出。

在图2中,电平检测器210和224以及可变增益元件222在数字处理器120中实现,并且使用MCU130在固件142的控制下实现冻结控制器230和AGC控制块226。

在操作时，可变增益元件222提供“信号_输出”电平给电平检测器224,且作为响应,电平检测器224提供“电平_输出”信号给AGC控制块226。当该“冻结”信号不活动时，AGC控制块226基于“电平_输出”信号自动设置可变增益元件222的增益。同样，,AGC控制块226适配可变增益元件222的增益，使“信号_输出”的电平基本上等于“目标”信号。然而,当该“冻结”信号活动时,AGC控制块226维持可变增益元件222的增益。

冻结控制器230采用输入信号电平并输出二进制“冻结”信号。本质上,冻结控制器230包含信号阶跃检测器、简单的状态机以及冻结定时器(图2中不是每个都显示)。在其他实施例中,冻结定时器也可以是在MCU 130上可用的通用定时器。信号阶跃检测器计算该信号电平的顺序周期采样之间的差异,本质上产生以分贝(dB)每单位时间计的斜坡。

当“电平_输入”信号下降量大于可配置的“下降阈值”值时，冻结控制器230激活“冻结”信号。同样地,当“电平_输入”信号上升量大于可配置的“上升阈值”值时，冻结控制器230停用“冻结”信号。同样,冻结控制器230响应于某一可配置的“超时”值的激活而停用“冻结”信号。“超时”值是可用多种不同的方法设置的参数。例如,在一个实施例中,响应于硬连线的信号来设置“超时”值。在另一个实施例中,“超时”值是隐含在固件部分142的操作中。在再一实施例中,“超时”值在寄存器中设置。在一个实施例中,调谐器100测量“信号_输入”的信道功率。在MCU 130中,嵌入式固件部分142执行用于基于相继测量的信道功率来计算接收的信道功率的算法。

采用适当的阈值和超时设置,冻结控制器230有效地检测从有效负载到空闲FEF信号的过渡并冻结AGC直至下一有效负载周期开始。冻结超时确保AGC控制块226不会无限地保持冻结,诸如在输入功率持续阶跃下降的情况下。

图3示出图2中冻结控制器状态机的状态图300。状态图300示出了两个感兴趣的状态,包括非冻结状态310和冻结状态320。

非冻结状态310具有依据标记为“RESET(重置)”的条件过渡的第一输入,依据标记为“STEP>RISING THRESHOLD OR FREEZE TIMER EXPIRED(阶跃>上升阈值或冻结定时器届满)”的条件过渡的第二输入,以及依据标记为“STEP<FALLING THRESHOLD(阶跃<下降阈值)”的条件过渡的输出。冻结状态320具有依据条件“阶跃<下降阈值”从非冻结状态310过渡的输入,以及依据条件“阶跃>上升阈值或冻结定时器届满”向非冻结状态310过渡的输出。

状态机依据数字电视(DTV)调谐操作被重置到非冻结状态310。如果检测到具有大于可配置阈值(图2的“下降阈值”的值)的幅度的负的(下降信号)阶跃变化,则状态机过渡到冻结状态320且冻结定时器利用可配置超时来重置。状态机保持冻结状态320直至(1)检测到具有大于可配置阈值(图2的“上升阈值”的值)的幅度的正的(上升信号)阶跃或(2)冻结定时器届满。当这些事件中的任一事件发生时,状态机过渡回非冻结状态310。状态机的输出是内部AGC冻结信号,该信号仅是当前状态的函数。

图4示出图1中无AGC冻结控制的电视调谐器100的操作时序图400。其水平轴代表以毫秒计的时间,垂直轴代表以伏特(或其他合适单位)计的多种信号的振幅。时序图400示出了三种感兴趣的波形,包括：对应于“信号_输入”的波形410,对应于“信号_输出”的波形412，以及对应于“增益控制”信号的波形414。水平轴示出标记为“t₁”、“t₂”、“t₄”和“t₅”的四个特定的感兴趣的时间点,以及标记为“t₃”的一个特定的感兴趣的时间周期。

如图4所示,在t₁到t₂以及t₄到t₅的时间周期期间,AGC环路试图降低在猝发期间接收到的相对较大的输入信号电平以避免被处理的信号的失真和削波。然而由于诸猝发之间的长时间,在t₃时间周期期间,AGC环路在帧间间隔期间增加“信号_输出”的信号电平,从而在相对较长的空闲周期期间使增益基本上返回到最大。因此,AGC环路必须在每一猝发重启其任务并且从未适当地匹配。

图5示出图1中带AGC冻结控制的电视调谐器100的操作时序图500。其水平轴代表以毫秒计的时间,垂直轴代表以伏特计的多种信号的振幅。时序图500示出了三种感兴趣波形,包括：对应于“信号_输出”的波形512,对应于“冻结”信号的波形520,以及对应于“增益控制”信号的波形514。水平轴示出标记器“t₁”,“t₂”,“t₄”,“t₅”,“t₇”和“t₈”的六个特定的感兴趣的时间点以及标记为“t₃”和“t₆”的两个特定的感兴趣的时间周期。

在操作中,AGC环路试图降低在猝发期间(例如在从t₁到t₂的第一猝发期间)接收到的相对较大的输入信号电平,以避免被处理的信号的失真和削波。然而由于AGC环路在诸猝发之间被冻结,因此在连续猝发期间它们可以恢复调整,例如,在从t₄到t₅的第二猝发期间，以及从t₇到t₈的第三猝发期间,尽管在诸猝发之间有相对较长的时间区间,例如t₃和t₆。因此,AGC环路在随后的猝发期间恢复适应而没有失去其进程。如图5中的示例所示,AGC环路在第二猝发期间即在从t₄到t₅的时间周期期间实现其目标,并对未来的猝发保持适当的电平。注意,例如,“增益控制”信号电平在从t₅到t₈的时间周期期间(包括在从t₇到t₈的时间周期期间的第三猝发)不改变。这种技术是有效的,因为与有效负载之间的间隔相比较而言，适应时间相对较短，且有效负载和空闲周期之间的信号电平的差异相对较大(其具有突变区)。

图6以部分框图和部分示意图形式示出根据一个实施例的具有外置AGC冻结能力的接收器系统600。对于图6所示的示例,电视接收器系统600包括天线610、调谐器620以及解调器630。天线610还能被同轴电缆或其他信号源取代。

天线610递送通信信号,例如,射频(RT)信号。调谐器620的第一输入用于接收RF信号,第二输入用于接收“冻结”信号,第三输入用于接收标记为“IFAGC”(中频AGC)的信号,以及一个输出用于提供“LIF(低中频)”信号。解调器630的一个输入连接到调谐器620的输出用于接收LIF信号,第一输出连接到调谐器620的第三输入以提供IFAGC信号,第二输出连接到调谐器620的第二输入以提供“冻结”信号,第三输出用于提供标记为“TV_OUT(电视_输出)”的信号。

在操作中,接收器系统600包括诸如图1中的调谐器100之类的调谐器，以及外置解调器630。在这种体系结构中,调谐器620提供了调谐LIF信号给解调器630。解调器630提供电视输出信号TV_OUT作为对LIF信号的响应。像调谐器620一样，解调器630也有检测对应于有效负载和空闲周期的大的信号功率变化的能力。解调器630提供“冻结”信号给调谐器620以冻结其所有AGC环路。在调谐器620的后端，它还提供反馈信号IFAGC以控制IF信号的增益电平,但在其他实施例中IFAGC信号能控制所有的AGC环路。

调谐器620和解调器630的冻结机制可如下相互作用。在启动或调谐信道后,调谐器620的冻结控制器可被启用而解调器630的冻结控制器则可被禁用。调谐操作开始,调谐器620中的AGC环路快速地适配以提供有效负载周期期间的期望信号电平。一旦AGC环路稳定,解调器630即启用,并且一旦其有机会锁定有效负载间隔,解调器630的冻结机制被启用并继续操作，而冻结机制内部调谐器620被禁用。这个顺序允许调谐器620设置LIF信号至期望电平，所以在调谐器620的冻结机制被禁用前解调器630能准确恢复定时信息。

在一个实施例中,解调器630解调数字电视信号,如DVB-T2标准信号，确定诸有效负载之间的间隔,并基于该间隔提供“冻结”信号给调谐器620。注意,图6显示的外置解调器技术是与调谐器620内部的冻结控制器结合操作的。

上述公开的主题应被认为是说明性的、非限制性的，并且所附权利要求旨在涵盖所有这些修改、增强，以及落入权利要求真实范围内的其他实施例。例如AGC冻结机制与具有不同数量的AGC环路的各种调谐器一起工作。在一个实施例中,接收的信道功率不是直接测量的,而是在一个或多个的增益块减去通过那些块的增益后根据测得的信道功率来计算的,并且在调谐器固件中实现这个算法。在另一个实施例中,状态机包括一个称为“THAWING(解冻)”状态的第三状态，在该状态中它开始从“FROZEN(冻结)”状态320过渡到“UNFROZEN(非冻结)”状态310。“解冻”状态的目的是允许具有存储器的AGC电平检测器(如数字滤波器)一些时间以在重启AGC环路前进行从空闲FEF到有效负载的过渡。添加“解冻”状态以防止AGC在有效负载期间对空闲FEF期间的电平测量作出反应,并且还能在调谐器固件中实现。

注意,图2示出了可在信号处理链中的多个点处操作且可冻结一个或多个的AGC环路的电视调谐器100的冻结控制器230。在其他实施例中,本文所述的冻结控制器可在解调器630中操作，例如作为解调器630的前端IF部分的一部分。

注意,在所示实施例中,冻结控制器230检测负阶跃以阻止在相对较长的空闲FEF周期期间的增益的适配，这些周期在DVB-T2标准中是可能的。在其他实施例中,冻结控制器230可被修改或其极性被配置成在正的信号电平变化时作为响应进入冻结状态。当期望时间片具有比非期望时间片低的功率时，可能会出现这种情况。在此情况下,依据遇到的大于上升阈值的阶跃则冻结控制器230将进入冻结状态,以及依据遇到比下降阈值更大幅度的阶跃则返回到非冻结状态。为了使增益仅适于在期望时间片期间接收的微弱信号,冻结控制器将允许在非期望时间片期间信号充满放大器。

因此,在法律允许的最大范围内,本发明的范围是由所附权利要求及其等价的最大允许的解释确定，不应受到以上详细描述的约束或限制。

Claims

1.一种调谐器，包括:

自动增益控制AGC环路，其具有信号输入、信号输出以及用于接收冻结信号的控制输入，以当冻结信号不活动时基于输出信号的电平自动设置可变增益元件的增益，且当冻结信号活动时保持可变增益元件的增益；

电平检测器，其具有用于接收输入信号的输入以及用于提供指示所述输入信号的电平的电平信号的输出；以及

冻结控制器，其具有用于接收所述电平信号的输入以及耦合至AGC环路的控制输入用于向AGC环路提供冻结信号的输出,其中当所述电平信号在预定时间内下降大于下降阈值时，冻结控制器检测所述电平信号中的阶跃并激活所述冻结信号作为响应。

2.如权利要求1所述的调谐器，其特征在于，所述AGC环路还具有用于接收目标信号的第二输入，用于适配可变增益元件的增益以当冻结信号不活动时使输出信号的电平基本上等于目标信号。

3.如权利要求1所述的调谐器,其特征在于，所述调谐器适于调谐数字视频广播DVB-T2标准信号,且所述阶跃包括从DVB-T2标准信号的有效负载周期到空闲未来扩展框架FEF周期的负过渡。

4.如权利要求1所述的调谐器,其特征在于，所述冻结控制器还具有用于接收所述下降阈值的第二输入,当电平信号的下降量大于下降阈值时冻结控制器激活冻结信号。

5.如权利要求4所述的调谐器,其特征在于，所述冻结控制器还具有用于接收上升阈值的第三输入,当电平信号上升量大于上升阈值时，冻结控制器停用冻结信号。

6.如权利要求5所述的调谐器，其特征在于，所述冻结控制器还具有用于接收超时值的第四输入,在由超时值确定的周期之后冻结控制器停用冻结信号。

7.如权利要求1所述的调谐器，其特征在于，所述冻结控制器包括微型计算机，所述微型计算机具有处理器以及用于存储指令的存储器，当所述指令由处理器执行时响应于检测到电平信号中的阶跃来提供冻结信号。

8.如权利要求7所述的调谐器，其特征在于，所述存储器包括：

嵌入式固件部分(142)，用于存储指令。

9.如权利要求8所述的调谐器，其特征在于，所述AGC环路连续测量输入信号的信道功率，并且所述嵌入式固件部分基于连续测量的信道功率执行用于计算接收的信道功率的算法。

10.如权利要求1所述的调谐器，其特征在于：

可变增益元件具有用于接收输入信号的第一输入、用于接收增益控制信号的第二输入以及用于响应于输入信号和增益控制信号提供输出信号的输出；以及

AGC环路还包括:

电平检测器，其具有耦合到可变增益元件的输出用于接收输出信号的输入以及用于提供输出信号电平的输出；以及

自动增益控制AGC控制块，其具有耦合到电平检测器的输出用于接收输出信号的电平的第一输入、用于接收冻结信号的第二输入以及耦合到可变增益元件的第二输入用于提供增益控制信号的输出。

11.如权利要求10所述的调谐器，其特征在于，所述AGC控制块还具有用于接收目标信号的第三输入，用于适配可变增益元件的增益以当冻结信号不活动时使输出信号电平基本上等于目标信号。

12.一种接收器，包括:

信号处理器，其具有用于接收通信信号的输入和用于提供接收的信号的输出，所述信号处理器包括多个自动增益控制AGC环路；以及

电平检测器，其具有用于接收输入信号的输入以及用于提供指示所述输入信号的信号电平的电平信号的输出；以及

冻结控制器，用于当所述电平信号在预定时间内下降大于下降阈值时，响应于所述电平信号中的负阶跃变化来冻结所述多个AGC环路中的每一个的操作。

13.如权利要求12所述的接收器，其特征在于，所述冻结控制器还当所述电平信号在预定时间内上升大于上升阈值时，响应于所述电平信号中的正阶跃变化来恢复所述多个AGC环路中的每一个的操作。

14.如权利要求12所述的接收器，其特征在于，所述信号电平包括已被调谐到所选信道的内部信号的信号电平。

15.如权利要求12所述的接收器，其特征在于，所述信号处理器包括:

模拟调谐器，其具有用于接收通信信号的输入以及用于提供数字中频信号的输出；以及

数字处理器，其具有用于接收数字中频信号的输入和用于提供被处理信号的输出。

16.如权利要求15所述的接收器,其特征在于，所述冻结控制器采用在固件控制下操作的处理器来实现。

17.一种用于接收器的方法，包括:

在自动增益控制AGC环路的输入处接收输入信号；

在所述AGC环路的输出处提供输出信号；当冻结信号不活动时，在所述自动增益控制环路中调整所述输入信号的增益来提供所述输出信号以使得所述输出信号的电平基本上等于目标信号；

测量所述输入信号的电平；

当所述电平信号在预定时间内下降大于下降阈值时，检测所述输入信号的所述电平中的负阶跃；

响应于检测所述负阶跃提供冻结信号；以及

当所述冻结信号活动时，维持所述AGC环路的所述增益。

18.如权利要求17所述的一种用于接收器的方法，其特征在于，所述检测还包括:

计算输入信号的顺序周期性采样之间的差异；

产生斜坡，其单位为分贝(dB)每单位时间；以及

比较斜坡和阈值以检测负阶跃。

19.如权利要求17所述的一种用于接收器的方法，其特征在于，所述调整还包括在数字电视DTV调谐操作期间调整输入信号的增益。

20.如权利要求19所述的一种用于接收器的方法，其特征在于，输入信号是数字视频广播DVB-T2标准信号，且负阶跃包括从DVB-T2标准信号的有效负载周期到空闲的未来扩展框架FEF周期的过渡。

21.如权利要求20所述的一种用于接收器的方法，其特征在于，所述冻结还基于DTV调谐操作的有效负载之间的间隔。

22.如权利要求17所述的一种用于接收器的方法，其特征在于，还包括：在预定过渡周期之后解冻所述增益。