CN104113347A - 隔离的串行器-解串器 - Google Patents

Abstract

本发明提供了一种隔离的串行器-解串器。一个第一集成电路管芯接收来自多个输入信道的输入数据，并将来自该多个输入信道的该输入数据合并至合并数据中。第一集成电路管芯通过隔离通信信道传送合并数据。被耦合至所述隔离通信信道的第二集成电路管芯对所传送的合并数据进行解码，并将所解码的、已传送的合并数据供应至对应于输入信道的各自的输出信道。

Description

隔离的串行器-解串器

相关申请的交叉引用

本申请根据35U.S.C§119要求与2013年4月16日递交的名称为“Isolated Serializer-Deserializer”的临时申请号61／812,528的权益，该申请通过引用的方式被合并于此。

技术领域

本发明涉及在通信信道上的通信。

背景技术

隔离通信信道在需要阻止电流在分离的电路之间流动，但同时仍旧需要在这些电路之间的进行通信的各种应用中被使用。隔离被需要以用于信号隔离、安全或用于其他原因。例如，在功率转换产品中，提供隔离的数字链路可以被用于在功率转换产品中的高电压电路和低电压电路之间提供控制和／或反馈信息。隔离电路之间的通信通常已经包含通过单个隔离信道通信的发射机和接收机。隔离信道可以例如使用电容或电感隔离技术而被实施。

发明内容

为了改善在通信信道上的通信能力，实施方案合并来自多个输入信道的数据并将合并的数据在少于输入信道的隔离信道上传达至多个输出信道。

在以实施方式中，提供一种方法，该方法包括在第一集成电路管芯(die)处接收来自多个输入信道的输入数据并将来自多个输入信道的输入数据合并成合并数据。第一集成电路管芯从多个信道通过隔离通信信道传送合并数据。被耦合至隔离通信信道的第二集成电路管芯解码所传送的合并数据并将解码的传送合并数据提供至对应于所述输入信道的各自输出信道。

在另一实施方式中，一种装置，该装置包括第一集成电路管芯，第一集成电路管芯包括用于接收来自多个信道的信息的接口、编码器电路，编码器电路用于将来自多个输入信道的信息合并至合并信道数据中。隔离通信信道接收合并信道数据第二集成电路管芯被耦合至隔离通信信道并包括用于解码通过隔离信道传送的合并信道数据的解码器电路和用于将解码的合并信道数据提供至对应于多个输入信道的各自的输出信道。

在另一实施方式中，封装的集成电路包括输出集成电路管芯，该输出集成电路管芯包括耦合至隔离通信信道。输出电路管芯还包括解码器和耦合至接收器电路的控制逻辑，以解码从隔离通信信道接收的合并信道数据并将数据提供至多个输出信道。解码器和控制逻辑还检测与合并信道数据相关联的错误条件。解码器和控制逻辑被配置成以使得各自的缺省数据被提供至各自的输出信道以响应于检测错误条件并且将解码的合并信道数据提供至各自的输出信道以响应于合并信道数据的理想解码。

附图说明

通过参考附图，本发明可以被更好的理解，并且其多个目的、特征和有点对于本领域技术人员来说是显而易见。

图1示出具有隔离信道的示例性系统。

图2示出根据实施方式可以被用于在隔离信道上传送数据的帧。

图3示出根据实施方式隔离系统的高级框图。

图4示出根据实施方式的隔离系统的附加细节。

图5示出根据实施方式的编码／解码多信道。

图6示出根据实施方式的连续数据包传输。

图7示出根据实施方式的边缘定位编码／解码的高级图。

图8示出根据实施方式的边缘定位的附加细节。

图9示出同步隔离信道的高级框图。

图10示出一实施方式，在该实施方式中，电视系统包括使用单个隔离通信信道来在多个输入信道和多个输出信道之间提供通信的多信道隔离器。

不同附图中相同参考符号的使用指示类似或相同项。

具体实施方式

于此描述的各种实施方式提供用于实施隔离系统中多信道的串行化-解串行化功能的改进方法。图1示出包括隔离信道的示例性隔离系统100。隔离系统100包括发射机(TX)101、隔离电容器103和接收机块105，其中隔离电容器103可以被实施为差分隔离电容器，接收机块105可以重建至TX的具有一些抖动和脉宽失真(PWD)的输入。系统可以被合并至多个应用中，在这些应用中在单个电路之间需要隔离而同时仍旧保持电路之间的通信。隔离信道可以被用于从隔离信道的一侧提供反馈信息至其它信道，以提供控制信息，或者以在彼此隔离的系统的侧边之间传达必要信息。

尽管电容隔离在图1的示例性系统中示出，但是于此描述的实施方式可以使用不同方式来进行隔离，如使用包括磁脉冲耦合器和磁电阻耦合器、电容耦合器或光耦合器的变压器的电感耦合。不同隔离方式在例如名称为“Capacitive Isolator”的美国专利号No.8,169,108和名称为“CapacitiveIsolator Circuitry”的美国专利号No.8,198,95中被描述，这些专利的全部内容通过引用被合并于此。使用变压器的隔离方式还在美国专利号No.7,075,329中被描述，其中发射机电路使用响应于第一边缘的输入信号的第一类型信号驱动初级绕组并使用响应于第二边缘的输入信号驱动初级绕组。与初级绕组隔离的次级绕组被耦合至再创建输入信号的接收机。

再次参考图1，发射机101接收来自多个输入信道102的数据。多个信道被合并并且通过隔离信道被连续的发送。在接收侧，一旦数据被解码，其被提供至对应于输入信道的不同输出信道。应该注意的是，尽管于此的示例示出单比特串行隔离链路的使用，但是这里的实施方式的不同方面可以被应用至具有多串行隔离信道的系统。例如，来自输入信道的数据被合并并且在隔离信道中的一个信道上被发送以及来自多个其它输入信道的数据可以被合并并且在另一隔离信道上被连续发送。在又一实施方式中，多个信道可以被合并至帧中并且通过单个隔离信道被发送，而另一隔离信道运载关联于帧的时钟。

如何将来自多个输入信道的数据串行化至“帧”中或如何将输入数据比特与关联的时钟恢复一起合并的其它方式的问题可以不依赖于选择用于实施串行器-解串器功能的方式。为了通过隔离信道传送来自多个信道的数据，隔离系统可以连续传送数据。使用的特定类型的隔离可以不依赖于串行化方式。在给定时间时的输入比特的“状态”可以如图2所示被表示。报头201描绘了帧的起始，而Ch1数据描述了信道1的状态。信道数据编码可以如单个比特那么简单，该单个比特对应于信道在采样数据时是高还是低。使用一些技术方案(如于此进一步阐述的边缘定位恢复)，或依赖于使用的编码方案的类型，数据可以包括用于每个输入信道的多个比特。存在多个有效编码方案。典型地，编码方案权衡报头长度／起始时间／锁相回路(PLL)复杂性以提高效率(根据超过数据所需的编码花费的超额带宽)。通过合并来自多个输入信道的数据以通过单个隔离信道传输(或至少比输入信道少的隔离信道)，重要资源可以不必通过将隔离信道分配至每个输入信道而被节省。

基于曼彻斯特编码的一个特殊编码方案具有包括以下各项的优势：无起始时间／同步需要、无需具有PLL以解码接收的信号、以及如果发生错误传输进行下一帧恢复。应该注意的如果期望的话PLL是可以被用于实施方式中。传统的曼彻斯特编码通过将“高”位表示为10及低“位”表示为01来保证每个比特中的转换，从而牺牲了信道的一般带宽。使用曼彻斯特编码的一个问题是需要在可以正确解码数据流之前进行“比特内”变换的同步。在一个实施方式中，对于比特内变换的需要通过将报头添加至每个帧来解决，该报头由紧随有不同值的一个比特的具有相同值的3个比特(或更多比特)形成，例如，‘0001’。由于模式‘000’是曼彻斯特编码中禁止的数据模式，模式‘0001’向解码电路提供信号以重置并为数据的下一个帧做好准备。在该方式中，当检测到报头中从0至1的转换时，接收机可以总是正确的锁定来自其自身的第一帧的数据。

在帧报头中提供从0至1的转换还具有如果帧中出现错误提供快速回复。例如，如果帧中的某些数据在传输期间被损坏，接收侧丢失帧中的位置，以及输出仅仅对于该特殊帧是错误的。一旦用于下一个帧的报头被传送，接收侧自动地重新同步正确位置，并且输出在该帧中被校正。

图3示出具有连续数据包传输的实施方式。在图3的实施方式中，输入IN[N：1]被认为是独立的且异步的。N个输入对应于例如图1的N个输入信道。封装的集成电路300包括第一侧301，该第一侧301被实施为与次级侧303分开的集成电路管芯。第二侧301具有内部时钟305，该内部时钟305被用于将输入数据锁存至输入锁存器307中，并用于在数据包编码器30中构建编码数据包，数据包编码器309是整个串行器逻辑310的一部分。编码数据包可以被编码成图2所示的数据包，该数据包中具有在数据包中被分配时隙(slot)的每个信道。该数据包可以使用曼彻斯特编码而被编码并具有报头转换。编码数据包然后通过隔离信道312被传送。应该注意的是，术语数据包和帧于此可交换地使用。

第二侧303解码所接收的数据包(依赖于编码方案)，并且一旦相应的几码数据为有效的，则更新输出304。在图3的实施方式中，解串器311包括基于例如数据中变换的时钟恢复315和用于基于编码方案解码所接收的数据的数据包解码器317。在实施方式中，锁相回路可以被用作完成时钟恢复的时钟和数据恢复电路的一部分。输出锁存器器319锁存从数据包解码器317提供的数据并将解码数据提供至输出304(OUT[N：1])，其中，每个输出信道对应于输入信道中的一个输入信道。在该实施方式中，每个输出信道针对帧被更新。帧被连续地传送，只要最大数据速率是由大小限制帧。

图4示出图3实施方式的附加细节。输入管芯400包括被示为提供具有时钟信道的控制逻辑403的振荡器401的内部时钟。控制逻辑403控制开关阵列405，该控制逻辑403可以至少部分地被实施为状态机。控制逻辑使得每个输入周期性地被采样并作为数据被提供至编码器407.控制逻辑确定何时采样N个输入信道以及何时启动新帧的起始。应该注意的是，尽管开关阵列405被示为直接耦合至信道输入，但是典型地，输入锁存器被布置在编码器407和信道输入之间。控制逻辑可以将最近采样的信道提供为帧的最后比特，因为该信道比特为帧中最后接收的数据比特，并且因此在输出管芯上被输出之前具有最大延迟。振荡器401还为编码器407提供时钟信号。在实施方式中编码器使用具有模式0001的报头和使用曼彻斯特编码进行每个信道数据编码的两个比特来编码数据。编码数据被提供至发射机409并使用用于实施隔离通信链路的差分电容器而被传送至输出管芯411。尽管在图4中被示为单独功能，编码器和控制逻辑可以被实施为单一功能。其它实施方式可以使用其它类型的隔离电路，例如，变压器。在示出的实施方式中，提供隔离的电容器分别在输入和输出管芯上被形成。

接收侧上的输出管芯包括接收机415、解码器417，该解码器417检测报头中的转换并解码每个编码比特。在传送数据中编码可以如单个比特那么简单以表示输入信道的值。在其它实施方式中，更复杂的编码方案可以被使用。在一实施方式中，报头和曼彻斯特编码被使用。当报头被检测到指示帧起始时，该信号被提供至输出管芯控制逻辑419，管芯控制逻辑419为输出开关阵列421提供控制信号以使得当来自解码器417的比特变得有效时合适的信道输出可以被更新。为了便于阐述未示出输出锁存器。解码器417被假设包括合适的时钟恢复电路并向控制逻辑供应恢复时钟和数据。解码器417还被示出以向控制逻辑提供帧起始信号423。尽管在图4中被示为单独功能，但是解码器和控制逻辑可以被实施为单一功能。

应该注意的是，尽管在一实施方式中报头模式为0001以用于提供0至1的转换，但是1110的模式提供具有相同优势的模式以指示报头(三个1)和可以由解码器用于同步到数据包中的转换的1至0的转换。由于可以使用上述模式中的任一者，在一实施方式中，报头被根据帧中的比特(例如帧中的第一比特)值被选择。例如，如果帧中的第一比特为“1”，则报头被编码为1110。如果帧中的第一比特为“0”，则报头被编码为0001。这允许报头不仅仅提供转换，而且还编码数据的第一比特。参考图5，该方式允许使用16比特来编码7个信道。图5示出正被采样的七个输入信道以形成数据包P1、P2和P3。报头被用于指示帧的起始并被用于编码第一数据比特。数据包使用曼彻斯特编码。解码器接收并解码连续传送的比特。

虽然曼彻斯特编码可以被用于某些实施方式中，但是不同其它编码方式可以与于此描述的实施方式一起使用。特殊编码技术可以改变，但是错误检测可以在任何特殊编码方案中使用。错误检测可以部分基于使用的编码类型。例如，如果曼彻斯特编码信号的成功采样示出无转换，则控制逻辑可以确定错误已经发生。错误可以是由于间歇转换错误导致的或者如果错误是连续的，可以指示接收帧的不正确采样引起的时钟恢复电路中的时钟丢失。可替代地，错误可以是由于输入管芯上电力故障引起的。输出管芯知晓这种故障的位移方法将为通过识别不良数据被解码。当错误被检测到时，控制逻辑可以决定不更新检测到错误数据的特殊信道。例如，如果单个不良信道比特在帧中被检测到并且帧中的剩余比特成功解码，则一个信道的一个数据比特可以不被更新，而剩余比特被更新。错误还可以基于构建在转换帧中的错误保护方案被检测。例如，一个或多个帧可以由通过信道或通过帧的校验位来保护。例如，用于信道1的每8个比特可以被奇偶校验位跟随。另一方面，每个帧本身可以具有奇偶校验保护，以使得帧中发生任何错误时可以被识别。可替代地，一系列帧可以跟随由具有循环冗余校验(CRC)信息的帧。

如果隔离信道中的错误达到阈值级别，如通过特殊应用要求确定，则由控制逻辑419供应的输出可以被冻结以使得输出信道不再使用已知不良数据更新。然而，如果供应至输出信道的输出被冻结，则可能的是冻结数据是无效的。因此，实施方式包括不同输出信道的缺省值，该缺省值可以被存储在例如作为控制逻辑的一部分的易失性或非易失性存储425中(参见图4)。当达到对于一个或多个帧中错误的阈值时，例如由于输入管芯上的电力故障、通过输出管芯的失锁、或其它原因导致的，则缺省值被供应至输出信道。控制逻辑继续以供应缺省值直至输出管芯控制逻辑已经达到有效数据，这意味着输出管芯再一次被锁定并被同步以接收有效数据。所选择的缺省值是依赖于正被发送的信号的类型而被选择的以确保对于接收电路的影响是合适的。

图6示出具有正被从第一管芯连续发送至第二管芯的帧的连续传输方式。依赖于关于帧的起始的输入的定位，输入时间的小改变可以导致比特值的改变被反映在当前帧或下一帧中，导致等于+／-(带宽／2)的抖动，并且最差情况延时大约为帧宽加上本征延时。例如，假设CH3上的比特在信道3数据数据包被数据包编码器309编码之前在601处立即改变值。当被第一管芯301接收到时该比特几乎立即被传送并且其一被解码且对于输出有效时就被第二管芯303输出。这获得约为本征延时的最小延时。本征延时包括信道延时和关联于输入和输出锁存器和控制逻辑之类的输入和输出管芯的电路的电路延时。电路延时可以本质上关于整个本征延时。另一方面，假设在数据包编码器完成编码信道3数据之后CH3上的输入在603处立即转换。在这种情况中，转换不影响关于将被传送的数据包(PACKET3)并且信道3的更新值不被接收直至下一数据包(PACKET4)，因此导致大约为帧宽加上本征信道延时的最差情况延时。由于脉宽失真(PWD)通过数据的起落边缘上的抖动而被确定(这以来与内部时钟／帧起始并关于内部时钟／帧起始异步)，最差情况PWD约等于+／-帧宽。

用于处理PWD的一种方式使用具有边缘位置恢复的连续数据包传输。边缘位置恢复通过添加更复杂数据包结构方法来建立在关于例如图3和4描述的连续数据包传输上。帧仍旧被连续且关于输入异步地被传送。然而，代替数据包中的简单编码数据，编码方案还编码关于由于输入转换消耗的时间量的信息。图7示出提供边缘位置恢复的实施方式的高级图示。边缘位置恢复需要附加位，该附加位具有由分配的比特数量确定的消耗时间信息的精确度。附加位提供更高的分辨率但是降低了信息带宽。由于输入上的转换与正被传送的相应数据之间的最大延时约为一个帧，离散化是基于帧大小的。基于消耗时间信息，输出信号可以适当地被延时以降低抖动。用于降低抖动的延时输出信号导致数据包带宽级别上的延迟(这是被传送信号中的最差情况延时)。适当地延时信号的目的是使得所有信号具有约为一个帧宽的延迟(或者接近可能给出的边缘位置恢复方案的量化误差)。

例如，在实施方式中，针对边缘位置恢复信息四个比特被分配。在实施方式中，恢复信息的值‘1111’指示由于输入转换几乎整个数据包已经被消耗，并且因而当数据在第二管芯上被恢复时，数据应该立刻转到输出。恢复信息的值‘0000’指示在数据包准备还传送之前转换正确发生。因此，输出应该被延时(在数据和关联的恢复信息被解码之后)约整个帧宽以降低抖动。

图7示出具有边缘位置恢复信息的隔离系统的示例性实施方式。第一管芯701包括内部时钟703和输入锁存器705。串行器逻辑706包括边缘位置编码电路707，用于确定于此进一步描述的恢复信息并将该恢复信息供应至数据包编码器709。第二管芯711包括解串器逻辑715，该解串器逻辑715包括例如基于帧中转换恢复时钟的时钟恢复逻辑717。数据包解码器和边缘位置恢复逻辑721重新创建输入信道上的数据并基于边缘位置恢复数据将该数据供应至输出723。

参考图8，高级框图示出使用边缘检测和计数器来确定边缘位置恢复信息。关于第一管芯上的时钟信号独立地且异步地记住信道转换。在图8的实施方式中，边缘检测器801被提供给每个信道。边缘检测电路801可以是复合传统的并且于此不再进一步描述。每个边缘检测器将重置信号维护至其相应连续运行的计数器803，无论边缘是否被检测到。计数器值包含在帧中作为边缘位置恢复信息被供应至控制逻辑和编码器805以针对每一比特提供在帧起始之前已经发生多长的转换的指示。图8中的逻辑如下运行。为了构建具有边缘位置恢复信息的帧，如果信道数据值已经改变，则控制逻辑和编码器将新的信道值和计数器值编码至用于该信道的帧中。如果信道数据未改变，未改变的信道数据被编码至帧和非关注信息中(例如，所有都是0)被编码至用于边缘位置恢复信息的帧中。确定信道数据是否已经改变可以由控制逻辑通过比较最后传送比特的值和当前的比特值来实施。

尽管此处的实施方式已经使用持续的数据包传输，其它实施方式可以使用同步传输。图9中示出了这种实施方式。图9的实施方式提供将多个信号从输入管芯901传送至输出管芯903的低延迟／抖动方式，输入管芯和输出管芯位于封装900中，在封装900中两个管芯被布置。无论转换是否在clk in907上被发现(上升边缘、下降边缘、或二者)，输入数据905的值使用clk in907被锁存至输入锁存器902中并且串行器通过隔离信道传送包含输入D<4：0>的状态上的信息的数据包。输入时钟信号clk in可以是足够慢以允许数据包通过隔离信道在时钟边缘之间被传送(或选择的输入时钟边缘被跳过)。第二管芯在解串器914中检测该数据包，并使用依赖于用于数据包的编码方案恢复来自传送数据包的时钟和数据。一旦时钟和数据被恢复，数据与输出时钟clk_out915同步地从输出锁存器911供应至输出信道917。在这种方式中，输出数据总是与输入时钟信号clk_in同步，显著降低了抖动和脉宽失真。

图10示出一实施方式，在该实施方式中等离子电视系统1001使用多信道隔离器1003，多信道隔离器1003接收多个输入信道1005并供应等离子板的扫描驱动器使用的多个输出信道1007。多信道隔离器可以根据图3或9示出的实施方式使用连续信道传输或同步信道传输而被实施。

如此，从多输入信道运载信息至多输出信道的隔离系统方面已经被描述。于此陈述的描述是示例性的，并且不意欲限制在随附权利要求书中陈述的本发明的范围。例如，尽管实施方式已经使用电容隔离被描述，本领域的技术人员将理解的是，于此的教示可以以其他隔离方式被使用。进一步地，于此描述的报头转换之类的方面可以被应用至不是隔离系统的系统。在不背离本随附权利要求书陈述的本发明的范围和精神的情况下，基于于此陈述的描述可以对于此描述的实施方式进行变型和修改。

Claims (24)

1.一种方法，包括：

在第一集成电路管芯侧接收来自多个输入信道的输入数据；

将来自所述多个输入信道的所述输入数据合并至合并数据中；

将来自多个信道的所述合并数据通过隔离通信信道串行地传送；

在耦合至所述隔离通信信道的第二集成电路管芯侧，解码所传送的合并数据；以及

将已解码的传送合并数据供应至各自对应于所述输入信道的输出信道。

2.根据权利要求1所述的方法，该方法还包括：

检测关联于所述隔离通信信道的错误条件；以及

响应于检测到所述错误条件而将各自的缺省数据供应至所述各自的输出信道。

3.根据权利要求2所述的方法，其中所述错误条件关联于所述传送数据中的错误。

4.根据权利要求1所述的方法，其中所述解码还包括：

对边缘位置恢复信息进行解码，该边缘位置恢复信息与对应于所述输入信道中的其中一个的合并的传送数据中的数据相关联，所述边缘位置恢复信息指示自从对应于所述一个输入信道中的合并的传送数据中的数据被转换之后，所消耗的时间量；以及

使用关联于所述边缘位置恢复信息的所合并的传送数据中的所述数据，来更新对应于所述输入信道的其中一个的所述输出信道中的其中一个输出信道，所述数据具有根据所述边缘位置恢复信息确定的延时。

5.根据权利要求4所述的方法，该方法还包括使用计数器生成所述边缘位置恢复信息，所述计数器响应于所述输入信道的其中一个上的转换而重置。

6.根据权利要求1所述的方法，该方法还包括在所述通信信道上连续的传送所述合并数据。

7.根据权利要求1所述的方法，该方法还包括根据所述第一集成电路管芯接收的时钟信号，同步地传送所述合并数据。

8.根据权利要求1所述的方法，该方法还包括：

将所述输入数据合并至一帧中以形成所述合并数据，所述帧包括报头部分和对应于所述输入信道中的各自的输入信道的多个数据比特，其中所述报头部分包括具有第一值的至少三个连续比特的第一部分和连续于所述第一部分的第二部分，该第二部分具有第二值的比特以用于提供所述帧的所述报头部分中的转换。

9.根据权利要求8所述的方法，其中所述第一部分和所述第二部分包括用于第一序列比特和第二序列比特，所述第一序列比特用于表示所述帧的第一值的数据比特，所述第二序列比特用于表示第二值的数据比特。

10.一种装置，该装置包括：

第一集成电路管芯，包括：

用于接收来自多个信道的信息的接口；

编码器电路，用于将来自所述多个输入信道的信息合并至合并信道数据中；

用于接收所述合并信道数据的隔离通信信道；

整合至所述隔离通信信道的第二集成电路管芯，并且包括：

解码器电路，用于解码通过所述隔离信道传送的所述合并信道数据；以及

输出电路，用于将所解码的合并信道数据供应至对应于所述多个输入信道的各自的输出信道。

11.根据权利要求10所述的装置，其中所述隔离通信信道包括至少一个电容器。

12.根据权利要求10所述的装置，其中所述分离通信信道包括变压器。

13.根据权利要求10所述的装置，该装置还包括：

控制逻辑，用于检测关联于所述隔离通信信道的错误条件；以及

其中所述控制逻辑被配置成响应于检测到所述错误条件使得各自的缺省值被供应至所述各自的输出信道。

14.根据权利要求10所述的装置，其中所述合并信道数据被形成至帧中，该帧包括报头和多个数据比特，其中所述报头包括具有第一值的至少三个相继比特的第一部分和第二部分，该第二部分包括具有第二值的比特以提供所述报头的所述第一部分和所述报头的所述第二部分之间的邻近比特的转换。

15.根据权利要求14所述的装置，其中所述报头包括所述第一部分和所述第二部分中第一序列比特或所述第一部分和所述第二部分中的第二序列比特，所述第一序列比特用于表示所述帧中的第一值的所述数据比特中的一个数据比特，所述第二序列比特用于表示所述帧中第二值的所述数据比特的一个数据比特。

16.根据权利要求10所述的装置，其中所述第二集成电路管芯进一步被配置成：

解码所述合并信道数据中的边缘位置恢复信息，该边缘位置恢复信息指示由于所述合并信道数据中对应于所述输入信道中的一个输入信道的数据比特被转换所消耗的时间量；以及

将关联于所述边缘位置恢复信息的所述数据比特输出至对应于所述输入信道的所述一个输入信道的输出信道中的一个输出信道，该数据比特具有根据所述边缘位置恢复信息确定的延时。

17.根据权利要求10所述的装置，其中所述第一集成电路管芯还包括：

边缘位置编码电路，用于检测输入信道的转换并用于生成有关于所述转换的边缘位置恢复信息。

18.根据权利要求10所述的装置，其中所述第一集成电路管芯被配置成在所述通信信道上连续地传送帧。

19.根据权利要求10所述的装置，其中所述第一集成电路管芯被耦合以接收时钟输入信号并被配置成在所述隔离通信信道上与所述时钟信号同步地传送所述合并信道数据。

20.一种封装集成电路，该封装集成电路包括：

输出集成电路管芯，包括，

耦合至隔离通信信道的接收机电路；

解码器和控制逻辑，被耦合至所述接收机电路以解码从所述隔离通信信道接收的合并信道数据并将数据供应至多个输出信道，其中所述解码器和控制逻辑进一步被配置成检测关联于所述合并信道数据的错误条件；以及

其中所述解码器和控制逻辑被配置成响应于检测到所述错误条件使得各自的缺省值被供应至所述各自的输出信道并被配置成响应于所述合并信道数据的理想解码将解码的合并信道数据供应至各自的输出信道。

21.根据权利要求20所述的封装集成电路，该封装集成电路还包括输入集成电路管芯，该输入集成电路管芯包括，

用于接收来自多个信道的信息的接口；

编码器电路，用于将来自所述多个输入信道的信息合并至所述合并信道数据；以及

传送电路，用于将所述合并信道数据传送至所述隔离通信信道。

22.根据权利要求21所述的封装集成电路，其中所述错误条件关联于所述输入集成电路管芯上的电力损失。

23.一种装置，该装置包括：

第一集成电路，包括被配置成将来自多个信道的数据串行化至用于通过隔离链路传输的帧中的电路，所述帧包括具有多个序列比特的报头，该所述多个序列比特具有包括第一值的第一多个序列比特和具有包括第二值的所述序列比特的最后比特，以在所述最后比特和所述报头中的邻近最后比特的比特之间提供所述报头中的转换；以及

第二集成电路，被耦合至所述第一集成电路以接收所述帧，并且所述第二集成电路包括解码器电路，该解码器电路用于使用所述报头中的转换作为解码所述帧中的数据比特的同步点，来解码所述帧。

24.根据权利要求23所述的装置，其中所述序列比特中的所述第一多个比特被编码以具有所述第一值和所述最后比特处于所述第二值，以指示当所述帧中的所述数据比特中的所述一个数据比特处于所述第二值时所述帧中的第一值的所述数据比特的一个数据比特和所述序列比特的所述第一多个比特处于第二值并且所述最后比特处于第一值。