CN104111694A - 基于数据总线的分布式运动控制系统的时钟同步校准方法 - Google Patents
基于数据总线的分布式运动控制系统的时钟同步校准方法 Download PDFInfo
- Publication number
- CN104111694A CN104111694A CN201410272641.2A CN201410272641A CN104111694A CN 104111694 A CN104111694 A CN 104111694A CN 201410272641 A CN201410272641 A CN 201410272641A CN 104111694 A CN104111694 A CN 104111694A
- Authority
- CN
- China
- Prior art keywords
- bus
- address
- data
- motion control
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Numerical Control (AREA)
Abstract
本发明公开了一种基于数据总线的分布式运动控制系统的时钟同步校准方法,包括如下步骤:1)按照预设的伺服周期,在每个伺服周期开始阶段,总线控制卡产生地址序列,其中,地址序列的第一个地址为特殊地址;2)运动控制卡接收地址序列,然后将其中的地址信号与存有的数据进行比对,当进行比对的地址信号与特殊地址匹配单元存有的数据相同时,对应的运动控制卡发出一个中断信号,从而开始新的伺服周期的计算,否则,继续当前的伺服周期计算。本发明的方法提高了运动控制系统的性能稳定性,系统内所有板卡能够在每个伺服周期开始时进行自动校准,可以保证各块单独的运动控制卡能够长时间与整系统保持时钟一致性和各块运动控制卡的运行同步性。
Description
技术领域
本发明涉及一种时钟同步校准方法,更具体地,涉及一种基于数据总线的分布式运动控制系统的时钟同步校准方法。
背景技术
对于大型制造装备的运动控制系统,往往需要对十几甚至几十根轴进行多轴控制,多轴控制需要有多个运动控制卡进行运动信号处理,每块运动控制卡有着单独的处理器(CPU),也就是说,可以将大型制造装备的运动控制系统视为一个由多个独立子系统组合而成的整系统。
这些控制卡挂接于诸如VME底板上。VME(VersaModule Eurocard)总线是一种通用的计算机总线,结合了Motorola公司Versa总线的电气标准和在欧洲建立的Eurocard标准的机械形状因子,是一种开放式架构。它定义了一个在紧密耦合(closely coupled)硬件构架中可进行互连数据处理、数据存储和连接外围控制器件的系统。VME的P1口为标准口,P2口可供用户自定义开发协议。P2口自定义有地址线,数据线以及使能线来控制数据在板卡间交互。P2总线为一块总线控制卡进行控制,总线控制卡根据设定好的排布,依次发送地址序列至P2口地址总线,各板卡根据接收到的地址进行数据发送(接收)来进行系统内各板卡间数据交互。
整机工作中,系统内各单独子系统需精密同步运行,即各块处理器(CPU)伺服周期开始时间需要严格一致,然而,由于各块运动控制卡内的时钟系统是相互独立的,导致各子系统处在不同的时钟域,而这些频率近似相等的时钟系统晶振存在相位偏差及频率的微小差异,在长时间的工作过程中,时钟系统内晶振频率微小差异会随时间的累积且造成子系统之间伺服周期开始时刻存在差异,从而造成系统同步性遭破坏。
发明内容
本发明针对现有技术的不足,旨在提供一种基于数据总线的分布式运动控制系统的时钟同步校准方法,通过系统主控制卡内的基准时钟对子系统时钟实时修正、实现多处理器控制系统在长时间运行过程中各子系统时钟能够实时同步,保证系统长时间运行时伺服周期开始时刻一致性,以保证整机系统在长时间运行过程中各块运动控制卡伺服周期开始时间与总线控制卡保持一致和同步,从而解决现有技术中安装有多块运动控制卡的系统在运行过程中同步性失效问题。
为实现上述目的,本发明公开了一种基于数据总线的分布式运动控制系统的时钟同步校准方法,所述分布式运动控制系统包括总线控制卡、一个以上的运动控制卡,数据总线板和设置在数据总线板上的数据总线,所述数据总线板与总线控制卡以及一个以上的运动控制卡通过数据总线相连;
所述一个以上的运动控制卡均设置有特殊地址匹配单元,所述特殊地址匹配单元存有与特殊地址相同的数据;
所述时钟同步校准方法包括如下步骤:
1)按照预设的伺服周期,在每个伺服周期开始阶段,总线控制卡产生地址序列,其中,地址序列的第一个地址为特殊地址;
2)所述一个以上的运动控制卡通过数据总线接收总线控制卡产生的地址序列,然后将地址序列中的地址信号与特殊地址匹配单元存有的数据进行比对,当进行比对的地址信号与特殊地址匹配单元存有的数据相同时,所述一个以上的运动控制卡发出一个中断信号,从而开始新的伺服周期的计算,否则,继续当前的伺服周期计算。
作为本发明的进一步优选方案,所述数据总线为VME—P2总线,以及所述数据总线板VME底板。
作为本发明的进一步优选方案,所述VME—P2总线的P2接口包括地址线,数据线以及使能线,用于实现数据在VME底板与一个以上的运动控制卡以及总线控制卡之间的数据交互。
作为本发明的进一步优选方案,所述总线控制卡为系统主控卡,用于控制数据在VME—P2总线上的调度,总线控制卡中设置有P2总线主控制器,P2总线主控制器与VME底板通过VME—P2总线相连。
作为本发明的进一步优选方案,所述一个以上运动控制卡均设置有一个P2总线从控制器,以及一个数字信号处理器,所述P2总线从控制器与数字信号处理器相连,P2总线从控制器与VME底板通过VME—P2总线相连。
作为本发明的进一步优选方案,所述P2总线从控制器包括所述特殊地址匹配单元。
作为本发明的进一步优选方案,所述步骤2)具体为:
所述一个以上的运动控制卡通过数据总线接收总线控制卡产生的地址序列,然后将地址序列中的地址信号与特殊地址匹配单元存有的数据进行比对,当进行比对的地址信号与特殊地址匹配单元存有的数据相同时,即接收到与特殊地址匹配单元中存储的数据相匹配的特殊地址后,所述一个以上的运动控制卡中的特殊地址匹配单元发出一个INT取整函数类型的中断信号给数字信号处理器,从而开始新的伺服周期的计算,否则,继续当前的伺服周期计算。
按照本发明提出的基于数据总线的分布式运动控制系统的时钟同步校准方法,具有如下技术效果:
保证了系统内所有子板卡长时间运行时伺服周期开始的一致性及同步性,提高了运动控制系统的性能稳定性,通过该机制,系统内所有板卡能够在每个伺服周期开始时进行自动校准,保证各块单独的运动控制卡能够长时间与整系统保持时钟一致性,保持系统内各块运动控制卡的运行同步性,因此,该方法适用于在对伺服周期有较高要求的多运动控制卡系统。
附图说明
图1为按照本发明实施例的基于VME—P2总线的分布式运动控制系统的框架结构图;
图2是为按照本发明实施例的总线控制卡内的P2总线控制器按照伺服周期顺序轮询发送地址序列的示意图;
图3是为按照本发明实施例的运动控制卡内的P2总线从控制器的特殊地址匹配单元的框架结构示意图;
图4是为按照本发明实施例的多个运动控制卡根据总线控制卡产生的地址序列中的特殊地址信号后通过发出中断信号开始新的伺服周期的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
图1为按照本发明实施例的基于VME—P2总线的分布式运动控制系统的框架结构图。
如图1所示,所述基于VME—P2总线的分布式运动控制系统,包括一个总线控制卡和多个运动控制卡,所述总线控制卡为整系统主控卡,用于控制数据在VME—P2总线上的调度,总线控制卡中设置有P2总线主控制器。所述运动控制卡设置有一个P2总线从控制器或者SDB从控制器,以及一个DSP,其中,SDB中文表述为系统数据线,DSP是digital signal processor的简称,即数字信号处理器,所述DSP(数字信号处理器)与P2总线从控制器或者SDB(系统数据线)从控制器相连。
所述基于VME—P2总线的分布式运动控制系统还包括VME底板,以及设置在VME底板上的VME—P2总线,所述VME底板上的VME—P2总线与总线控制卡的P2总线主控制器和多个运动控制卡的P2总线从控制器或者SDB(系统数据线)从控制器均相连。
P2总线从控制器和SDB(系统数据线)从控制器表述的为同一部件,以下简称P2总线从控制器。
例如本实施例中VME—P2总线上的P2口预先设置有11根地址线与32根数据线,以及一根地址使能线和一根数据使能线,所述地址线,数据线以及使能线用于实现数据在板卡间交互(VME底板与多个运动控制卡以及总线控制卡)。其中,11根地址线用于根据用户需求,按伺服周期轮回向所有板卡(VME底板与多个运动控制卡以及总线控制卡)发送已设置的地址序列,所有板卡(VME底板与多个运动控制卡以及总线控制卡)根据接收到的地址序列进行数据交互。
图2是为按照本发明实施例的总线控制卡内的P2总线控制器按照伺服周期顺序轮询发送地址序列的示意图。
如图2所示,每个伺服周期开始后,首先由总线控制卡的P2总线主控制器往VME—P2总线的地址线中的地址总线发送地址序列,地址序列的第一个地址为特殊地址,该地址具有唯一性,应用于伺服周期开始时头地址,不作为数据交互地址使用。
图3是为按照本发明实施例的运动控制卡内的P2总线从控制器的特殊地址匹配单元的框架结构示意图。
如图3所示,每个运动控制卡的P2总线从控制器中都设置有一个特殊地址匹配单元,特殊地址匹配单元内存有与特殊地址相同的数据。当地址信号出现伺服周期头地址时,即当运动控制卡接收到与特殊地址匹配单元中存储的数据相匹配的特殊地址后,特殊地址匹配单元发送出一个INT类型的中断信号给DSP(数字信号处理器),运动控制卡中的DSP(数字信号处理器)根据该INT类型的中断信号重新开始一个新的伺服周期。其中,INT作为常用函数中的向下取整函数,常用来取一个数中的整数部分。
例如,本实施例中设定伺服周期第一个地址为0x000,假设地址线中的地址总线出现0x000,即与特殊地址匹配单元内地址相同,则运动控制卡中特殊地址匹配单元发出一个INT中断指令信号,表明新的伺服周期开始。挂接于VME—P2总线上的所有子板卡(多个运动控制卡)不管处于何种状态,都同时开启新的伺服周期。根据该设计,可人为设定地址序列中的特殊地址在伺服周期出现的时间,所有挂接于VME—P2总线的子板卡(多个运动控制卡)根据伺服周期起始地址(特殊地址)进行时间校准,使得系统整体能够在较长时间内始终保持同步运行。
图4是为按照本发明实施例的多个运动控制卡根据总线控制卡产生的地址序列中的特殊地址信号后通过发出中断信号开始新的伺服周期的示意图。
本方案的优点是,每个伺服周期开始时通过特殊地址来进行时钟校准,能够让系统中各块运动控制卡伺服周期开始时间与总线控制卡的伺服周期开始时间严格保持一致,各个运动控制卡伺服周期时间差仅为地址信号在导线内传输需要的时间差。该设计能够让机箱内整个系统伺服周期处于总线控制卡控制中,每个伺服周期开始时都能对系统内所有运动控制卡系统时钟进行校正,故使得系统中所有运动控制卡系统长时间同步工作。
以上对本发明的实施例进行了具体的说明,但本发明并不局限于实施例,熟悉本领域的技术人员在不违背本发明创造思维的前提下还可以作出各种等同的变形或替换。这些等同的变形或替换均包含在本发明所限定的范围内。
Claims (7)
1.一种基于数据总线的分布式运动控制系统的时钟同步校准方法,其中,所述分布式运动控制系统包括总线控制卡、一个以上的运动控制卡、数据总线板和设置在所述数据总线板上的数据总线,所述数据总线板与总线控制卡以及运动控制卡通过数据总线相连;所述运动控制卡均设置有特殊地址匹配单元,该特殊地址匹配单元存有与特殊地址相同的数据;
其特征在于,所述时钟同步校准方法包括如下步骤:
1)按照预设的伺服周期,在每个伺服周期开始阶段,所述总线控制卡产生地址序列,其中,地址序列的第一个地址为特殊地址;
2)所述运动控制卡通过数据总线接收总线控制卡产生的地址序列,然后将地址序列中的地址信号与其中的特殊地址匹配单元存有的数据进行比对,当进行比对的地址信号与特殊地址匹配单元存有的数据相同时,所述对应的运动控制卡发出一个中断信号,从而开始新的伺服周期的计算,否则,继续当前的伺服周期计算。
2.根据权利要求1所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述数据总线为VME—P2总线,所述数据总线板为VME底板。
3.根据权利要求2所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述VME—P2总线的P2接口包括地址线,数据线以及使能线,用于实现数据在VME底板与上述一个以上的运动控制卡以及总线控制卡之间的数据交互。
4.根据权利要求2或3所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述总线控制卡为系统主控卡,用于控制数据在VME—P2总线上的调度,总线控制卡中设置有P2总线主控制器,P2总线主控制器与VME底板通过VME—P2总线相连。
5.根据权利要求2或3所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述各运动控制卡均设置有一个P2总线从控制器,以及一个数字信号处理器,所述P2总线从控制器与数字信号处理器相连,并与VME底板通过VME—P2总线相连。
6.根据权利要求5所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述特殊地址匹配单元设置在所述P2总线从控制器中。
7.根据权利要求1-6中任一项所述的基于数据总线的分布式运动控制系统的时钟同步校准方法,其特征在于,所述步骤2)中,当进行比对的地址信号与特殊地址匹配单元存有的数据相同时,即接收到与特殊地址匹配单元中存储的数据相匹配的特殊地址后,所述特殊地址匹配单元发出一个INT取整函数类型的中断信号给数字信号处理器,从而开始新的伺服周期的计算,否则,继续当前的伺服周期计算。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410272641.2A CN104111694A (zh) | 2014-06-18 | 2014-06-18 | 基于数据总线的分布式运动控制系统的时钟同步校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410272641.2A CN104111694A (zh) | 2014-06-18 | 2014-06-18 | 基于数据总线的分布式运动控制系统的时钟同步校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104111694A true CN104111694A (zh) | 2014-10-22 |
Family
ID=51708522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410272641.2A Pending CN104111694A (zh) | 2014-06-18 | 2014-06-18 | 基于数据总线的分布式运动控制系统的时钟同步校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104111694A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111382106A (zh) * | 2018-12-28 | 2020-07-07 | 上海微电子装备(集团)股份有限公司 | 同步数据总线及工件台和掩模台同步控制的数据传输系统 |
CN113983924A (zh) * | 2021-10-27 | 2022-01-28 | 北京航天巨恒系统集成技术有限公司 | 一种多轴激光干涉仪的坐标解算系统、方法及装置 |
CN113983925A (zh) * | 2021-10-27 | 2022-01-28 | 北京航天巨恒系统集成技术有限公司 | 一种多轴激光干涉仪的坐标解算系统、方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999016A (zh) * | 2011-09-19 | 2013-03-27 | 上海微电子装备有限公司 | 一种多轴同步运动控制系统及其控制方法 |
CN202995430U (zh) * | 2012-12-18 | 2013-06-12 | 北京元茂兴控制设备技术有限责任公司 | 一种使多个独立式运动控制器同步工作的系统 |
-
2014
- 2014-06-18 CN CN201410272641.2A patent/CN104111694A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999016A (zh) * | 2011-09-19 | 2013-03-27 | 上海微电子装备有限公司 | 一种多轴同步运动控制系统及其控制方法 |
CN202995430U (zh) * | 2012-12-18 | 2013-06-12 | 北京元茂兴控制设备技术有限责任公司 | 一种使多个独立式运动控制器同步工作的系统 |
Non-Patent Citations (1)
Title |
---|
周柔刚,程鑫,等: "总线式并行计算构架及数据精密同步机制设计", 《华中科技大学学报(自然科学版)》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111382106A (zh) * | 2018-12-28 | 2020-07-07 | 上海微电子装备(集团)股份有限公司 | 同步数据总线及工件台和掩模台同步控制的数据传输系统 |
CN111382106B (zh) * | 2018-12-28 | 2021-08-06 | 上海微电子装备(集团)股份有限公司 | 同步数据总线及工件台和掩模台同步控制的数据传输系统 |
CN113983924A (zh) * | 2021-10-27 | 2022-01-28 | 北京航天巨恒系统集成技术有限公司 | 一种多轴激光干涉仪的坐标解算系统、方法及装置 |
CN113983925A (zh) * | 2021-10-27 | 2022-01-28 | 北京航天巨恒系统集成技术有限公司 | 一种多轴激光干涉仪的坐标解算系统、方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103634092B (zh) | Cpu集群中的高精度定时器 | |
US20130254584A1 (en) | Sequencer system and control method therefor | |
US7778814B2 (en) | Method and device for simulating an automation system | |
US5661700A (en) | Synchronizable local clock for industrial controller system | |
CN107465474B (zh) | 数控系统总线设备的时间同步系统及方法 | |
CN104111694A (zh) | 基于数据总线的分布式运动控制系统的时钟同步校准方法 | |
CN104077671A (zh) | 一种同步库存信息的方法和系统 | |
EP3444975A1 (en) | Method and apparatus for calibrating tdma time slot synchronization between master and slave machines | |
CN107947888B (zh) | 一种基于网络通信的任务级同步方法 | |
CN102916921A (zh) | 一种载波同步方法、装置及系统 | |
US20160313782A1 (en) | Method and system of sharing a pin of a chip | |
US20140281036A1 (en) | Synchronizing Scheduler Interrupts Across Multiple Computing Nodes | |
CN109660391B (zh) | 一种池化服务器系统固件升级方法、系统及相关装置 | |
CN109194432B (zh) | 一种kvm下多虚拟机时间同步系统 | |
CN110377106A (zh) | 一种时统卡虚拟化方法、系统及介质 | |
CN105955910A (zh) | 一种面向飞腾高密度服务器系统的授时方法 | |
CN113711511B (zh) | 支持多时间同步协议的工业设备 | |
CN108401454B (zh) | 事务调度方法、处理器、分布式系统和无人机 | |
CN115528739A (zh) | 单相逆变器并机同步方法及系统、单相逆变器及存储介质 | |
CN110377023B (zh) | 一种实现装置同步运动的方法和系统 | |
CN109660310B (zh) | 一种时钟同步的方法、装置、计算设备及计算机存储介质 | |
CN109873576B (zh) | 一种分布式电机同步控制方法及装置 | |
CA3014595C (en) | Method and apparatus for tdma slot synchronization and calibration of master and slave | |
JP2007249518A (ja) | データ処理装置とその同期方法 | |
CN113204516A (zh) | 处理器时间同步的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141022 |
|
WD01 | Invention patent application deemed withdrawn after publication |