CN104103225B - 一种消除残像的装置、显示装置及消除残像的方法 - Google Patents

一种消除残像的装置、显示装置及消除残像的方法 Download PDF

Info

Publication number
CN104103225B
CN104103225B CN201310113009.9A CN201310113009A CN104103225B CN 104103225 B CN104103225 B CN 104103225B CN 201310113009 A CN201310113009 A CN 201310113009A CN 104103225 B CN104103225 B CN 104103225B
Authority
CN
China
Prior art keywords
grid
voltage
switch
switching transistor
modulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310113009.9A
Other languages
English (en)
Other versions
CN104103225A (zh
Inventor
张郑欣
徐帅
郑义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310113009.9A priority Critical patent/CN104103225B/zh
Priority to PCT/CN2013/079072 priority patent/WO2014161241A1/zh
Priority to JP2016505677A priority patent/JP6139777B2/ja
Priority to US14/365,874 priority patent/US9318037B2/en
Priority to EP13859609.3A priority patent/EP2983166B8/en
Priority to KR1020147018772A priority patent/KR101580758B1/ko
Publication of CN104103225A publication Critical patent/CN104103225A/zh
Application granted granted Critical
Publication of CN104103225B publication Critical patent/CN104103225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明一种消除残像的装置,包括多级栅电路和栅极驱动模块,所述多级栅电路用于根据使能信号输出调制后的栅极开启电压;所述栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线。本发明不需要在面板端进行工艺变更,消除残像所需的时间短,并且由于栅极信号及其下降时间是可控的,因此消除残像的效果可控,灵活性好。

Description

一种消除残像的装置、显示装置及消除残像的方法
技术领域
本发明涉及手机显示领域,具体涉及一种消除残像的装置、显示装置及消除残像的方法。
背景技术
目前,为了实现窄边框,视频图形阵列(Half-size Video Graphics Array,HVGA)产品普遍采用双层布线设计,如图1所示,由于G1,G3,G5,G7,G9等栅极信号线采用栅极层金属传输,G2,G4,G6,G8等栅极信号线采用源漏极金属传输,但是进行双层布线时所涉及的两层金属之间电阻差异较大,且由于成膜均一性差异等因素的影响,两层金属中的栅极层与源漏极层的栅极信号延时差异较大,尤其是远离集成电路的面板后端,这种栅极信号的延时会影响馈通电压ΔVp,从而影响像素电压进而产生差异,导致在灰阶画面下出现明暗相间的残像。针对该问题,目前只能通过面板端进行工艺变更,但变更验证周期长,并且工艺的变更还可能加剧上述问题。
发明内容
有鉴于此,本发明的主要目的在于提供一种消除残像的装置、显示装置及消除残像的方法,不需要在面板端进行工艺变更,消除残像所需的时间短;并且,由于栅极信号及其下降时间是可控的,因此消除残像的效果可控,灵活性好。
为达到上述目的,本发明的技术方案是这样实现的:
一种消除残像的装置,包括多级栅电路和栅极驱动模块,所述多级栅电路用于根据使能信号输出调制后的栅极开启电压;
所述栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线。
优选地,所述栅极驱动模块包括开关模块和多个栅极信号生成模块,其中,
所述开关模块连接所述多级栅电路输出端和未经调制的栅极开启电压,所述开关模块用于选择输出经所述多级栅电路调制后的栅极开启电压和未经调制的栅极开启电压;
所述多个栅极信号生成模块分别与所述开关模块连接,所述栅极信号生成模块用于将开关模块选择输出的栅极开启电压提供给位于不同层的栅极线。
一种显示装置,包括如上述的消除残像的装置。
一种消除残像的方法,包括:
多级栅电路根据使能信号输出调制后的栅极开启电压;
栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线。
本发明提供的一种消除残像的装置、显示装置及消除残像方法,不需要在面板端进行工艺变更,消除残像所需的时间短,并且,由于栅极信号及其下降时间是可控的,因此消除残像的效果可控,灵活性好。
附图说明
图1为本发明实施例中采用双边驱动的栅极信号输出示意图;
图2为本发明消除残像的装置示意图;
图3为本发明实施例的多级栅(Multi-level Gate,MLG)电路结构图;
图4为本发明实施例的消除残像的装置示意图;
图5为本发明实施例中进行栅极信号延时调制所产生的波形示意图;
图6a至图6c为现有技术的栅极信号输出波形与本发明实施例的栅极信号输出波形的示意图;
图7为本发明一实施例消除残像的流程图;
图8为本发明另一实施例消除残像的波形示意图;
图9为本发明实施例消除残像的流程简图。
附图标记说明:
1、多级栅电路;2、栅极驱动模块;21、开关模块;22、栅极信号生成模块。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了解决双层布线导致灰阶画面下出现明暗相间的残像的问题,本发明实施例提供一种消除残像的装置,如图2所示,包括多级栅电路1和栅极驱动模块2,所述MLG电路1用于根据使能信号输出调制后的栅极开启电压;所述栅极驱动模块2接收所述MLG电路1输出的经调制后的栅极开启电压,提供给位于不同层的栅极线。
具体地,所述栅极驱动模块2包括开关模块21和多个栅极信号生成模块22,其中,
所述开关模块21连接多级栅电路输出端和未经调制的栅极开启电压,所述开关模块21用于选择输出经所述多级栅电路1调制后的栅极开启电压或未经调制的栅极开启电压;
所述多个栅极信号生成模块22分别与所述开关模块21连接,所述多个栅极信号生成模块22用于将开关模块21选择输出的栅极信号提供给位于不同层的栅极线。
本发明实施例提供的消除残像的装置可以采用栅极信号调制,以改变不同层所加载的栅极信号的下降时间,即控制不同层所加载的栅极信号的下降时间,从而实现不同层所加载的栅极信号输出本身存在时延差异,并且该时延差异是可调的,本发明中消除残像的问题不限于上述明暗相间的条纹,也可以是其它利用本发明所述装置消除的残像。
具体地,如图3所示,所述MLG电路1包括第一开关晶体管Q1、第二开关晶体管Q2、第三开关晶体管Q3、第四开关晶体管Q4、第一电阻R1、第二电阻R2和第三电阻R3;其中,
所述第一开关晶体管Q1的栅极接收使能信号OE,所述第一开关晶体管Q1的漏极与所述第二开关晶体管Q2的栅极相连;
所述第一电阻R1串联于电源电压VDD与所述第一开关晶体管Q1的漏极之间,所述第一电阻R1作用为当Q1导通时,避免电源直接与地相连;
所述第二开关晶体管Q2的漏极与所述第三开关晶体管Q3的栅极相连;
所述第三开关晶体管Q3的漏极与第二栅极开启电压VON2相连;
所述第四开关晶体管Q4的栅极与第一栅极开启电压VON1的分压相连,所述第四开关晶体管Q4的漏极与第一栅极开启电压VON1相连,所述第三开关晶体管Q3的源极与所述第四开关晶体管Q4源极的连接点作为多级栅电路的输出;
所述第二电阻R2串联于所述第一栅极开启电压VON1和所述第四开关晶体管Q4的栅极之间,所述第二电阻R2的作用是决定并调整Q4栅极的偏置电压,若没有R2,则就不能使Q4截止;
所述第三电阻R3串联于所述第四开关晶体管Q4的栅极与所述第二开关晶体管Q2的漏极之间,所述第三电阻R3的作用是使Q4的偏置电压小于VON1,Q4管导通时不需要那么大的电压。
其中,第一栅极开启电压VON1为未经调制的栅极开启电压,即为正常的栅极开启电压,第二栅极开启电压VON2小于所述第一栅极开启电压VON1,具体可根据栅极信号下降时间的需求设置VON1与VON2之间的差值。可选地,可以在第一栅极开启电压VON1输入端和第二栅极开启电压VON2输入端与地之间设置一电容C,起到降噪滤波的作用,消除输入电压中的交流信号对电路的影响,图3中只在第一栅极开启电压输入端增加一电容C。
具体地,如图4所示,开关模块2包括第一开关K1、第二开关K2、第三开关K3、第四开关K4,所述多个栅极信号生成模块3包括第一栅极信号生成模块GM1和第二栅极信号生成模块GM2;其中,
所述第一开关K1连接于MLG电路输出端与所述第一栅极信号生成模块GM1之间;
所述第二开关K2连接于未经调制的第一栅极开启电压VON1与第一栅极信号生成模块GM1之间;
第三开关K3连接于MLG电路输出端与第二栅极信号生成模块GM2之间;
第四开关K4连接于未经调制的第一栅极开启电压VON1与第二栅极信号生成模块GM2之间。
其中,栅极信号生成模块包括多条栅极线,且所述第一栅极信号生成模块GM1与所述第二栅极信号生成模块GM2的栅极线位于不同的金属层。
按照图1双层布线的方式,G1,G3,G5,G7,G9等采用栅极层金属传输的栅极信号线作为第一栅极信号生成模块GM1,G2,G4,G6,G8等采用源漏极金属传输的栅极信号线作为第二栅极信号生成模块GM2,不同的栅极信号生成模块位于不同的金属层。
下面结合图3、图4和图5介绍对栅极信号的下降时间进行调制的方法,可以应用如图3所示的MLG电路根据使能信号OE调制输出不同的栅极开启电压,以对输出的栅极信号的下降时间进行调制。如图3中,所述第一开关晶体管Q1、第二开关管Q2和所述第三开关晶体管Q3为N-mos管,所述第四开关晶体管Q4为P-mos管。
当输出使能信号OE为高电平时,第一开关晶体管Q1的栅极为高电平,第一开关晶体管Q1导通,则第二开关晶体管Q2的栅极为低电平,第二开关晶体管Q2截止,则第二开关晶体管Q2的漏极为高电平;第三开关晶体管为N-mos管,第三开关晶体管Q3栅极接第一栅极开启电压VON1,由于VON1通过第二电阻R2连接第三开关晶体管Q3栅极,无电流,所以第二电阻R2电阻无压降,源极接第二栅极开启电压VON2,由于VON1>VON2,Vgs=VON1-VON2>0,则第三开关晶体管Q3导通;第四开关晶体管Q4为P-mos管,第四开关晶体管Q4的栅极与第四开关晶体管Q4的源极电压都为第一栅极开启电压VON1,由于第二电阻R2无压降,Vgs=0,第四开关晶体管Q4截止,MLG电路输出VON2。
当OE为低电平时,第一开关晶体管Q1的栅极为低电平,第一开关晶体管Q1截止,则第二开关晶体管Q2的栅极为高电平,第二开关晶体管Q2导通,第二开关晶体管Q2的漏极为低电平;第三开关晶体管Q3为N-mos管,第三开关晶体管栅极接地,Vgs<0,第一栅极开启电压VON1通过第二电阻R2和第三电阻R3分压接地则第三开关晶体管截止;第四开关晶体管为P-mos管,Vgs<0,第四开关晶体管导通,MLG电路输出VON1。
通过MLG电路可实现多个栅极开启电压的输出,通过VON2电压大小的选择可以调节栅极开启电压下降的程度,通过调节OE信号占空比可以调节栅极开启电压下降的时间,当OE为低电平时,多级栅电路输出为VON1;当OE为高电平时,多级栅电路输出为VON2,VON1>VON2,实现了栅极信号的调制。
将正常输出的栅极开启电压VON1、随OE调制的栅极开启电压输出多级栅电路和栅极关断信号VOFF提供给栅极信号产生模块(第一栅极信号生成模块GM1或者第二栅极信号生成模块GM2),并通过开关控制是否加载多级栅信号来实现栅极信号的调制,从而控制不同层所加载的栅极信号的下降时间,从而实现不同层所加载的栅极信号输出本身存在的时延差异,其所产生的波形如图5所示。
图4中,由第一开关K1、第二开关K2、第三开关K3、第四开关K4组成开关模块21,开关模块21连接MLG电路输出端和第一栅极开启电压VON1,所述开关模块能够选择输出经所述多级栅电路调制后的栅极开启电压或未经调制的第一栅极开启电压VON1。
由图4可见,多个栅极信号生成模块22分别与所述开关模块21连接,所述栅极信号生成模块能够将开关模块21选择输出的栅极信号提供给位于不同层的栅极线。具体而言,第一栅极信号生成模块GM1可以用来生成栅极信号中G1,G3,G5,G7,G9等栅极信号,第二栅极信号生成模块GM2可以用来生成栅极信号中G2,G4,G6,G8等栅极信号。第一栅极信号生成模块GM1与第二栅极信号生成模块GM2均能够接收前端电路产生的多级栅输出信号、VON1和VOFF。
在传统的设计中,第一栅极信号生成模块GM1产生的栅极信号输出波形与第二栅极信号生成模块GM2产生的栅极信号输出波形相同,如图6a所示;在本发明中,第一栅极信号生成模块GM1产生的栅极信号输出波形与第二栅极信号生成模块GM2产生的栅极信号输出波形可以不同,如图6b所示,第一栅极信号生成模块GM1产生的G1、G3等栅极信号完成了调制,而第二栅极信号生成模块GM2产生的G2、G4等栅极信号则不变;或者,如图6c所示,第二栅极信号生成模块GM2产生的G2、G4等栅极信号完成了调制,而第一栅极信号生成模块GM1产生的G1、G3等栅极信号则不变。
图4中,若将第一开关K1、第三开关K3断开,第二开关K2、第四开关K4闭合,则第一栅极信号生成模块GM1和第二栅极信号生成模块GM2都只接收VON1及VOFF,这时G1~GN均输出相同的未经过调制的第一栅极开启电压VON1;
若将第二开关K2、第三开关K3断开,第一开关K1、第四开关K4闭合,则第一栅极信号生成模块GM1接收MLG输出信号和VOFF,而第二栅极信号生成模块GM2接收VON1和VOFF,这时第一栅极信号生成模块GM1产生的G1,G3,G5,G7,G9等栅极信号完成了调制,而第二栅极信号生成模块GM2产生的G2,G4,G6,G8等栅极信号仍是未经调制的;
同理,若第一开关K1、第四开关K4断开,第二开关K2、第三开关K3闭合,第一栅极信号生成模块GM1产生的信号是未经调制的第一栅极开启电压VON1,而第二栅极信号生成模块GM2产生的信号完成了调制。
在实际应用时,栅极层与源漏极层后端的栅极信号的时延是不确定的,有的是栅极层大于源漏极层,有的是栅极层小于源漏极层,且时延的大小差异程度也不确定。为了获知哪一层后端的栅极信号的时延大,可以通过检测后端信号波形得知,但在实际调试时只需要进行如图7所示的操作,先假设第一栅极信号生成模块GM1延时大于第二栅极信号生成模块GM2延时,将MLG输出信号加载至第二栅极信号生成模块GM2,将第一栅极开启电压VON1加载至第一栅极信号生成模块GM1,之后确认显示时的残像效果,如残像加重了,则可以确定第一栅极信号生成模块GM1延时大于第二栅极信号生成模块GM2延时,将MLG输出信号加载至第一栅极信号生成模块GM1,将第一栅极开启电压VON1加载至第二栅极信号生成模块GM2,之后确认显示时的残像效果,如果残像消除,可以结束栅极信号调制,如果残像仍存在但是变轻微了,则在这个基础上可以根据显示效果对使能信号OE的占空比进行微调;如果将MLG输出信号加载至第二栅极信号生成模块GM2,将第一栅极开启电压VON1加载至第一栅极信号生成模块GM1,之后确认显示时的残像效果,如残像减轻了,则可以确定第一栅极信号生成模块GM1延时小于第二栅极信号生成模块GM2延时,将MLG输出信号加载至第二栅极信号生成模块GM2,将第一栅极开启电压VON1加载至第一栅极信号生成模块GM1。
在通过调制使残像变轻微时,可以通过芯片对原始输出信号波形进行微调,以补偿面板走线造成的上述时延,比如:通过改变OE的占空比来调制第二栅极开启电压的宽度,从而对栅极信号的下降时间进行微调,如图8所示,OE信号控制栅极开启电压延迟时间为t1,OE’信号控制栅极开启电压延迟时间为t2,具体可以根据需求设置,栅极开启电压下降的程度也可根据需求设置。
需要说明的是,以上描述的是双层布线的情况,如果存在双层以上的多层布线的情况,那么具体的处理方式与上述的相应方式原理类似,区别仅在于需要应用多于两个的栅极信号生成模块并针对多于一层的栅极信号进行调制。
本发明实施例还提供一种消除残像的方法,包括:
多级栅电路根据使能信号输出调制后的栅极开启电压;
栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线。
具体地,栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线的方法包括:
由连接多级栅电路输出端和未经调制的栅极开启电压的开关模块选择输出经所述多级栅电路调制后的栅极开启电压或未经调制的栅极开启电压;
多个栅极信号生成模块将所述开关模块选择输出的栅极信号提供给位于不同层的栅极线。
具体应用到本发明解决的技术问题时,可以表示如图9所示的流程,该流程包括以下步骤:
针对布线中的不同层的栅极信号进行调制,改变不同层的栅极信号的下降时间;
控制不同层的栅极信号的下降时间,据此消除不同层的栅极信号输出的时延。
本发明还提供一种显示装置,包括上述的消除残像的装置,所述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述可见,本发明提供的消除残像的装置,显示装置及消除残像的方法,不需要在面板端进行工艺变更,消除残像所需的时间短,并且,由于栅极信号及其下降时间是可控的,因此消除残像的效果可控,灵活性好。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

Claims (7)

1.一种消除残像的装置,其特征在于,该装置包括多级栅电路和栅极驱动模块,
所述多级栅电路用于根据使能信号输出调制后的栅极开启电压;
所述栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线;
其中,所述栅极驱动模块包括开关模块和多个栅极信号生成模块,其中,
所述开关模块用于选择输出经所述多级栅电路调制后的栅极开启电压和未经调制的栅极开启电压;
所述多个栅极信号生成模块分别与所述开关模块连接,所述栅极信号生成模块用于将所述开关模块选择输出的栅极开启电压提供给位于不同层的栅极线。
2.根据权利要求1所述的装置,其特征在于,所述多级栅电路包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一电阻、第二电阻和第三电阻;其中,
所述第一开关晶体管的栅极接收使能信号,所述第一开关晶体管的漏极与所述第二开关晶体管的栅极相连;
所述第一电阻串联于电源电压与所述第一开关晶体管的漏极之间;
所述第二开关晶体管的漏极与所述第三开关晶体管的栅极相连;
所述第三开关晶体管的源极与第二栅极开启电压相连;
所述第四开关晶体管的栅极与第一栅极开启电压的分压相连,所述第四开关晶体管的源极与第一栅极开启电压相连,所述第三开关晶体管漏极与所述第四开关晶体管漏极的连接点作为所述多级栅电路的输出;
所述第二电阻串联于所述第一栅极开启电压和所述第四开关晶体管的栅极之间;
所述第三电阻串联于所述第四开关晶体管的栅极与所述第二开关晶体管的漏极之间。
3.根据权利要求2所述的装置,其特征在于,所述第一开关晶体管、所述第二开关晶体管与所述第三开关晶体管为N-mos管,所述第四开关晶体管为P-mos管。
4.根据权利要求1所述的装置,其特征在于,所述开关模块包括第一开关、第二开关、第三开关、第四开关,所述多个栅极信号生成模块包括第一栅极信号生成模块和第二栅极信号生成模块;其中,
所述第一开关连接于所述多级栅电路输出端与所述第一栅极信号生成模块之间;
所述第二开关连接于未经调制的栅极开启电压输入端与第一栅极信号生成模块之间;
第三开关连接于所述多级栅电路输出端与所述第二栅极信号生成模块之间;
第四开关连接于未经调制的栅极开启电压输入端与所述第二栅极信号生成模块之间。
5.根据权利要求4所述的装置,其特征在于,所述栅极信号生成模块包括多条栅极线,所述第一栅极信号生成模块与所述第二栅极信号生成模块的栅极线位于不同的金属层。
6.一种显示装置,其特征在于,该显示装置包括如权利要求1至5任一项所述的消除残像的装置。
7.一种消除残像的方法,其特征在于,该方法包括:
多级栅电路根据使能信号输出调制后的栅极开启电压;
栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线;
其中,所述栅极驱动模块接收所述多级栅电路输出的经调制后的栅极开启电压,提供给位于不同层的栅极线的方法具体包括:
由连接多级栅电路输出端和未经调制的栅极开启电压的开关模块选择输出经所述多级栅电路调制后的栅极开启电压或未经调制的栅极开启电压;
多个栅极信号生成模块将所述开关模块选择输出的栅极信号提供给位于不同层的栅极线。
CN201310113009.9A 2013-04-02 2013-04-02 一种消除残像的装置、显示装置及消除残像的方法 Active CN104103225B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310113009.9A CN104103225B (zh) 2013-04-02 一种消除残像的装置、显示装置及消除残像的方法
PCT/CN2013/079072 WO2014161241A1 (zh) 2013-04-02 2013-07-09 消除残像的装置、显示装置及消除残像的方法
JP2016505677A JP6139777B2 (ja) 2013-04-02 2013-07-09 残像除去装置、ディスプレイ及び残像除去方法
US14/365,874 US9318037B2 (en) 2013-04-02 2013-07-09 Apparatus for eliminating image sticking, display device and method for eliminating image sticking
EP13859609.3A EP2983166B8 (en) 2013-04-02 2013-07-09 Method and apparatus for eliminating imperfect image, and display device
KR1020147018772A KR101580758B1 (ko) 2013-04-02 2013-07-09 잔상 제거 장치, 디스플레이 디바이스, 잔상 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310113009.9A CN104103225B (zh) 2013-04-02 一种消除残像的装置、显示装置及消除残像的方法

Publications (2)

Publication Number Publication Date
CN104103225A CN104103225A (zh) 2014-10-15
CN104103225B true CN104103225B (zh) 2016-11-30

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117360A (ko) * 2006-06-08 2007-12-12 삼성전자주식회사 액정표시장치 및 그 구동방법
CN101334973A (zh) * 2007-06-25 2008-12-31 乐金显示有限公司 液晶显示器及其驱动方法
CN101561601A (zh) * 2008-04-14 2009-10-21 北京京东方光电科技有限公司 液晶显示器的驱动方法及驱动装置
CN102110405A (zh) * 2009-12-24 2011-06-29 乐金显示有限公司 显示装置及控制其栅极脉冲调制的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117360A (ko) * 2006-06-08 2007-12-12 삼성전자주식회사 액정표시장치 및 그 구동방법
CN101334973A (zh) * 2007-06-25 2008-12-31 乐金显示有限公司 液晶显示器及其驱动方法
CN101561601A (zh) * 2008-04-14 2009-10-21 北京京东方光电科技有限公司 液晶显示器的驱动方法及驱动装置
CN102110405A (zh) * 2009-12-24 2011-06-29 乐金显示有限公司 显示装置及控制其栅极脉冲调制的方法

Similar Documents

Publication Publication Date Title
CN105679242B (zh) 像素电路及其驱动方法
CN104795040B (zh) 用于显示装置的关机残影改善电路、阵列基板、显示装置
CN105185292B (zh) 栅极驱动电路及显示装置
CN104464667B (zh) Goa型显示面板及其驱动电路结构和驱动方法
CN105654913B (zh) 电压供给单元及具有电压供给单元的显示装置
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN108172157A (zh) 一种显示装置及其驱动方法
CN103996370A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN103761954B (zh) 显示面板与栅极驱动器
CN103198804B (zh) 一种液晶显示装置及其驱动方法
CN103941442B (zh) 显示面板及其驱动方法
CN105448261A (zh) 液晶显示器
TW201306012A (zh) 在雙態觸變共同電壓期間施加電壓至資料線
CN104517575A (zh) 移位寄存器及级传栅极驱动电路
CN104297969A (zh) 液晶显示面板及其放电方法和显示装置
CN104821146B (zh) 栅极驱动电路及其单元和一种显示装置
CN104616632B (zh) 一种防止下电残影的液晶显示驱动电路及驱动方法
CN105976751A (zh) 扫描驱动电路及具有该电路的平面显示装置
CN102770898B (zh) 液晶显示器的源极驱动器电路
CN109949759A (zh) 扫描信号补偿方法、扫描信号补偿电路及显示器
CN107274832A (zh) 驱动电路及显示装置
CN108288453A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN104700764B (zh) 多路分配器、源极驱动电路和显示器
CN103531143B (zh) 阵列基板及3d显示设备
CN104424903A (zh) 电压校准电路及其液晶显示设备

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant