CN104081670B - 在通信系统中发送/接收数据的装置和方法 - Google Patents

在通信系统中发送/接收数据的装置和方法 Download PDF

Info

Publication number
CN104081670B
CN104081670B CN201380007438.6A CN201380007438A CN104081670B CN 104081670 B CN104081670 B CN 104081670B CN 201380007438 A CN201380007438 A CN 201380007438A CN 104081670 B CN104081670 B CN 104081670B
Authority
CN
China
Prior art keywords
check bits
mask pattern
parity
parity check
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380007438.6A
Other languages
English (en)
Other versions
CN104081670A (zh
Inventor
郑鸿实
I.古铁雷斯
尹圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104081670A publication Critical patent/CN104081670A/zh
Application granted granted Critical
Publication of CN104081670B publication Critical patent/CN104081670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H04L1/008—Formats for control data where the control data relates to payload of a different packet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供在通信系统中用于产生在多个帧上发送或接收的奇偶校验比特序列的装置和方法。所述方法包括：对通过使用第一打孔图案编码输出的奇偶校验比特序列进行打孔，并且将使用第一打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；以及使用第二打孔图案，对通过使用第一打孔图案的打孔而被打孔的奇偶校验比特或者通过编码而输出的奇偶校验比特进行打孔，并且将使用第二打孔图案打孔之后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。

Description

在通信系统中发送/接收数据的装置和方法
技术领域
本发明通常涉及在通信系统中发送/接收数据的装置和方法，更具体地说，涉及在通信系统中产生用于数据发送/接收的奇偶校验比特的装置和方法。
背景技术
通常，在通信系统中，链路性能由于噪声、衰落、码间干扰(ISI)等会恶化。因此，需要发展用于克服这些问题的技术以便提高通信系统的链路性能。具体来说，这种技术的发展对于需要高数据吞吐量和高可靠性的，诸如下一代移动通信、数字广播和移动互联网的高速数字通信系统来说是特别重要的。
为克服这些问题所提出的一些技术可以包括纠错码。在通过有效恢复信息失真来提高通信可靠性的经典技术中使用纠错码。纠错码的实例包括Turbo码、低密度奇偶校验(LDPC)码等。
当在通信系统中使用纠错码发送信息时，发送设备典型地从与要发送的期望信息相对应的系统比特序列以及通过编码所获得的奇偶校验比特序列中确定或选择要发送的比特。通信系统的发送设备使用所确定的比特产生具有预设格式的帧，并且以所产生的帧为单位发送所期望的信息。
对于通信系统的这种发送设备，必须准备在多个帧上发送奇偶校验比特的技术，以便不仅获得附加的分集增益，而且最小化编码或解码所需的附加模块的数量。
具体地说，对于支持诸如第二代地面数字视频广播(DVB-T2)和DVB下一代手持(DVB-NGH)的广播服务的通信系统，已经提出除了所述被基本发送的奇偶校验比特序列之外还发送奇偶校验比特序列的技术，以获得附加的分集增益。
然而，必须优化用于产生被附加发送的奇偶校验比特序列的技术，以便在支持广播服务的通信系统中获得足够的分集增益。
发明内容
技术问题
因此，已经设计了本发明以解决至少以上提及的问题，并且提供至少以下所述的优点。
本发明的一方面提供在多个帧上发送奇偶校验比特的通信系统中用于产生被提供以获得附加分集增益的附加奇偶校验比特的数据发送装置和方法。
本发明的另一方面提供根据通过编码输出的奇偶校验比特序列产生一个第一奇偶校验比特序列(或者基本奇偶校验比特序列)和至少一个附加奇偶校验比特序列的数据发送装置和方法。
进一步，本发明的另一方面提供使用从发送设备接收的至少一个第一奇偶校验比特序列(或者基本奇偶校验比特序列)和至少一个附加奇偶校验比特序列来解码信息比特序列的数据接收装置和方法。
问题的解决
根据本发明的一个方面，提供在通信系统的发送设备中产生要在多个帧上发送的奇偶校验比特序列的方法。所述方法包括：通过使用第一打孔图案编码第一奇偶校验比特序列对第一奇偶校验比特序列进行打孔；将使用第一打孔图案对第一奇偶校验比特序列打孔后剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；使用第二打孔图案，对通过使用第一打孔图案打孔第一奇偶校验比特序列或者通过编码第一奇偶校验比特序列而被打孔的第二奇偶校验比特序列进行打孔；以及将用第二打孔图案打孔第二奇偶校验比特序列之后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。
根据本发明另一方面，提供在通信系统的发送设备中产生要在多个帧上发送的奇偶校验比特序列的装置。所述装置包括：基本奇偶校验产生器，通过使用第一打孔图案编码第一奇偶校验比特序列对第一奇偶校验比特序列进行打孔，并且将用第一打孔图案对第一奇偶校验比特序列打孔后剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；以及附加奇偶校验产生器，使用第二打孔图案，对通过使用第一打孔图案打孔第一奇偶校验比特序列或者通过编码第一奇偶校验比特序列而被打孔的第二奇偶校验比特序列进行打孔，并且将用第二打孔图案对第二奇偶校验比特序列打孔之后剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。
根据本发明的进一步的另一方面，提供在通信系统的接收设备中用于恢复在多个帧上发送的奇偶校验比特序列的方法。所述方法包括：从所接收的帧中提取第一基本奇偶校验比特序列和至少一个第一附加奇偶校验比特序列；通过使用第一掩膜图案将打孔的奇偶校验比特插入到所提取的第一基本奇偶校验比特序列来重建第二基本奇偶校验比特序列；以及通过使用第二掩膜图案将打孔的奇偶校验比特插入到所提取的至少一个第一附加奇偶校验比特序列来重建至少一个第二附加奇偶校验比特序列，其中，通过预设的掩膜图案来产生第一掩膜图案和次要掩膜图案，并且使用第一掩膜图案和次要掩膜图案来产生第二掩膜图案。
根据本发明的另一方面，提供在通信系统的接收设备中用于恢复在多个帧上发送的奇偶校验比特序列的装置。所述装置包括：帧分解器，从所接收的帧中提取第一基本奇偶校验比特序列和至少一个第一附加奇偶校验比特序列；以及奇偶校验重建单元，通过使用第一掩膜图案将打孔的奇偶校验比特插入到所提取的第一基本奇偶校验比特序列来重建第二基本奇偶校验比特序列，并且通过使用第二掩膜图案将打孔的奇偶校验比特插入到所提取的至少一个第一附加奇偶校验比特序列来重建至少一个第二附加奇偶校验比特序列，其中，通过预设的掩膜图案产生第一掩膜图案和次要掩膜图案，并且使用第一掩膜图案和次要掩膜图案来产生第二掩膜图案。
附图说明
从结合附图的以下描述中，本发明的某些实施例的以上和其它方面、特点和优点将更加显而易见，其中：
图1是示出根据本发明实施例的超帧的结构的图示；
图2是示出根据本发明实施例的用于奇偶校验比特发送的数据结构的图示；
图3是示出根据本发明实施例的图2中所示的第一奇偶校验部分的结构的图示；
图4是示出根据本发明实施例的图2中所示的附加奇偶校验部分的结构的图示；
图5是示出根据本发明实施例的在通信系统的发送设备中的发送帧产生设备的配置的框图；
图6是示出根据本发明实施例的图5中所示的附加奇偶校验产生器的配置的实例的框图；
图7是示出根据本发明实施例的图5中所示的附加奇偶校验产生器的配置的另一实例的框图；
图8是示出根据本发明实施例的图7中所示的附加奇偶校验产生器中的操作时序的图示；
图9是示出根据本发明实施例的图5中所示的附加奇偶校验产生器的配置的进一步的另一实例的框图；
图10是示出根据本发明实施例的被包含在接收设备中的、并且与图9中所示的发送设备的配置相对应的组件的框图；以及
图11是示出根据本发明实施例的图10中所示的奇偶校验重建单元的配置的框图。
具体实施方式
参照附图详细描述本发明实施例。在以下描述中，仅仅提供诸如详细配置和组件的特定细节以有助于本发明实施例的全面理解。因此，在不脱离本发明精神和范围的情况下可以进行这里所描述的实施例的各种改变和修改。此外，为了简明起见，可以省略对众所周知功能和结构的描述。在所有附图中，相同的图形参考编号将被理解为指代相同的元件、特点和结构。
在以下所述的本发明实施例中，详细描述对在为产生基本奇偶校验比特序列而打孔期间被打孔的奇偶校验比特通过使用预设的打孔图案附加地打孔，产生被发送以获得足够分集增益的附加奇偶校验比特序列的装置和方法。
根据本发明实施例，也可以使用掩膜图案来代替被用于产生基本奇偶校验比特序列的打孔图案和被用于产生附加奇偶校验比特序列的打孔图案。
虽然在本发明的以下所述实施例中将硬件结构以产生附加奇偶校验比特的方式进行描述，但是在根据本发明实施例的实际实现中，不仅可以通过硬件结构而且也可以通过软件及其组合来实现相同的产生。
图1是示出根据本发明实施例的超帧结构的图示。更特定地，图1示出作为在例如DVB-T2系统的广播系统中使用的超帧的DVB-T2帧。所述DVB-T2系统指代支持由覆盖全球数字电视(DTV)广播标准之一的数字视频广播(DVB)组织所运行的第二代数字地面电视广播的系统。
参照图1，T2超帧包括多个T2帧和多个未来扩展帧(FEF)部分。考虑到DVB-T2标准的补充和演化，为了引入诸如多输入多输出(MIMO)的最新技术，将每个FEF部分插入到预设数量的T2帧之间。例如，图1示出具有其中将FEF部分插入到每两个T2帧之间的间隔的结构的T2超帧。然而，本发明实施例不限于FEF部分的这种具体插入周期，并且根据本发明实施例可以使用其他的间隔。
对于本发明实施例，在与第i FEF部分相对应的第i帧中，发送针对与下一个第(i+1)FEF部分相对应的第(i+1)帧的附加奇偶校验比特。特定地，与每个FEF部分相对应的帧包含用于附加奇偶校验比特发送的附加奇偶校验部分110，其对应于被包含在用于第一奇偶校验比特(也被称为基本奇偶校验比特)发送的下一帧中的L1-Dyn部分120。提供此结构以便获得分集增益。
图2是示出根据本发明实施例的用于奇偶校验比特发送的数据结构的图示。例如，图2示出图1中所示的附加奇偶校验部分110和L1-Dyn部分120的结构。
参照图2，L1-Dyn部分120包括被提供以记录LDPC信息的广播信道(BCH)信息字段和BCH前向纠错(FEC)字段，以及被提供以记录第N个发送奇偶校验比特(即，形成第N个发送奇偶校验的比特)的第一奇偶校验部分(这里也被称为基本奇偶校验部分)。在L1-Dyn部分120中记录的所述信息可以是没有附加奇偶校验比特就能够解码的形式。
将附加奇偶校验部分110附着于前面的帧以便获得高分集增益。
图3是示出根据本发明实施例的图2中所示的第一奇偶校验部分的结构的图示。
如图3中所示，第一奇偶校验部分包括未打孔奇偶校验比特。第一奇偶校验部分发送根据预设打孔图案对通过编码所产生的奇偶校验比特打孔之后所剩余的这些奇偶校验比特。
图4是示出根据本发明实施例的图2中所示的附加奇偶校验部分的结构的图示。
如图4中所示，附加奇偶校验部分包括从已打孔奇偶校验比特中选择的奇偶校验比特。附加奇偶校验部分发送从在为了从通过编码产生的奇偶校验比特当中选择被记录在第一奇偶校验部分中的奇偶校验比特而打孔期间被打孔的奇偶校验比特中选择的这些奇偶校验比特的一部分。
图5是示出根据本发明实施例的，在通信系统的发送设备中的发送帧产生设备的配置的框图。特定地，图5示出在通信系统的发送设备中用于产生在多个帧上发送的奇偶校验比特序列的设备的配置。
参照图5，编码器510使用预设的编码技术和编码速率对所接收的信息比特进行编码以便被发送。可以将用于此目的的编码技术和/或编码速率根据协议提前设置为特定技术和/或数值，或者可以在考虑信道条件的情况下做适当改变。
编码器510通过编码输出与信息比特相对应的系统比特序列以及与附加奇偶校验比特序列相对应的至少一个奇偶校验比特序列。在图5中将假定编码器510输出一个奇偶校验比特序列。
将由编码器510输出的系统比特序列提供给帧产生器530。将由编码器510输出的奇偶校验比特序列提供给奇偶校验重建单元520。
奇偶校验重建单元520根据从编码器510提供的奇偶校验比特序列产生基本奇偶校验比特序列(即，第一奇偶校验比特序列)以及至少一个附加奇偶校验比特序列。在根据图5的本实例中，由奇偶校验重建单元520产生一个附加奇偶校验比特序列。
为此，奇偶校验重建单元520包括用于产生基本奇偶校验比特序列的基本奇偶校验产生器522以及用于产生附加奇偶校验比特序列的附加奇偶校验产生器524。
基本奇偶校验产生器522将使用预设打孔图案(此后被称为第一打孔图案)对通过编码输出的奇偶校验比特序列进行打孔之后所剩余的未打孔奇偶校验比特序列输出为基本奇偶校验比特序列。第一打孔图案可以由基本奇偶校验产生器522产生或选择，或者可以从外部实体提供。
如果未打孔奇偶校验比特的数目超过了最后将被输出的基本奇偶校验比特的数目，则基本奇偶校验产生器522可以从未打孔奇偶校验比特中选择与最终输出的基本奇偶校验比特的数目相同数目的奇偶校验比特，或者可以去除与未打孔奇偶校验比特超过基本奇偶校验比特的数目相同数目的奇偶校验比特。如果未打孔奇偶校验比特的数目小于最终输出的基本奇偶校验比特数目，则基本奇偶校验产生器522通过重复一些未打孔奇偶校验比特可以输出与所期望数目相同数目的基本奇偶校验比特。
然而，通过有效地使用第一打孔图案，可以将未打孔奇偶校验比特的数目与最终输出的基本奇偶校验比特的数目相匹配。
通过根据第一打孔图案对通过执行编码所输出的奇偶校验比特序列进行打孔，基本奇偶校验产生器522将没有作为基本奇偶校验比特序列输出的奇偶校验比特提供给附加奇偶校验产生器524。然而，当附加奇偶校验产生器524根据从编码器510提供的奇偶校验比特序列产生附加奇偶校验比特序列时，它不必提供由基本奇偶校验产生器522打孔的奇偶校验比特。
附加奇偶校验产生器524使用预设打孔图案(此后称为第二打孔图案)对被基本奇偶校验产生器522打孔的奇偶校验比特或者由编码器510提供的奇偶校验比特序列进行打孔，并且将打孔后剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。第二打孔图案可以由附加奇偶校验产生器524来产生或选择，或者可以从外部实体提供。
如果未打孔奇偶校验比特数目超过最终将输出的附加奇偶校验比特数目，则附加奇偶校验产生器524可以从未打孔奇偶校验比特中选择与最终输出的附加奇偶校验比特数目相同数目的奇偶校验比特，或者可以去除与未打孔奇偶校验比特超过附加奇偶校验比特的数目相同数目的奇偶校验比特。如果未打孔奇偶校验比特的数目小于最终输出的附加奇偶校验比特数目，则附加奇偶校验产生器524通过重复一部分未打孔奇偶校验比特，可以输出与所期望数目相同的附加奇偶校验比特。
然而，通过有效地使用第二打孔图案，未打孔奇偶校验比特的数目可以与最终输出的附加奇偶校验比特的数目相匹配。
帧产生器530基于从编码器510提供的系统比特序列以及从奇偶校验重建单元520提供的基本奇偶校验比特序列和至少一个附加奇偶校验比特序列产生要发送的帧(此后称为发送帧)。例如，帧产生器530可以产生以在图1至4中所示的结构的发送帧。
图6是示出根据本发明实施例的图5中所示的附加奇偶校验产生器524的配置的实例的框图。
参照图6，附加奇偶校验产生器524使用第二打孔图案对从基本奇偶校验产生器522提供的已打孔奇偶校验比特进行打孔，并且将在用第二打孔图案打孔后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。第二打孔图案可以由事先已知的打孔图案产生，或者可以从外部实体提供。
例如，如果第二打孔图案由已知的打孔图案产生，则附加奇偶校验产生器524使用已知的打孔图案产生或选择第一和第二打孔图案，并且将第一打孔图案提供给基本奇偶校验产生器522。附加奇偶校验产生器524使用第二打孔图案对从基本奇偶校验产生器522提供的已打孔奇偶校验比特进行打孔。
为了执行上述操作，附加奇偶校验产生器524包括打孔器630、控制器620和存储器610。然而，如上所述，附加奇偶校验产生器524可以仅包括打孔器630，而控制器620和存储器610可以从外部实体单独提供。在此情形中，附加奇偶校验产生器524的存储器610可以存储一个或多个打孔图案。
控制器620使用从存储器610提供的打孔图案产生第一和第二打孔图案，并且将所产生的第一打孔图案提供给基本奇偶校验产生器522。控制器620将所产生的第二打孔图案提供给打孔器630。
可替换地，控制器620可以直接从存储器610接收第一和第二打孔图案，代替使用从存储器610提供的所述打孔图案来产生第一和第二打孔图案。在此情形中，控制器620可以不需要单独地执行产生第一和第二打孔图案的操作。换句话说，在此情形中，控制器620简单地从存储器610读取第一和第二打孔图案，并且将第一和第二打孔图案分别提供给基本奇偶校验产生器622和打孔器630。
打孔器630使用由控制器620提供的第二打孔图案对从基本奇偶校验产生器522提供的已打孔奇偶校验比特进行打孔。打孔器630将使用第二打孔图案执行打孔后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。
在前面描述中，为了产生第一和第二打孔图案，存储器610向控制器620不仅可以提供相同的打孔图案而且也可以提供不同的打孔图案。由控制器620产生的第一和第二打孔图案可以具有相同或不同的打孔图案。
图7是示出根据本发明实施例的图5中所示的附加奇偶校验产生器的配置的另一实例的框图。
参照图7，附加奇偶校验产生器524使用附加掩膜图案对从编码器510提供的奇偶校验比特进行打孔，并且将在打孔后剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。所述的附加掩膜图案可以由事先已知的打孔图案产生，或者可以从外部实体提供。
例如，如果由已知的打孔图案产生附加掩膜图案，则附加奇偶校验产生器524使用已知的打孔图案产生或选择基本掩膜图案和附加掩膜图案，并且将基本掩膜图案提供给基本奇偶校验产生器522。附加奇偶校验产生器524使用附加掩膜图案对从编码器510提供的奇偶校验比特进行打孔。
例如，附加奇偶校验产生器524可以使用由已知打孔图案产生的次要掩膜图案和基本掩膜图案产生附加掩膜图案。
为了执行上述操作，附加奇偶校验产生器524包括存储器710、控制器720、第一掩膜产生器730、第二掩膜产生器740、模运算器750以及打孔器760。然而，被包含作为图7中的附加奇偶校验产生器524的组件的控制器720和存储器710根据本发明实施例可以从外部实体单独提供。
在附加奇偶校验产生器524的配置的详细描述中，存储器710可以存储被用于产生基本掩膜图案(a)和/或次要掩膜图案(b)的一个或多个掩膜图案。响应于来自控制器720的请求，存储器710向控制器720提供所存储的掩膜图案之一。
例如，存储器710可以独立地管理被用于产生基本掩膜图案(a)的一个或多个掩膜图案，以及被用于产生次要掩膜图案(b)的一个或多个掩膜图案。在此情形中，存储器710可以向控制器720独立地提供被用于产生基本掩膜图案(a)的掩膜图案以及被用于产生次要掩膜图案(b)的掩膜图案。
控制器720将从存储器710读取的掩膜图案提供给第一和第二掩膜产生器730和740。
第一掩膜产生器730使用预设的掩膜图案产生基本掩膜图案(a)。例如，所述的预设掩膜图案可以由控制器720从存储器710提供，或者可以由控制器720从内部产生或选择。
第二掩膜产生器740使用预设的掩膜图案产生次要掩膜图案(b)。例如，所述的预设掩膜图案可以由控制器720从存储器710提供，或者可以由控制器720从内部产生或选择。次要掩膜图案(b)是被用于与基本掩膜图案(a)一起产生附加掩膜图案的掩膜图案。
模运算器750通过对由第一掩膜产生器730产生的基本掩膜图案(a)和由第二掩膜产生器740产生的次要掩膜图案(b)执行或(OR)操作或模操作来产生附加掩膜图案。
打孔器760使用由模运算器750产生的附加掩膜图案对从编码器510输出的奇偶校验比特序列进行打孔。打孔器760将用附加掩膜图案打孔之后剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。
图8是示出根据本发明实施例的，在图7中所示的附加奇偶校验产生器中的操作时序的图示。特定地，图8示出基于基本掩膜图案和次要掩膜图案产生附加掩膜图案的操作时序。
参照图8，在由模操作所产生的附加掩膜图案中输出附加奇偶校验比特的间隔(即，其中对奇偶校验比特序列不执行打孔的间隔)由在基本掩膜图案中执行打孔的间隔和在次要掩膜图案中不执行打孔的间隔来定义。
如下的表1示出基于基本掩膜图案和次要掩膜图案确定附加掩膜图案的实例。
表1
[表1]
基本掩膜图案 次要掩膜图案 附加掩膜图案
打孔间隔 打孔间隔 打孔间隔
打孔间隔 未打孔间隔 未打孔间隔
未打孔间隔 未打孔间隔 打孔间隔
未打孔间隔 打孔间隔 打孔间隔
根据表1，仅仅当基本掩膜图案对通过编码输出的奇偶校验比特序列执行打孔，并且次要掩膜图案不要求打孔时，通过对通过编码输出的奇偶校验比特序列未打孔(即，不打孔)可以输出附加奇偶校验比特序列。
表1示出产生附加掩膜图案的实例，并且可以以各种不同的图案产生所述的附加掩膜图案。
图9是进一步示出根据本发明实施例的图5中所示的附加奇偶校验产生器524的配置的另一实例的框图。特定地，图9示出被扩展为产生多个附加奇偶校验比特序列的，图7中所示的附加奇偶校验产生器524的配置的实例。
考虑到产生附加奇偶校验比特序列的数量，图9中所示的附加奇偶校验产生器524额外地包括：掩膜产生器930-1、930-2、…..930-n；模运算器940-1、940-2、….940-n以及打孔器950-1、950-2、….950-n。作为实例，图9示出为了产生(n-1)个附加奇偶校验比特序列，附加奇偶校验产生器524具有每一个包含掩膜产生器、模运算器和打孔器的(n-1)个产生器，所述产生器与要产生的附加奇偶校验比特序列相匹配。换句话说，附加奇偶校验产生器524包括(n-1)个产生它们自己的附加奇偶校验比特序列的产生器。
通过对由构成在前一级被提供以产生附加奇偶校验比特序列的装置的掩膜产生器所产生的次要掩膜图案执行模操作，以及对由其自身掩膜产生器所产生的次要掩膜图案执行模操作，形成n-1个产生器的每一个的模运算器940-n产生附加掩膜图案。
图10是示出根据本发明实施例的，用于从通信系统的发送设备中的发送帧中恢复信息比特的配置的框图。特定地，图10示出用于使用在通信系统的发送设备中的多个帧上发送的奇偶校验比特序列获得信息比特的设备。
参照图10，除了系统比特序列之外，帧分解器1010还从由预定义结构所接收的发送帧中提取基本奇偶校验比特序列和至少一个附加奇偶校验比特序列。帧分解器1010输出所提取的系统比特序列、基本奇偶校验比特序列和至少一个附加奇偶校验比特序列。将系统比特序列提供给用于解码的解码器1030。同时，由于在发送设备中已经对这些序列进行了打孔，因此将基本奇偶校验比特序列和至少一个附加奇偶校验比特序列代替地提供给奇偶校验重建单元1020用于恢复。
如果发送设备调制了从帧分解器1010输出的系统比特序列、基本奇偶校验比特序列和至少一个附加奇偶校验比特序列，则可以提前执行对系统比特序列、基本奇偶校验比特序列和至少一个附加奇偶校验比特序列的解调过程。为了简明起见，省略了对解调过程和配置的详细描述。
然而，为了描述方便，在图中将从帧分解器1010输出并且输出给奇偶校验重建单元1020的基本奇偶校验比特序列和一个或多个附加奇偶校验比特序列分别用LLR(奇偶校验)和LLR(AP1)至LLR(APn)来表示，假设对这些序列进行了解调。
考虑到在发送设备中通过预设的打孔图案对这些序列进行打孔，奇偶校验重建单元1020重建基本奇偶校验比特序列LLR(奇偶校验)和至少一个附加奇偶校验比特序列LLR(AP1)至LLR(APn)。奇偶校验重建单元1020将被重建的基本奇偶校验比特序列LLR(奇偶校验)和至少一个附加奇偶校验比特序列LLR(AP1)至LLR(APn)输出给解码器1030。
解码器1030对从帧分解器1010提供的系统比特序列以及从奇偶校验重建单元1020提供的基本奇偶校验比特序列LLR(奇偶校验)和一个或多个附加奇偶校验比特序列LLR(AP1)至LLR(APn)进行解码，并且输出通过解码获得的信息比特序列。
图11是示出根据本发明实施例的图10中所示的奇偶校验重建单元的配置的框图。图11中所示的结构重建一个基本奇偶校验比特序列和n个附加奇偶校验比特序列。
参照图11，存储器1120存储被预设以重建基本奇偶校验比特序列和至少一个附加奇偶校验比特序列的一个或多个掩膜图案或打孔图案。一旦接收到来自控制器1110的请求，存储器1120从所存储的一个或多个掩膜图案或打孔图案当中输出被请求数量的掩膜图案或打孔图案之一。
控制器1110向第一至第三掩膜产生器1130、1132和1134提供从存储器1120读取的所述掩膜图案或打孔图案。为了描述方便，术语“掩膜图案”此后指代掩膜图案和打孔图案两者。
第一掩膜产生器1130使用从控制器1110提供的掩膜图案产生基本掩膜图案。通过基于基本掩膜图案将由发送设备打孔的奇偶校验比特插入到基本奇偶校验比特序列LLR(奇偶校验)中，第一掩膜单元1150重建作为由发送设备经历打孔之前存在的序列的基本奇偶校验比特序列LLR(奇偶校验)。第一掩膜单元1150将已重建的基本奇偶校验比特序列LLR(奇偶校验)输出给解码器1030。
第二掩膜产生器1132使用从控制器1110提供的掩膜图案产生第一次要掩膜图案。由第二掩膜产生器1132产生的第一次要掩膜图案与由第一掩膜产生器1130产生的基本掩膜图案通过逻辑运算器1140执行或操作(或者逻辑和操作)，从而产生第一附加掩膜图案。通过基于第一附加掩膜图案将由发送设备打孔的奇偶校验比特插入到第一附加奇偶校验比特序列LLR(AP1)，第二掩膜单元1152重建作为在由发送设备经历打孔之前的序列的第一附加奇偶校验比特序列LLR(AP1)。第二掩膜单元1152将已重建的第一附加奇偶校验比特序列LLR(AP1)输出给解码器1030。
第n掩膜产生器1134使用从控制器1110提供的掩膜图案产生第n个次要掩膜图案。由第n掩膜产生器1134产生的第n个次要掩膜图案与由前一级的逻辑运算器产生的第n-1附加掩膜图案通过逻辑运算器1142执行或操作，从而产生第n附加掩膜图案。通过基于第n附加掩膜图案将由发送设备打孔的奇偶校验比特插入到第n附加奇偶校验比特序列LLR(APn)，第n掩膜单元1154重建作为在由发送设备进行打孔之前的序列的第n附加奇偶校验比特序列LLR(APn)。第n掩膜单元1154将已重建的第n附加奇偶校验比特序列LLR(APn)输出给解码器1030。
正如在前面描述中所显而易见的，在本发明实施例中，通过产生被用于获得足够分集增益的附加奇偶校验比特序列，可以提高广播系统的性能。从前面描述中，各种其它的效果可以以明示或暗示方式显而易见。
在前面描述中，尽管在上述的本发明实施例中假定在存储器中存储了打孔图案，按照本发明实施例，当必要时可以通过序列产生器(图中未示出)产生所述的打孔图案。
尽管参照其某些实施例已经示出和描述了本发明，本领域技术人员将理解到，在不脱离由所附权利要求书及其等价物所定义的本发明范围情况下，可以在那里对其在形式和细节上进行各种改变。

Claims (11)

1.一种在通信系统的发送设备中用于多个帧上发送奇偶校验比特序列的方法，其包括：
产生与第一打孔图案对应的基本掩膜图案；
通过使用基本掩膜图案来对奇偶校验比特序列进行打孔；
将使用基本掩膜图案对奇偶校验比特序列打孔之后所剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；
通过执行关于基本掩膜图案和次要掩膜图案的逻辑和操作或模操作，产生附加掩膜图案；
通过使用附加掩膜图案，对奇偶校验比特序列进行打孔；
将通过使用附加掩膜图案对奇偶校验比特序列打孔后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列；以及
发送包括基本奇偶校验比特序列和附加奇偶校验比特序列的帧。
2.一种在通信系统的发送设备中用于在多个帧上发送奇偶校验比特序列的装置，其包括：
基本奇偶校验产生器，被配置为通过使用第一掩膜图案产生与第一打孔图案对应的基本掩膜图案；通过使用基本掩膜图案来对奇偶校验比特序列进行打孔；将使用基本掩膜图案对奇偶校验比特序列打孔之后所剩余的未打孔奇偶校验比特输出为基本奇偶校验比特序列；
附加奇偶校验产生器，被配置为通过执行关于基本掩膜图案和次要掩膜图案的逻辑和操作或模操作，产生附加掩膜图案；通过使用附加掩膜图案，对奇偶校验比特序列进行打孔；将通过使用附加掩膜图案对奇偶校验比特序列打孔后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列；以及
发送器，被配置为发送包括基本奇偶校验比特序列和附加奇偶校验比特序列的帧。
3.如权利要求2所述的装置，其中，附加奇偶校验产生器包括：
存储器，被配置为存储至少一个打孔图案；
控制器，被配置为通过使用从所述存储器提供的打孔图案产生附加掩膜图案；以及
打孔器，被配置为通过使用由控制器产生的附加掩膜图案对从基本奇偶校验产生器提供的已打孔奇偶校验比特进行打孔，并且将在通过使用附加掩膜图案执行打孔之后所剩余的未打孔奇偶校验比特输出为附加奇偶校验比特序列。
4.如权利要求2所述的装置，其中，附加奇偶校验产生器包括：
掩膜产生器，被配置为通过使用第二掩膜图案产生次要掩膜图案；
模运算器，被配置为通过执行关于基本掩膜图案与次要掩膜图案的逻辑和操作或模操作，产生与第二打孔图案相对应的附加掩膜图案；以及
打孔器，被配置为通过使用附加掩膜图案来对奇偶校验比特序列进行打孔，并且将通过使用附加掩膜图案对奇偶校验比特序列打孔之后剩余的未打孔奇偶校验位输出为附加奇偶校验比特序列。
5.如权利要求4所述的装置，进一步包括存储器，被配置为存储第一掩膜图案和第二掩膜图案。
6.如权利要求4或5所述的装置，其中，附加奇偶校验产生器进一步包括考虑到要产生的附加奇偶校验比特序列的数量而操作的掩膜产生器、模运算器和打孔器，
其中，进一步被提供的模运算器以前一级提供的掩膜产生器的输出代替基本掩膜图案来操作以产生附加奇偶校验比特序列。
7.一种在通信系统的接收设备中用于恢复在多个帧上发送的奇偶校验比特序列的方法，其包括：从所接收的帧中提取第一基本奇偶校验比特序列以及至少一个第一附加奇偶校验比特序列；通过使用第一掩膜图案将打孔的奇偶校验比特插入到所提取的第一基本奇偶校验比特序列来重建第二基本奇偶校验比特序列；以及通过使用第二掩膜图案将打孔的奇偶校验比特插入到所提取的至少一个第一附加奇偶校验比特序列来重建至少一个第二附加奇偶校验比特序列，其中，所述第一掩膜图案和次要掩膜图案由预设的掩膜图案产生，并且第二掩膜图案使用第一掩膜图案和次要掩膜图案来产生。
8.如权利要求7所述的方法，其中，如果从所接收帧中提取到多个附加奇偶校验比特序列，则使用在前一级使用的第二至第n-1掩膜图案以及被产生用于附加奇偶校验比特序列重建的次要掩膜图案来产生第三至第n掩膜图案，其中，n为所产生掩膜图案的数量。
9.一种在通信系统的接收设备中用于恢复在多个帧上发送的奇偶校验比特序列的装置，包括：
帧分解器，被配置为从所接收的帧中提取第一基本奇偶校验比特序列和至少一个第一附加奇偶校验比特序列；以及
奇偶校验重建单元，被配置为通过使用第一掩膜图案将打孔的奇偶校验比特插入到所提取的第一基本奇偶校验比特序列，重建第二基本奇偶校验比特序列，并且通过使用第二掩膜图案将打孔的奇偶校验比特插入到所提取的至少一个第一附加奇偶校验比特序列，重建至少一个第二附加奇偶校验比特序列，
其中，所述第一掩膜图案和次要掩膜图案通过预设的掩膜图案来产生，并且使用第一掩膜图案和次要掩膜图案产生第二掩膜图案。
10.如权利要求9所述的装置，其中，如果从所接收的帧中提取到多个附加奇偶校验比特序列，则使用在前一级中使用的第二至第n-1掩膜图案以及被产生用于附加奇偶校验比特序列重建的次要掩膜图案来产生第三至第n掩膜图案，其中，n是所产生掩膜图案的数量。
11.如权利要求9所述的装置，其中，奇偶校验重建单元包括：
第一掩膜产生器，被配置为使用预设的掩膜图案产生第一掩膜图案；
第一掩膜单元，被配置为通过使用第一掩膜图案将打孔的奇偶校验比特插入到所提取的第一基本奇偶校验比特序列，重建第二基本奇偶校验比特序列；
第二掩膜产生器，被配置为使用预设的掩膜图案产生次要掩膜图案；
模运算器，被配置为通过对由第一掩膜产生器所产生的第一掩膜图案与由第二掩膜产生器所产生的次要掩膜图案执行逻辑和操作或模操作来产生第二掩膜图案；以及
第二掩膜单元，被配置为通过使用第二掩膜图案将打孔的奇偶校验比特插入到所提取的至少一个第一附加奇偶校验比特序列，重建至少一个第二附加奇偶校验比特序列。
CN201380007438.6A 2012-01-31 2013-01-30 在通信系统中发送/接收数据的装置和方法 Active CN104081670B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120010104A KR101907943B1 (ko) 2012-01-31 2012-01-31 통신 시스템에서 데이터 송/수신 장치 및 방법
KR10-2012-0010104 2012-01-31
PCT/KR2013/000761 WO2013115563A1 (en) 2012-01-31 2013-01-30 Apparatus and method for transmitting/receiving data in communication system

Publications (2)

Publication Number Publication Date
CN104081670A CN104081670A (zh) 2014-10-01
CN104081670B true CN104081670B (zh) 2017-06-23

Family

ID=47747365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007438.6A Active CN104081670B (zh) 2012-01-31 2013-01-30 在通信系统中发送/接收数据的装置和方法

Country Status (6)

Country Link
US (1) US9520897B2 (zh)
EP (1) EP2624493B1 (zh)
JP (1) JP6096810B2 (zh)
KR (1) KR101907943B1 (zh)
CN (1) CN104081670B (zh)
WO (1) WO2013115563A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129975A2 (en) * 2015-02-13 2016-08-18 Samsung Electronics Co., Ltd. Transmitter and additional parity generating method thereof
KR101776273B1 (ko) 2015-02-25 2017-09-07 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
MY196159A (en) 2015-02-25 2023-03-17 Samsung Electronics Co Ltd Transmitter And Method For Generating Additional Parity Thereof
US9992000B2 (en) 2015-04-10 2018-06-05 Huawei Technologies Co., Ltd. System and method for duplicating preamble information
US10942809B2 (en) * 2018-12-20 2021-03-09 Micron Technology, Inc. Changing of error correction codes based on the wear of a memory sub-system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034953A (zh) * 2006-03-06 2007-09-12 西门子通信技术（北京）有限公司 应用低密度奇偶校验码进行数据传输的方法
CN101567697A (zh) * 2009-05-25 2009-10-28 普天信息技术研究院有限公司 一种速率兼容的低密度奇偶校验码编码方法和编码器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668820A (en) 1995-01-23 1997-09-16 Ericsson Inc. Digital communication system having a punctured convolutional coding system and method
US6996097B1 (en) * 1999-05-21 2006-02-07 Microsoft Corporation Receiver-driven layered error correction multicast over heterogeneous packet networks
US6532562B1 (en) * 1999-05-21 2003-03-11 Microsoft Corp Receiver-driven layered error correction multicast over heterogeneous packet networks
US6594798B1 (en) * 1999-05-21 2003-07-15 Microsoft Corporation Receiver-driven layered error correction multicast over heterogeneous packet networks
US6308294B1 (en) * 1999-11-17 2001-10-23 Motorola, Inc. Adaptive hybrid ARQ using turbo code structure
US6604216B1 (en) * 1999-12-10 2003-08-05 Telefonaktiebolaget Lm Ericsson Telecommunications system and method for supporting an incremental redundancy error handling scheme using available gross rate channels
CN100426717C (zh) * 2000-01-20 2008-10-15 北方电讯网络有限公司 可变速率分组数据应用中带有软组合的混合arq方案
JP4330767B2 (ja) * 2000-06-26 2009-09-16 株式会社エヌ・ティ・ティ・ドコモ 自動再送要求を行う通信方法及び基地局装置
US6977888B1 (en) * 2000-09-14 2005-12-20 Telefonaktiebolaget L M Ericsson (Publ) Hybrid ARQ for packet data transmission
US6851084B2 (en) * 2002-06-10 2005-02-01 Harris Corporation Forward error correction method and system for reliable transmission of real time data over a packet based network
US7293217B2 (en) * 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US7584404B2 (en) * 2002-12-19 2009-09-01 Intel Corporation Method and apparatus for multimedia communication over packet channels
EP1445885B1 (en) * 2003-02-05 2008-03-05 Broadcom Corporation Code puncturing method and apparatus
JP4488810B2 (ja) * 2004-06-30 2010-06-23 富士通株式会社 通信システム及び受信方法
KR100684168B1 (ko) * 2004-12-09 2007-02-20 한국전자통신연구원 최적붙임방법을 이용한 다중 부호율 ｌｄｐｃ 부호의디자인 방법
KR101283862B1 (ko) * 2006-08-16 2013-07-08 엘지전자 주식회사 터보 부호의 부호화 장치 및 방법
US8145970B2 (en) * 2007-09-06 2012-03-27 Broadcom Corporation Data puncturing ensuring orthogonality within communication systems
US8271849B2 (en) * 2008-08-05 2012-09-18 Samsung Electronics Co., Ltd. M/H frame encoding and decoding techniques for 8VSB DTV broadcasting systems
US8255760B2 (en) * 2008-11-05 2012-08-28 Broadcom Corporation Header encoding for single carrier (SC) and/or orthogonal frequency division multiplexing (OFDM) using shortening, puncturing, and/or repetition
US8726137B2 (en) * 2009-02-02 2014-05-13 Telefonaktiebolaget L M Ericsson (Publ) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
WO2011062424A2 (en) * 2009-11-18 2011-05-26 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034953A (zh) * 2006-03-06 2007-09-12 西门子通信技术（北京）有限公司 应用低密度奇偶校验码进行数据传输的方法
CN101567697A (zh) * 2009-05-25 2009-10-28 普天信息技术研究院有限公司 一种速率兼容的低密度奇偶校验码编码方法和编码器

Also Published As

Publication number Publication date
EP2624493A3 (en) 2017-11-22
EP2624493B1 (en) 2019-12-18
EP2624493A2 (en) 2013-08-07
US9520897B2 (en) 2016-12-13
KR101907943B1 (ko) 2018-12-19
WO2013115563A1 (en) 2013-08-08
CN104081670A (zh) 2014-10-01
KR20130088694A (ko) 2013-08-08
JP6096810B2 (ja) 2017-03-15
JP2015505656A (ja) 2015-02-23
US20130198593A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
CN104081670B (zh) 在通信系统中发送/接收数据的装置和方法
US10425258B2 (en) Method and apparatus for transmitting and receiving data in a communication system
CN103988439B (zh) 用于在通信/广播系统中传送和接收数据的装置和方法
US11575464B2 (en) Apparatus and method for encoding and decoding channel in communication or broadcasting system
JP5612699B2 (ja) 通信システムにおけるデータ送受信方法及び装置
US20210314002A1 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
CN103650402B (zh) 交织方法和解交织方法
CN101902230B (zh) 接收装置、接收方法和接收系统
CN105210367B (zh) 发射广播信号的方法与装置、接收广播信号的方法与装置
CN106716885B (zh) 用于发送和接收广播信号的装置和方法
KR20180138101A (ko) 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
CN107408949A (zh) 发送器及其产生附加奇偶校验的方法
CN108352933A (zh) 用于对帧的报头数据部分进行编码和解码的系统和方法
US10237015B2 (en) Transmission method, reception method, transmission device and reception device
CN107431565A (zh) 发送器及其产生附加奇偶校验的方法
CN106416084A (zh) 传输设备及其交织方法
CN107409011A (zh) 发送器及其产生附加奇偶校验的方法
CN107431568A (zh) 发送器及其重复方法
KR20120100086A (ko) 통신 및 방송시스템에서 송수신 방법 및 장치
CN107786300A (zh) 一种数据发送方法及装置
CN102334379A (zh) 中继站中进行联合处理及基站进行相应处理的方法和装置
CN113595559B (zh) 用于通信系统中的信道编码/解码的装置和方法
CN104065454A (zh) 基于空间数据流数的动态符号交织和解交织方法及装置
AU2017379533A1 (en) Apparatus and method for channel encoding/decoding in communication or broadcasting system
CN107580760A (zh) 发送器及其删截方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant