CN104065577A - 一种适用于航空电子的片上网络系统及其路由方法 - Google Patents
一种适用于航空电子的片上网络系统及其路由方法 Download PDFInfo
- Publication number
- CN104065577A CN104065577A CN201410307314.6A CN201410307314A CN104065577A CN 104065577 A CN104065577 A CN 104065577A CN 201410307314 A CN201410307314 A CN 201410307314A CN 104065577 A CN104065577 A CN 104065577A
- Authority
- CN
- China
- Prior art keywords
- node
- kernel
- network
- chip
- carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种适用于航空电子的片上网络系统包括:由多个路由器节点构建的片上网络、挂载在不同的路由器节点上的多种IP核,还包含重构控制器,所述重构控制器用于在IP核之间通信发生多个节点跳数时,将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换。本发明能在应用层改善航空电子系统中片上网络的通信拥塞状况,提高其容错能力,适合多IP核互连的灵活应用。
Description
技术领域
本发明属于片上网络技术领域,特别涉及一种可动态重构的Mesh片上网络系统及其设计方法。
背景技术
片上网络NoC采用基于数据包的传输方式,为模块之间的互连提供高效、可靠、灵活的通信架构,成为解决复杂SoC设计中全局互连与通信问题的有效方案。片上网络设计要求达到高吞吐量,低延时等通信性能目标。航空电子系统应用的片上网络,从拓扑结构的选择、数据传输协议的制定、交换与路由策略的设计等各个过程都拥有巨大的灵活性,不同的片上网络设计在性能上存在巨大差异。
动态可重构技术可以在不中断系统功能运行的前提下,基于SOPC技术对不同的电路功能模块进行动态部分重构。该方法可实现FPGA硬件资源的高速时分复用,进而降低系统功耗,提高系统硬件资源的利用率,可扩展到航空电子系统中的任意子模块设计,减轻飞行器载荷。
现有的片上网络与重构技术中,针对路由器节点,拓扑结构设计等由于各种不同的目的产生了多种方法。经对现有技术文献的检索发现,公开号为101977152A,公开日为2011年2月16日(申请号:201010541267.3)的专利文件公开了一种适用于重构的高性能片上网络系统,通过对传统片上网络的结构进行了改进,增加了一套适合于重配置的子网络,使得网络集成了包交换与电路交换的双重特性。
公开号为CN102799560A,公开日为2012年11月28日(申请号:201210331247.2)的专利文件公开了一种基于片上网络的动态可重构子网划分方法及系统,根据配置信息将片上网络划分多个逻辑子网,采用无死锁的路由方式来实现任意两路节点的通信,有效支持上层任意资源划分策略的实现。
但在实践过程中,发现现有技术中存在以下缺陷:片上网络的路由器节点之间通信的跳数是产生数据延时的主要因素,很多应用由于固定了IP核的位置,且无法动态改变路由节点之间通信的跳数,当某条路径的通信链路数据量增大时,数据包容易在网络中发生拥塞,无法满足航电系统对数据传输的实时性要求。因此需要提供一种适用于航电系统的片上网络路由方法,基于实时统计路由器节点跳数来动态重构IP核,以保证低延时的网络通信。
发明内容
为克服现有技术未设计动态重构来保证IP核在基于Mesh的片上网络的通信效率,本发明的目的在于提供一种适用于航空电子的片上网络系统,基于实时统计IP核之间通信所需要的路由器节点跳数,灵活改变IP核挂接的路由器节点,以保证低延时的网络通信,使得多个IP核之间可以建立灵活的通信链路,实施高效的数据传输,充分提高片上资源的利用率。
本发明发明目的通过以下技术方案实现:
一种适用于航空电子的片上网络系统,包括:由多个路由器节点构建的片上网络、挂载在不同的路由器节点上的多种IP核、其特征在于还包含重构控制器,所述重构控制器用于在IP核之间通信发生多个节点跳数时,将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换。
依据上述特征,所述路由器节点具有5个端口:东、西、南、北和本地端口,其中本地端口挂载所需的IP核,用于完成相应的数据处理功能;东、西、南、北端口作为与相邻路由器节点的连接端口,接收上游节点的数据帧,同时经过路由计算,寻找合适的输出方向端口,将数据传递给下游节点。
所述Mesh网络除边界节点外,网络中任一节点和它东南西北的各个邻近的节点的均相连。在该结构中,路由器都是位于网络中各个节点之上的。这种网络在一般情况下较易实现,而根据其规则的特点,尤其适合FPGA实现XY路由算法,使得其具有良好的可扩展性。
所述重构控制器一般在FPGA内部实现,通过重构配置接口,使得FPGA在上电工作时,可以加载“部分配置数据”,“部分配置数据”仅仅对指定的FPGA的资源进行重新配置,而不影响其他部分的工作。
本发明的另一目的在于提供一种片上网络系统的路由方法,包含以下步骤:
a)路由器节点统计IP核之间通信发生的节点跳数,若跳数大于2,则向重构控制器传递节点的地址信息;
b)重构控制器根据地址信息,将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换;
c)重构完成后,继续片上网络的通信传输。
本发明所述片上网络系统及其路由方法对基于航空电子系统的SoC芯片设计具有良好的适应性,特别适合于FPGA实现。
附图说明
图1为本发明实施例中基于5X5Mesh的片上网络重构系统架构图。
图2为本发明实施例中片上网络的路由方法示意图。
图3为本发明实施例中路由器节点架构图。
图4为本发明实施例中片上网络传输的数据帧格式示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清晰,以下参照附图并举实施例,对本发明进一步详细说明。
图1为本发明实施例中基于5X5Mesh的片上网络重构系统架构图。如图1所示,片上网络可重构系统可以在单片FPGA上实现,具体包括:通过25个路由器节点(图中的R表示一个路由器节点)构建5X5的mesh片上网络;各种系统应用的IP核挂载在不同的路由器节点上,按照矩阵顺序进行节点的编址,如左上角的节点对应的IP核为IP(0,0),而右下角的节点挂载的IP核为IP(4,4);重构控制器将相应位置节点挂载的IP核动态重构,从而减少跳数,提高通信效率。
图2为本发明实施例中片上网络的路由方法示意图。如图2所示,假设IP核(0,0)与IP核(3,4)进行通信,路由器节点统计IP核之间通信发生的节点跳数,若跳数大于2(本实施例中跳数为7),则重构控制器将源地址节点挂载的IP核与目的地址节点挂载的IP核进行重构互换,即将IP核(0,1)与IP核(3,4)进行重构互换。重构完成后,这两者之间通信的跳数变为1,继续片上网络的通信传输。
在FPGA中的逻辑电路被分成2个类型:静态逻辑和可重配置的逻辑。静态逻辑设计为系统固定功能,如图中的路由器节点构成的mesh网络,部分可重配置逻辑设计成可重构处理模块,如图中挂载的各种IP核,可动态使用不同的下载文件,完成不同的系统功能。在下载“部分可重配置文件”期间,静态逻辑电路仍然在正常工作,不影响航电系统主要功能的运行。
本发明还能提高航电系统的容错能力,由于飞行器在空间会发生SEU或MBU相关问题,当FPGA内部某一部分IP核发生故障,系统可以通过动态重构的方法,快速将该IP核重构到FPGA其他区域,从而不影响系统功能的正常运行。
图3为本发明实施例中路由器节点架构图。如图3所示,构成Mesh网络的路由器节点具有5个端口:东、西、南、北和本地端口。其中本地端口挂载所需的IP核,完成相应的数据处理功能;东、西、南、北端口作为与相邻路由器节点的连接端口,接收上游节点的数据帧,同时经过路由计算,寻找合适的输出方向端口,将数据传递给下游节点。每个端口内部都具有输入输出缓存,用于存储片上网络数据帧,保证流水线的正常运行,减少片上网络的数据拥塞。
图4为本发明实施例中片上网络传输的数据帧格式示意图。如图4所示,片上网络的数据帧由多个部分构成,其中头片信息包含了头片标识、负载长度等,目的节点地址包含了该数据帧传送的目的路由器在mesh网络中的位置信息,源节点地址包含了该数据帧传送的发源地路由器在mesh网络中的位置信息,负载数据是本帧的有效载荷,尾片信息包含了校验、结束标识等信息。
在本发明实施例中,所使用装置的硬件较佳地可以是可编程逻辑器件,如FPGA等。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换以及改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种适用于航空电子的片上网络系统,包括:由多个路由器节点构建的片上网络、挂载在不同的路由器节点上的多种IP核、其特征在于还包含重构控制器,所述重构控制器用于在IP核之间通信发生多个节点跳数时,将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换。
2.根据权利要求1所述的片上网络系统,其特征在于所述路由器节点具有5个端口:东、西、南、北和本地端口,其中本地端口挂载所需的IP核,用于完成相应的数据处理功能;东、西、南、北端口作为与相邻路由器节点的连接端口,接收上游节点的数据帧,同时经过路由计算,寻找合适的输出方向端口,将数据传递给下游节点。
3.根据权利要求1所述的片上网络系统的路由方法,包含以下步骤:
a)路由器节点统计IP核之间通信发生的节点跳数,若跳数大于2,则向重构控制器传递节点的地址信息;
b)重构控制器根据地址信息,将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换;
c)重构完成后,继续片上网络的通信传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307314.6A CN104065577B (zh) | 2014-06-30 | 2014-06-30 | 一种适用于航空电子的片上网络系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307314.6A CN104065577B (zh) | 2014-06-30 | 2014-06-30 | 一种适用于航空电子的片上网络系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104065577A true CN104065577A (zh) | 2014-09-24 |
CN104065577B CN104065577B (zh) | 2017-05-17 |
Family
ID=51553115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410307314.6A Active CN104065577B (zh) | 2014-06-30 | 2014-06-30 | 一种适用于航空电子的片上网络系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104065577B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104683263A (zh) * | 2015-01-26 | 2015-06-03 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN107807901A (zh) * | 2017-09-14 | 2018-03-16 | 武汉科技大学 | 一种可扩展的可重构多核处理器连接方法 |
CN111382115A (zh) * | 2018-12-28 | 2020-07-07 | 北京灵汐科技有限公司 | 一种用于片上网络的路径创建方法、装置及电子设备 |
CN113543154A (zh) * | 2021-07-26 | 2021-10-22 | 合肥工业大学 | 无线片上网络中流量自适应的可重构无线节点及重构方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111679615B (zh) * | 2020-07-01 | 2021-10-15 | 无锡中微亿芯有限公司 | 内部集成具有不同位宽连线的片上网络的fpga装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090070549A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | Interconnect architecture in three dimensional network on a chip |
US20090070550A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | Operational dynamics of three dimensional intelligent system on a chip |
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN102868604A (zh) * | 2012-09-28 | 2013-01-09 | 中国航空无线电电子研究所 | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 |
US8635571B1 (en) * | 2012-10-19 | 2014-01-21 | Altera Corporation | Integrating multiple FPGA designs by merging configuration settings |
-
2014
- 2014-06-30 CN CN201410307314.6A patent/CN104065577B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090070549A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | Interconnect architecture in three dimensional network on a chip |
US20090070550A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | Operational dynamics of three dimensional intelligent system on a chip |
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN102868604A (zh) * | 2012-09-28 | 2013-01-09 | 中国航空无线电电子研究所 | 一种应用于片上网络的二维Mesh双缓冲容错路由单元 |
US8635571B1 (en) * | 2012-10-19 | 2014-01-21 | Altera Corporation | Integrating multiple FPGA designs by merging configuration settings |
Non-Patent Citations (2)
Title |
---|
WU CHANG: "Design and simulation of a Torus topology for network on chip", 《JOURNAL OF SYSTEMS ENGINEERING AND ELECTRONICS》 * |
常政威: "网络化MPSoC高能效设计技术研究", 《中国优秀博士学位论文全文数据库信息科技辑(2009)》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104683263A (zh) * | 2015-01-26 | 2015-06-03 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN104683263B (zh) * | 2015-01-26 | 2018-01-12 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN107807901A (zh) * | 2017-09-14 | 2018-03-16 | 武汉科技大学 | 一种可扩展的可重构多核处理器连接方法 |
CN111382115A (zh) * | 2018-12-28 | 2020-07-07 | 北京灵汐科技有限公司 | 一种用于片上网络的路径创建方法、装置及电子设备 |
CN111382115B (zh) * | 2018-12-28 | 2022-04-15 | 北京灵汐科技有限公司 | 一种用于片上网络的路径创建方法、装置及电子设备 |
CN113543154A (zh) * | 2021-07-26 | 2021-10-22 | 合肥工业大学 | 无线片上网络中流量自适应的可重构无线节点及重构方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104065577B (zh) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220224656A1 (en) | Programmable logic device with integrated network-on-chip | |
CN104065577A (zh) | 一种适用于航空电子的片上网络系统及其路由方法 | |
US9148298B2 (en) | Asymmetric ring topology for reduced latency in on-chip ring networks | |
US20120195321A1 (en) | Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings | |
CN107211036B (zh) | 一种数据中心网络组网的方法以及数据中心网络 | |
CN101834789B (zh) | 面向包-电路交换片上路由器的回退转向路由算法及所用路由器 | |
CN102882783B (zh) | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 | |
CN110620717B (zh) | 网络设备、非瞬态计算机可读介质以及用于通信的方法 | |
CN109995654A (zh) | 一种基于隧道传输数据的方法及装置 | |
CN103780470A (zh) | 一种is-is的信息同步方法和装置 | |
Bitar et al. | Bringing programmability to the data plane: Packet processing with a NoC-enhanced FPGA | |
Mohan et al. | Design and evaluation of 3D NoC routers with quality-of-service (QoS) mechanism for multi-core systems | |
CN107294746B (zh) | 一种部署业务的方法及设备 | |
Kumar et al. | Towards power efficient wireless NoC router for SOC | |
Kaur | On-chip Networks! Pushing Frontiers with the First Lady of Emerging Technologies | |
Lusala et al. | A hybrid router combining sdm-based circuit swictching with packet switching for on-chip networks | |
CN114079630B (zh) | 基于spn网络的业务保护方法、装置、设备以及存储介质 | |
Aslam et al. | An efficient router architecture and its FPGA prototyping to support junction based routing in NoC platforms | |
Sun et al. | Minimally buffered router and deflection routing algorithm for 3D mesh NoC | |
US9081744B2 (en) | Trellis ring network architecture | |
Satish et al. | Comparative performance analysis of routing topology for noc architecture | |
CN110691032A (zh) | 一种融合自适应和确定性路由算法的分级路由方法及装置 | |
Bitar | Building Networking Applications from a NoC-Enhanced FPGA | |
Darbani et al. | A reconfigurable Network-on-Chip architecture to improve overall performance and throughput | |
Sastry et al. | HDL Design for 32 Port Real Time Tera Hertz (Tbps) Wi-Fi Router ASIC Soft IP Core for Complex Network-on-Chip Wireless Internet & Cloud Computing Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |