CN104064220A - 随机熔丝感测 - Google Patents

随机熔丝感测 Download PDF

Info

Publication number
CN104064220A
CN104064220A CN201410082661.3A CN201410082661A CN104064220A CN 104064220 A CN104064220 A CN 104064220A CN 201410082661 A CN201410082661 A CN 201410082661A CN 104064220 A CN104064220 A CN 104064220A
Authority
CN
China
Prior art keywords
fuse
array
equipment
row
fuses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410082661.3A
Other languages
English (en)
Other versions
CN104064220B (zh
Inventor
J.G.桑德里
H.阿布
C.A.彼得森
M.B.彼得森
B.哈里斯
I.S.沃克
M.艾哈迈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104064220A publication Critical patent/CN104064220A/zh
Application granted granted Critical
Publication of CN104064220B publication Critical patent/CN104064220B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

按照一些实施例，可使感测熔丝的方式以及具体来说是其顺序更为随机，使得更加难以简单地训练装置并且确定熔丝阵列内的存储元件的所有值。一种结果是更安全的存储装置。

Description

随机熔丝感测
技术领域
一般来说，本文涉及熔丝感测。
背景技术
熔丝感测一般指的是包括设置成行和列的位的存储器阵列的感测。一般来说，一次可感测一行，并且可按照多种不同方式来选择那一行的地址。
使用熔丝感测的存储元件的示例包括熔丝、非易失性存储器、一次性可编程存储器和管芯上可编程熔丝。当前熔丝感测协议的一个特性在于，每次按相同顺序执行熔丝感测。所选行的顺序或序列始终相同。
这使熔丝感测协议暴露给所谓的侧信道攻击方法，作为举例，诸如差动电磁分析(DEMA)、差动功率分析(DPA)和潜在特质模型(LTM)。熔丝的值能够在熔丝感测期间被确定。通过将装置放入无限重置循环，并且从各循环的重置同时对装置的同一位置进行测量，黑客能够构建装置内的熔丝值的签名。由于敏感资产有时存储在熔丝中，所以防范这些类型的攻击非常重要。
发明内容
按照本发明的一个方面，提供一种计算机执行的方法，包括：随机选择开始熔丝感测的熔丝地址。
按照本发明的另一方面，提供一种设备，包括：随机数发生器；以及耦合到所述发生器的线性反馈移位寄存器。
附图说明
针对下列附图来描述一些实施例：
图1是一个实施例的示意图；
图2是按照一个实施例的图1所示序列的示意图；
图3是按照一个实施例的用于管芯上可编程熔丝阵列的序列的流程图；
图4是按照一个实施例的熔丝阵列的框图；
图5是本发明的一个实施例的示意图；
图6是按照一个实施例的用于熔丝感测阵列的流程图；
图7是按照一个实施例的熔丝阵列的图示；
图8是按照一个实施例的用于冗余熔断的流程图；
图9是按照一个实施例的用于读取熔丝阵列的序列的流程图；
图10是一个实施例的系统图示；以及
图11是一个实施例的前视图。
具体实施方式
按照一些实施例，可使感测熔丝的方式以及具体来说是感测顺序更为随机，使得更加难以简单地训练装置并且确定熔丝阵列内的存储元件的所有值。一个结果是更安全的存储装置。
在本文所述的一个实施例中，可使用管芯上可编程熔丝。管芯上可编程熔丝可由除了芯片制造商之外的实体在熔丝阵列芯片已经被制造并且运出之后编程。但是，也可使用其它非易失性存储器。
参照图1，管芯10可包括原始设备制造商熔丝控制器12和管芯上或者用户可编程熔丝控制器14。管芯上熔丝控制器14可耦合到映射到各个熔丝总线22的熔丝。这允许不同的接口与管芯上熔丝控制器14进行交互。随后将描述和示出这些接口。
管芯上熔丝控制器可包括定序器16，定序器16执行管芯上可编程熔丝模块30的自动编程。换言之，用户能够简单地指示用户预期的编程，并且定序器16自动负责实现实际执行和实现熔丝编程所需的所有步骤。也耦合到定序器14的是加电状态机18，加电状态机18可负责对熔丝模块行进行随机感测/编程。也就是说，用于编程的行的选择可自动并且随机地进行，以防止黑客干扰那个编程(或者降低这种可能性)。控制器14还包括用于联合测试行动组(JTAG)块20的寄存器。
管芯10耦合到熔丝电压调节器24，熔丝电压调节器24又耦合到管芯上可编程熔丝模块30。外部电压调节器26可耦合到原始设备制造商(OEM)熔丝模块28。
在一些实施例中，管芯上熔丝控制器14和管芯上可编程熔丝模块30与原始设备制造商熔丝控制器12和原始设备制造商熔丝模块28完全隔离并且与之相互独立。这阻止黑客访问原始设备制造商熔丝模块的另一个途径。
因此，参照图2，在一个实施例中，示出用于管芯上可编程熔断的四个不同接口。第一接口是主计算机32。另一个接口是安全性控制器接口34。又一个接口是原始设备制造商JTAG接口36，以及最后一个接口是客户JTAG接口38。接口32-38中的每一个可将信息提供给专用寄存器40，专用寄存器40经由“或”门42与定序器10进行通信。
控制“或”门，使得一次只有一个接口能够向定序器10提供信号。与定序器10的通信仅经由如仲裁器44所执行的原子访问进行。仲裁器44耦合到交叉检测器46，交叉检测器46把来自所选接口的数据存储在寄存器48中。
当到了将数据写入熔丝模块58的时间，熔丝读/写状态机50在获得正确初始电压或者在多级熔丝编程中获得预期电压电平时，向熔丝电压调节器状态机52发出电压调节器启动信号。向熔丝读/写状态机50发出电压调节器完成信号。然后，熔丝读/写状态机50向所选的熔丝模块58的适当块发出编程信号。同时，在一个实施例中，熔丝电压调节器状态机52经由串行并行接口(SPI)主控总线54向熔丝电压调节器56发出信号，以将编程电压VCCFHV驱动到所选熔丝块。
对于各接口，寄存器40控制熔断方法的所有方面，包括电压电平和编程时长。另外，各接口可具有禁用相应接口的机制，例如“或”门42。在不止一个接口同时发出事务的情况下，仲裁器可用来确定哪一个接口和哪一种类型的事务获得访问权。
在一些实施例中，存在四个接口和两种事务类型。一种事务类型是熔丝访问，以及另一种事务类型是对于每个经由SPI主控的熔丝电压调节器访问。各事务类型能够由各接口使用。对于来自四个接口中的每个接口的熔丝访问，地址寄存器的位31可用来向仲裁器指示事务已经就绪。
一旦仲裁器看到位31被设置，则它接受事务，并且将其发送给定序器10。在仲裁器向定序器发送信息之后，仲裁器等待，直到完成位被设置。然后，仲裁器捕获任何所返回信息，并且将那个信息输出到启动事务的接口。一旦事务完成，则仲裁器接受下一个事务。
状态机50获取来自仲裁器的所有输入，并且执行如用户所请求的适当事务。在一些实施例中，它与熔丝58和电压调节器状态机52进行通信，并且保持所有操作的正确定时。在一些实施例中，熔丝电压调节器状态机操控读/写状态机与电压调节器之间的所有事务，并且负责所有定时要求。
用于熔丝状态机写的伪代码如下：
。
用于熔丝状态机读的伪代码如下：
。
参照图3，按照一些实施例，熔丝状态机写协议60可通过软件、固件和/或硬件来实现。在固件和软件实施例中，它可通过一个或多个非暂时计算机可读介质(诸如磁、光或者半导体存储装置)中存储的计算机执行指令来实现。例如，在一个实施例中，它可存储在适当控制器、例如控制器14内。
状态机60序列可开始于用户请求被编程的数据中的移位，如框62所示。然后，升高电压调节器电压，如框64所示。以所选电压电平每次对一位进行编程，如框66所示。如果这是最后一个电平，则该流程结束，如在菱形框68所确定。否则，在框64将电压调节器电压升高到下一电平，并且该流程重复进行。
在编程完成之后，对纠错和控制(ECC)位进行编程，如框70所示。然后，读取刚编程的数据，如框72所示。最后，使用ECC位来校验已经读出的所编程数据(框74)。如果数据正确(菱形框76)，则该流程结束，否则，该流程重复进行，以便再进行编程。
在读操作期间，已经编程的每行被读回和比较。如果ECC数据匹配，则该数据是有效的并且能够被使用。
熔丝阵列架构80按常规包括多个模块。各模块可包括四组。每组可包含四个熔丝块，每个块通常为1000位。各熔丝块可包括各有32位的32行。因此，如图4所示，模块0(编号为81)可包括四组0-3(编号为82)。每组包括多个块84。可组合任何数量的模块以创建熔丝阵列80。
对熔丝块的访问经由寻址进行。要感测的行的地址作为模块号、组号、块号和行号的串接来得出。一旦使用地址从熔丝块感测了熔丝行，则相同地址可用来将熔丝内容存储到芯片上随机存取存储器中。
常规熔丝感测技术的可预测性通常被黑客有利地用于侧信道攻击中。这种攻击途径可通过使熔丝感测算法随机化来降低。在一个实施例中，每当要执行熔丝感测时，这种随机化可使用随机数发生器(RNG)对线性反馈移位寄存器计数器(LFSR)提供种子。LFSR定时成通过寄存器将信号从一个最高有效位推进到下一个。然后，一些输出经过“异或”，并且反馈到移位寄存器输入。计数器用来提供要感测的下一个熔丝行的地址。下列伪代码示出该算法：
。
图5所示的熔丝感测状态机86中的逻辑全部可基于随机计算的地址。因此，熔丝被感测并且存储到随机存取存储器中的顺序对逻辑没有影响。使用线性反馈移位寄存器计数器使初始熔丝感测地址随机化防止了黑客确定熔丝的状态，保护了安全资产。
因此，如图5所示，状态机86可包括随机数发生器(RNG)98，RNG 98向线性反馈移位寄存器(LFSR)计数器90提供种子。这个种子改变行选择的起始顺序，以及由于LFSR的性质，每当感测行的块时改变感测行的序列。将移位寄存器计数器90提供给熔丝接口(I/F)92，I/F 92则将地址提供给熔丝阵列80。在一个实施例中，熔丝阵列80的输出可存储在随机存取存储器(RAM)91中。但是，任何技术可用来使寻址协议随机化。在一些实施例中，可使用不止一个LFSR与RNG 98。
图6所示的用于实现随机化熔丝感测的序列94可通过软件、固件和/或硬件来实现。在软件和固件实施例中，它可实现为一个或多个非暂时计算机可读介质(诸如磁、光或者半导体存储器)中存储的计算机执行指令。作为其它示例，这类装置的示例包括状态机86以及常规处理器和常规随机存取存储器。在一些实施例中，例如，线性反馈移位寄存器计数器可以是硬件装置，以及在其它实施例中，它可完全或部分通过软件来实现。
图6所示的序列94开始于获得随机数生成的种子，如框96所示。通常，这响应于访问熔丝阵列的请求而发生。然后，种子用来得出地址，如框99所示。在一个实施例中，可将种子提供给线性反馈移位寄存器计数器，计数器输出采取熔丝行地址的形式的随机生成的地址。然后，通过将地址驱动到熔丝阵列80，这个地址被用来拣选第一行以感测所选行的熔丝，如框100所示。在一个实施例中，后续行可由LFSR按顺序一个接一个地随机选择。LFSR不会两次选择同一行；而是，它每次选择未选取行。在一个实施例中，熔丝阵列将所选数据输出到随机存取存储器91。在其它实施例中可使用列感测。另外，也可使用二维块感测，其中随机选择起始块地址。
在菱形框102的检查确定是否已经感测了所有行。如果不是，则该流程重复进行，否则该流程可结束。
在一些实施例中，可使用多种随机选择技术。例如，除了所选块的随机选择行之外，还可选择模块、组和块中的一个或多个。也就是说，在一些实施例中，具有随机数生成的种子的独立LSFR可用于从行到块、到组、到模块的预期粒度中的每种粒度。
其它实施例可使用与LFSR不同的其它技术。例如，随机数发生器可选择要服务的行。存储装置或者记分板可存储已经选择的行。因此，如果重新选择如通过检查记分板所确定的行，则指示随机选择器随机拣选另一行。
在一些情况下，用于解决熔丝的黑客攻击的其它技术可与上述随机感测顺序概念结合使用。在一些情况下，这些组合可产生增效结果。
例如，在一些实施例中，用来存储关键信息的位数可增加。作为一个示例，单个位可增加到位串，其中有些位与其它位互补。在一些实施例中，除了沿一个可访问行存储位串之外，位还可沿通过相继地读取一系列行所读取的列来扩展。另外，还可使列中的位与行中的对应位互补。然后，通过读取行中的位串和列中的互补位串并且比较两个串，能够识别攻击。例如，在升高电压的攻击中，攻击者必须在正确时间将电压升高三次，以便改变列中的每个位。以及只将所有位改变成一会被识别为不正确的熔丝值，因为各代码由一和零组成。类似地，可阻止其它攻击。
参照图7，熔丝阵列集成电路110可包括包含位的存储器或熔丝阵列112，位可设置在沿页面垂直延伸的行以及跨页面水平延伸的列中。当然，其它布置也是可能的。列可由列地址电路114来访问以用于读和写。行可由行地址电路116来访问以用于读或写。被访问单元的状态能够使用读出放大器118来确定。电路114、116和读出放大器118的操作可由控件120(作为两个示例，控件可以是微控制器或微处理器)来控制。
参照图8，用于冗余熔断的序列122可通过软件、固件或硬件来实现。在软件和固件实施例中，它可通过更多个非暂时计算机可读介质(诸如磁、光或者半导体存储装置)中存储的计算机执行指令来实现。作为一个实施例，序列可由控件120来实现。还设想了其它变化。
序列122开始于确定是否有将要存储的位，如菱形框124所示。如果是的话，则可创建多位代码串，如框126所示。因此，例如，如果预计零指示服务提供，则代码串能够由不止一位组成，其中例如中央位指示代码，串中的其它位只是代码的补码。本领域的技术人员可设想其它变化。然后，多位代码串沿行存储在可寻址位置中，如框128所示。
随后，将代码串转换成补码，如框130所示。例如，将代码010转换为101。然后，互补代码串可沿列存储。因此，在始终读取行而不是列的一个实施例中，为了取出整列存储代码互补串，必须读取一系列连续行。然后，补码被存储在列中，如框132所示。
当到了访问代码串的时间，可使用图9所示的序列134。与图8的序列相似，这个序列134可通过软件、固件和/或硬件来实现。在软件和固件实施例中，它可通过一个或多个非暂时计算机可读介质(诸如磁、光或者半导体存储装置)中存储的计算机执行指令来实现。在一些实施例中，它也可由图7所示的控件120来实现。
图9的序列开始于一个接一个地读取行，如框136所示。可依次读取行，或者读取行的序列可随机化，使得每当读取行时，使用不同的序列。然后，通过读取包括该代码的一系列行以及包括补码的一系列行，来提取代码串及其补码，如框138所示。比较代码串及其补码，如框140所示。如果在菱形框142确定匹配，则代码串可被接受为有效的或真实的，如框144所示。否则，可拒绝代码串，如框146所示，并且服务停止。
在一些实施例中，能够组合针对黑客攻击的多重防御。例如，在一个实施例中，熔丝阵列的随机寻址能够与分开可寻址的管芯上和非管芯上可编程熔丝阵列相结合。在其它实施例中，随机寻址的熔丝阵列可利用冗余熔丝编码。在其它实施例中，随机寻址技术可与上述技术的任一种相结合。本发明并不局限于管芯上可编程熔丝实施例。
图10示出系统700的一个实施例。在实施例中，系统700可以是媒体系统，但是系统700并不局限于这个上下文。例如，系统700可结合到个人计算机(PC)、膝上型计算机、超膝上型计算机、平板、触摸板、便携计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能装置(例如智能电话、智能平板或者智能电视机)、移动因特网装置(MID)、消息传递装置、数据通信装置等等中。
在实施例中，系统700包括耦合到显示器720的平台702。平台702可从诸如内容服务装置730或者内容传递装置740之类的内容装置或者其它类似内容源来接收内容。包括一个或多个导航特征的导航控制器750可用来与例如平台702和/或显示器720进行交互。下面更详细描述这些组件中的每一个。
在实施例中，平台702可包括芯片组705、处理器710、存储器712、存储装置714、图形子系统715、应用716和/或无线电单元718的任何组合。芯片组705可提供处理器710、存储器712、存储装置714、图形子系统715、应用716和/或无线电单元718之间的相互通信。例如，芯片组705可包括能够提供与存储装置714的相互通信的存储装置适配器(未示出)。
处理器710可实现为复杂指令集计算机(CISC)或简化指令集计算机(RISC)处理器、x86指令集兼容处理器、多核或者任何其它微处理器或中央处理单元(CPU)。在实施例中，处理器710可包括双核处理器、双核移动处理器等等。处理器可连同存储器712一起实现图3、图6、图8和图9的序列。
存储器712可实现为易失性存储器装置，诸如但不限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)或静态RAM(SRAM)。
存储装置714可实现为非易失性存储装置，诸如但不限于磁盘驱动器、光盘驱动器、磁带驱动器、内部存储装置、附连存储装置、闪存、电池支持的SDRAM(同步DRAM)和/或网络可访问存储装置。在实施例中，例如，存储装置714可包括在包括多个硬盘驱动器时增加对于有价值数字媒体的存储性能增强保护的技术。
图形子系统715可执行诸如静止或视频之类的图像的处理以供显示。例如，图形子系统715可以是图形处理单元(GPU)或者视觉处理单元(VPU)。模拟或数字接口可用来在通信上耦合图形子系统715和显示器720。例如，接口可以是高清晰度多媒体接口、DisplayPort、无线HDMI和/或符合无线HD的技术中的任一个。图形子系统715可集成到处理器710或芯片组705中。图形子系统715可以是通信上耦合到芯片组705的独立卡。
本文所述的图形和/或视频处理技术可通过各种硬件架构来实现。例如，图形和/或视频功能性可集成在芯片组内。备选地，可使用分立图形和/或视频处理器。作为又一个实施例，图形和/或视频功能可通过包括多核处理器的通用处理器来实现。在另一实施例中，这些功能可在消费电子装置中实现。
无线电单元718可包括一个或多个无线电单元，它们能够使用各种适当的无线通信技术来传送和接收信号。这类技术可涉及跨一个或多个无线网络的通信。示范无线网络包括(但不限于)无线局域网(WLAN)、无线个人区域网(WPAN)、无线城域网(WMAN)、蜂窝网络和卫星网络。在跨这类网络的通信中，无线电单元718可按照任何版本的一个或多个适用标准来操作。
在实施例中，显示器720可包括任何电视机类型监视器或显示器。显示器720可包括例如计算机显示屏幕、触摸屏显示器、视频监视器、类似电视机的装置和/或电视机。显示器720可以是数字和/或模拟的。在实施例中，显示器720可以是全息显示器。另外，显示器720可以是可接收视觉投影的透明表面。这类投影可传送各种形式的信息、图像和/或对象。例如，这类投影可以是移动增强现实(MAR)应用的视觉覆盖。在一个或多个软件应用716的控制下，平台702可在显示器720上显示用户界面722。
在实施例中，内容服务装置730可由任何国家的、国际的和/或独立的服务来接管，并且因而是平台702经由例如因特网可访问的。内容服务装置730可耦合到平台702和/或显示器720。平台702和/或内容服务装置730可耦合到网络760，以便向和从网络760传递(例如发送和/或接收)媒体信息。内容传递装置740也可耦合到平台702和/或显示器720。
在实施例中，内容服务装置730可包括有线电视盒、个人计算机、网络、电话、因特网使能装置或者能够传递数字信息和/或内容的设备、以及能够在内容提供商与平台702和/或显示器720之间经由网络760或者直接地单向或双向传递内容的任何其它类似装置。将会理解，可经由网络760向和从系统700中组件的任一个和内容提供商单向和/或双向传递内容。内容的示例可包括任何媒体信息，包括例如视频、音乐、医疗和游戏信息等等。
内容服务装置730接收内容，诸如包括媒体信息的有线电视节目、数字信息和/或其它内容。内容提供商的示例可包括任何有线或卫星电视或无线电或者因特网内容提供商。所提供的示例并不是意在限制本发明的实施例。
在实施例中，平台702可从具有一个或多个导航特征的导航控制器750接收控制信号。例如，控制器750的导航特征可用来与用户界面722进行交互。在实施例中，导航控制器750可以是定点装置，其可以是允许用户将空间(例如连续并且多维的)数据输入计算机中的计算机硬件组件(特别是人类界面装置)。诸如图形用户界面(GUI)之类的许多系统以及电视机和监视器允许用户使用形体姿态来控制并且将数据提供给计算机或电视机。
通过显示器上显示的指针、光标、聚焦环或者其它视觉指示符的移动，可在显示器(例如显示器720)上仿效控制器750的导航特征的移动。例如，在软件应用716的控制下，位于导航控制器750上的导航特征可映射到例如用户界面722上显示的虚拟导航特征。在实施例中，控制器750可以不是分开的组件，而是集成到平台702和/或显示器720中。但是，实施例并不局限于本文所示或所述的元件或上下文。
在实施例中，驱动器(未示出)可包括使用户能够例如在初始引导之后通过触摸按钮(在被启用时)来立即接通和关断平台702(例如电视机)的技术。程序逻辑可允许平台702在平台被“关断”时，将内容流播到媒体适配器或者其它内容服务装置730或者内容传递装置740。另外，例如，芯片组705可包括对5.1环绕声音频和/或高清晰度7.1环绕声音频的硬件和/或软件支持。驱动器可包括用于集成图形平台的图形驱动器。在实施例中，图形驱动器可包括外围部件互连(PCI)Express图形卡。
在各种实施例中，可集成系统700中所示组件的任一个或多个。例如，可集成平台702和内容服务装置730，或者可集成平台702和内容传递装置740，或者例如可集成平台702、内容服务装置730和内容传递装置740。在各种实施例中，平台702和显示器720可以是集成单元。例如，可集成显示器720和内容服务装置730，或者可集成显示器720和内容传递装置740。这些示例并不是要限制本发明。
在各种实施例中，系统700可实现为无线系统、有线系统或者两者的组合。当实现为无线系统时，系统700可包括适合于通过无线共享介质进行通信的组件和接口，诸如一个或多个天线、发射器、接收器、收发器、放大器、滤波器、控制逻辑等等。无线共享介质的示例可包括无线谱的一些部分，例如RF谱等等。当实现为有线系统时，系统700可包括适合于通过有线通信介质进行通信的组件和接口，诸如输入/输出(I/O)适配器、将I/O适配器与对应有线通信介质连接的物理连接器、网络接口卡(NIC)、盘控制器、视频控制器、音频控制器等等。有线通信介质的示例可包括电线、电缆、金属引线、印刷电路板(PCB)、底板、交换结构、半导体材料、双绞线、同轴电缆、光纤等等。
平台702可建立一个或多个逻辑或物理信道以传递信息。信息可包括媒体信息和控制信息。媒体信息可指表示要送往用户的内容的任何数据。内容的示例可包括例如来自语音对话的数据、视频会议、流播视频、电子邮件(“email”)消息、语音邮件消息、字母数字符号、图形、图像、视频、文本等等。来自语音对话的数据可以是例如话音信息、静寂周期、背景噪声、舒适噪声、信号音等等。控制信息可指表示用于自动化系统的命令、指令或控制字的任何数据。例如，控制信息可用于通过系统路由媒体信息，或者指示节点以预定方式处理媒体信息。但是，实施例并不局限于图10所示或所述的元件或上下文。
如上所述，系统700可按照变化物理样式或形状因数来实施。图11示出其中可实施系统700的小形状因数装置800的实施例。在实施例中，例如，装置800可实现为具有无线能力的移动计算装置。例如，移动计算装置可指具有处理系统和移动电源或电力供应(例如一个或多个电池)的任何装置。
如上所述，移动计算装置的示例可包括个人计算机(PC)、膝上型计算机、超膝上型计算机、平板、触摸板、便携计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能装置(例如智能电话、智能平板或者智能电视机)、移动因特网装置(MID)、消息传递装置、数据通信装置等等。
移动计算装置的示例还可包括设置成供人佩戴的计算机，诸如手腕计算机、手指计算机、指环计算机、眼镜计算机、皮带夹计算机、臂章计算机、靴式计算机、服饰计算机和其它可佩戴计算机。在实施例中，例如，移动计算装置可实现为智能电话，其能够运行计算机应用以及语音通信和/或数据通信。虽然作为举例可采用实现为智能电话的移动计算装置来描述一些实施例，但是可理解，其它实施例也可使用其它无线移动计算装置来实现。实施例并不局限于这个上下文。
在一些实施例中，处理器710可与照相机722和全球定位系统传感器720进行通信。在软件和/或固件实施例中，耦合到处理器710的存储器712可存储用于实现图2所示序列的计算机可读指令。
如图6所示，装置800可包括壳体802、显示器804、输入/输出(I/O)装置806和天线808。装置800还可包括导航特征812。显示器804可包括用于显示适合于移动计算装置的信息的任何适当显示单元。I/O装置806可包括用于将信息输入移动计算装置中的任何适当I/O装置。I/O装置806的示例可包括字母数字键盘、数字小键盘、触摸板、输入按键、按钮、开关、摇臂开关、话筒、扬声器、语音识别装置和软件等等。信息也可通过话筒输入到装置800中。这种信息可由语音识别装置来数字化。实施例并不局限于这个上下文。
各种实施例可使用硬件元件、软件元件或者它们两者的组合来实现。硬件元件的示例可包括处理器、微处理器、电路、电路元件(例如晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑装置(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等等。软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或者它们的任何组合。确定实施例是否使用硬件元件和/或软件元件来实现可按照任何数量的因素而改变，诸如预期计算速率、功率等级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束。
本文所述的图形处理技术可通过各种硬件体系结构来实现。例如，图形功能性可集成在芯片组内。备选地，可使用分立图形处理器。作为又一个实施例，图形功能可通过包括多核处理器的通用处理器来实现。
本说明书中提到“一个实施例”或“实施例”表示结合该实施例所述的具体特征、结构或特性包含在本发明所涵盖的至少一个实现中。因此，短语“一个实施例”或者“在一个实施例中”的出现不一定都表示同一个实施例。此外，具体特征、结构或特性可通过与所示具体实施例不同的其它适当形式来创立，并且所有这类形式均可涵盖于本申请的权利要求中。
虽然针对有限数量的实施例描述了本发明，但是本领域的技术人员将会从中知道大量修改和变更。所附权利要求意在涵盖落入本发明的真实精神和范围之内的所有这类修改和变更。

Claims (19)

1. 一种计算机执行的方法，包括：
随机选择开始熔丝感测的熔丝地址。
2. 如权利要求1所述的方法，包括：随机选择要感测的初始行。
3. 如权利要求2所述的方法，包括：使用随机数发生器来选择所述行。
4. 如权利要求3所述的方法，包括：使用所述发生器来产生计数器的种子。
5. 如权利要求3所述的方法，包括：重复地随机拣选要感测的不同行，直到感测了所有行。
6. 如权利要求5所述的方法，包括：使用具有线性反馈移位寄存器的计数器。
7. 如权利要求5所述的方法，包括：随机选择要感测的行的模块、组或块中的一个或多个。
8. 如权利要求7所述的方法，包括：随机选择要感测的模块、组、块和行中的每个。
9. 如权利要求1所述的方法，包括提供包括至少一个互补位的第一位串以记录状态，并且包括沿第一方向的地址线存储所述第一串以及在不同方向的地址线中存储与第一串互补的第二串。
10. 如权利要求1所述的方法，包括选择具有管芯上可编程熔丝阵列的第一熔丝阵列中的熔丝地址，并且包括仅与所述第一熔丝阵列分开可访问的第二熔丝阵列。
11. 一种设备，包括：
随机数发生器；以及
耦合到所述发生器的线性反馈移位寄存器。
12. 如权利要求11所述的设备，包括耦合到所述寄存器的熔丝阵列。
13. 如权利要求12所述的设备，其中，所述寄存器随机拣选熔丝阵列地址。
14. 如权利要求11所述的设备，其中，所述熔丝阵列是管芯上可编程熔丝阵列。
15. 如权利要求12所述的设备，包括控件，所述控件沿第一地址线存储作为至少两个不同状态的位串的值，以及在与所述第一地址线垂直的第二地址线中存储互补串。
16. 如权利要求14所述的设备，包括不是管芯上可编程的第二阵列，所述第一阵列和第二阵列使用不同密码来访问。
17. 如权利要求11所述的设备，包括操作系统。
18. 如权利要求11所述的设备，包括电池。
19. 如权利要求11所述的设备，包括固件以及更新所述固件的模块。
CN201410082661.3A 2013-03-07 2014-03-07 随机熔丝感测 Expired - Fee Related CN104064220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/788028 2013-03-07
US13/788,028 US9922720B2 (en) 2013-03-07 2013-03-07 Random fuse sensing

Publications (2)

Publication Number Publication Date
CN104064220A true CN104064220A (zh) 2014-09-24
CN104064220B CN104064220B (zh) 2018-09-11

Family

ID=50241127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410082661.3A Expired - Fee Related CN104064220B (zh) 2013-03-07 2014-03-07 随机熔丝感测

Country Status (4)

Country Link
US (1) US9922720B2 (zh)
EP (1) EP2775403B1 (zh)
CN (1) CN104064220B (zh)
TW (1) TWI587138B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217498B2 (en) * 2016-09-12 2019-02-26 Qualcomm Incorporated Techniques for preventing tampering with PROM settings
US11310028B2 (en) 2019-01-31 2022-04-19 The Boeing Company Tamper resistant counters
US11295826B1 (en) 2021-03-30 2022-04-05 Nxp B.V. OTP control logic with randomization for sensing and writing fuse values

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864262A (zh) * 2003-10-06 2006-11-15 国际商业机器公司 电可编程反熔丝和由它构成的电路
US20090010424A1 (en) * 2007-07-05 2009-01-08 Broadcom Corporation System and Methods for Side-Channel Attack Prevention
US20090154244A1 (en) * 2007-12-14 2009-06-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20110141791A1 (en) * 2007-03-23 2011-06-16 Sigmatel, Inc. System and method to control one time programmable memory
US20110270759A1 (en) * 2001-07-10 2011-11-03 American Express Travel Related Services Company, Inc. System and method for generating an unpredictable number using a seeded algorithm

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2802668B1 (fr) 1999-12-15 2002-02-08 St Microelectronics Sa Procede de transfert securise de donnees
WO2002043152A2 (en) * 2000-11-27 2002-05-30 Koninklijke Philips Electronics N.V. Poly fuse rom
US6445606B1 (en) * 2001-05-10 2002-09-03 Koninklijke Philips Electronics N.V. Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor
US6944083B2 (en) 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US7437531B2 (en) 2004-09-30 2008-10-14 Intel Corporation Testing memories
US7737763B2 (en) * 2007-02-13 2010-06-15 International Business Machines Corporation Virtual electronic fuse apparatus and methodology
US7573762B2 (en) 2007-06-06 2009-08-11 Freescale Semiconductor, Inc. One time programmable element system in an integrated circuit
US7924596B2 (en) 2007-09-26 2011-04-12 Intel Corporation Area efficient programmable read only memory (PROM) array
EP2133882B1 (en) 2008-06-13 2015-08-12 EM Microelectronic-Marin SA Non-volatile memory device and method for secure readout of protected data
EP2350910B1 (en) * 2008-11-24 2018-07-25 Certicom Corp. System and method for hardware based security
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
TWI480881B (zh) * 2010-08-20 2015-04-11 Chien Shine Chung 單次性可編程記憶體、電子系統、及提供單次性可編程記憶體之方法
US9003246B2 (en) * 2012-09-29 2015-04-07 Intel Corporation Functional memory array testing with a transaction-level test engine
US9107069B2 (en) * 2012-10-11 2015-08-11 Nordic Semiconductor Asa Addressable radio device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110270759A1 (en) * 2001-07-10 2011-11-03 American Express Travel Related Services Company, Inc. System and method for generating an unpredictable number using a seeded algorithm
CN1864262A (zh) * 2003-10-06 2006-11-15 国际商业机器公司 电可编程反熔丝和由它构成的电路
US20110141791A1 (en) * 2007-03-23 2011-06-16 Sigmatel, Inc. System and method to control one time programmable memory
US20090010424A1 (en) * 2007-07-05 2009-01-08 Broadcom Corporation System and Methods for Side-Channel Attack Prevention
US20090154244A1 (en) * 2007-12-14 2009-06-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
EP2775403A2 (en) 2014-09-10
TWI587138B (zh) 2017-06-11
TW201510726A (zh) 2015-03-16
US9922720B2 (en) 2018-03-20
EP2775403B1 (en) 2018-09-26
CN104064220B (zh) 2018-09-11
EP2775403A3 (en) 2014-11-26
US20140254234A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN110648138B (zh) 基于区块链的交易查询、交易数据处理方法、装置及设备
CN107977665A (zh) 一种发票中关键信息的识别方法及计算设备
CN110097019A (zh) 字符识别方法、装置、计算机设备以及存储介质
CN107025480A (zh) 图像生成方法及其设备
CN104346224B (zh) 使用组页面错误描述符来处理上下文切换和进程终止
JP5840712B2 (ja) オンダイのプログラム可能なヒューズ
CN103258173A (zh) 穿戴式设备、用于卡的写入系统和写入方法
KR20160069279A (ko) Poi 정보를 제공하기 위한 방법 및 그 전자 장치
CN108304503A (zh) 一种数据的处理方法、装置及设备
CN104064220A (zh) 随机熔丝感测
CN109615171A (zh) 特征阈值确定方法及装置、问题对象确定方法及装置
CN104054049A (zh) 减少由cpu执行以便复制源数据从而实现对源数据的并行处理的读/写操作的数量
CN109597987A (zh) 一种文本还原方法、装置及电子设备
CN106605243A (zh) 由无特权应用进行的图形工作量提交
TW202134974A (zh) 跨境支付方法、裝置、設備及系統
CN107682691A (zh) 一种相机对焦校准的方法、终端及计算机可读存储介质
KR101852986B1 (ko) 중복 퓨즈 코딩을 위한 컴퓨터 실행 방법, 정보 저장 장치 및 비일시적 컴퓨터 판독 가능 매체
CN110032562B (zh) 一种存储业务记录的方法及装置
CN104036827B (zh) 基于位的熔丝修复
CN103888342A (zh) 交互方法及装置
CN110457430A (zh) 一种文本的溯源检测方法、装置及设备
CN104025035B (zh) 当执行迭代处理连续数据的程序时减少对存储器io请求的数量
CN110232417A (zh) 图像识别方法、装置、计算机设备及计算机可读存储介质
CN108734556A (zh) 推荐应用的方法及装置
CN107633170A (zh) 一种结合硬件特性与传感器的安卓模拟器检测方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180911

Termination date: 20210307