CN104062955A - 基于mpc8280的分布式飞行控制计算机控制系统 - Google Patents

Abstract

本发明公开了一种基于MPC8280的分布式飞行控制计算机控制系统，将MPC8280及FlexRay总线有效结合用于航空领域，适合飞行控制、飞行仿真等多种应用的需求，弥补了现有技术中将MPC8280及FlexRay总线用于飞行控制领域的空白，解决了现有飞行控制领域容错算法、飞行器控制律以及任务逻辑处理复杂的问题。

Description

基于MPC8280的分布式飞行控制计算机控制系统

技术领域

本发明属于航空电子技术领域，具体涉及基于MPC8280的分布式飞行控制计算机控制系统。

背景技术

现有分布式飞行控制计算机其CPU单元采用MPC565芯片，内部通信总线采用CAN。存在的主要缺点一是CPU运算速度低（系统时钟最高56MHz），不能满足现代无人机飞行控制对计算机计算速度的要求；二是计算机内部通信总线通信速率低（1MBPS），不能满足计算机内部信息交换速度要求。

MPC8280是Freescale公司PowerQUICC系列处理器，G2LE内核单位频率运算能力高。通过Dhystone2.1标准测试，其运算能力可以达到400MIPS以上，且芯片自身功耗小于3W。MPC8280的通信处理模块上集成有很多外围通信控制器，并包含了一个请求驱动的精简指令集内核，可以执行微代码以支持不同的通信协议。MPC8280主内核采用了G2_LE内核，它是MPC603e微控制器的嵌入式版本，拥有16KB指令Cache和16KB数据Cache，并且具有硬件浮点运算单元。上述特性，使其具备极高的可扩展性和较强的性能，，MPC8280只在计算机处理领域得到了广泛的应用，但是，目前在航空领域没有采用MPC8280作为控制器的飞行控制系统。

FlexRay总线是一种近年来发展起来的新型车载总线，具有时间触发、高容错能力、低传输延迟和高通信速率等特点，被用以替代CAN来作为汽车主干网。时间触发、低延迟和高速率的特点，符合飞行控制计算机的硬实时特性，极高的容错能力也应对复杂的飞行环境。FlexRay的通信速率为单通道10Mbps，是CAN总线的10倍，因而能够有效提高复杂分布式飞行控制计算机的内部总线带宽，降低其负载率。但是，目前FlexRay总线没有用在航空领域，因此，将FlexRay总线用于航空领域是现有技术亟待解决的问题。

发明内容

本发明所要解决的技术问题是：提供一种基于MPC8280的分布式飞行控制计算机控制系统，将MPC8280及FlexRay总线有效结合用于航空领域，适合飞行控制、飞行仿真等多种应用的需求，弥补了现有技术中将MPC8280及FlexRay总线用于飞行控制领域的空白，本发明从提高分布式飞行控制计算机CPU运算速度（400MHz）和提高内部通信总线速率（10MBPS）二点上入手，将新型CPU和新型通信总线型结合，解决了现有飞行控制领域容错算法、飞行器控制律以及任务逻辑处理复杂的问题。

本发明为解决上述技术问题，采用如下技术方案：

基于MPC8280的分布式飞行控制计算机控制系统，包括电源模块、MPC8280最小系统、CPLD接口电路、CAN总线、串行通信接口、以太网接口，还包括FlexRay总线，其中MPC8280最小系统与CPLD接口电路、FlexRay总线、串行通信接口以及以太网接口直接连接，CAN总线的数据地址总线和控制信号通过CPLD内部逻辑实现与MPC8280的交互。

所述MPC8280最小系统包括实时时钟、系统时钟、Flash存储器、SDRAM存储器、EEPROM存储器；Flash存储器用于存储操作系统映像和用户程序数据；EEPROM存储器用于存储MPC8280的硬件复位配置字和引导装载程序；SDRAM存储器作为程序执行的内存；系统时钟为100MHz晶振，并通过零延时缓冲器CY2305实现晶振频率的分布式同步。

所述CAN总线、串行通信接口、FlexRay总线均包括4路，以太网接口包括2路，4路CAN总线、串行通信接口、FlexRay总线及2路以太网接口均与背板连接。

所述电源模块的输入为28V航空电源，输出电压为5V、3.3V、1.5V。

串行通信接口采用RS232标准接口，以太网接口采用MPC8280的FCC单元作为控制器，并采用intel公司的LXT971通过RJ45标准接口实现MII接口。

与现有技术相比，本发明具有如下有益效果：

1、采用MPC8280微控制器作为主处理器，具有高性能、低功耗的特性，适合飞行控制、飞行仿真等多种应用的需求。

2、采用FlexRay总线作为内部总线，能够提高飞行控制计算机单元间通信的效率和可靠性，符合飞行控制计算机的硬实时特性，极高的容错能力也应对复杂的飞行环境。

3、设计了4路CAN总线，实现对旧型分布式计算机的向下兼容。

4、采用CPLD实现MPC8280外部总线60x总线对SJA1000的接口逻辑，提高了设计的灵活性，同时避免了GPIO扩展SJA1000造成的CPU占用率过高的问题。

附图说明

图1 是本发明整体结构框图。

图2 是CPLD内部的逻辑结构图。

图3 是微控制器MPC8280与两种总线控制器的接口逻辑与信号连接。

图4是SJA1000写操作的总线时序图。

图5是分布式飞行控制计算机背板连接框图。

具体实施方式

下面结合附图对本发明的技术方案进行详细说明：

如图1所示，CPU单元的最小系统包括：Flash存储器，用于存储操作系统映像和用户程序数据；EEPROM存储器，用于存储MPC8280的硬件复位配置字和bootloader程序；SDRAM存储器作为程序执行的内存；系统时钟为100MHz，通过零延时缓冲器CY2305实现晶振频率的分布式同步。通过MPC8280的存储器控制器扩展多路内部总线，其中CAN总线控制器SJA1000通过CPLD实现接口逻辑，FlexRay通信控制器MFR4310直接与MPC8280的60x总线相连。串行通信接口、以太网接口以及GPIO均通过MPC8280的通信管理单元实现。整个CPU板的电源输入为28V航空电源，经由两级电源设计，分别产生外围电路的5V、3.3V和处理器内核使用的1.5V。

如图2所示，由于CPU单元的MCU最小系统已经扩展了多路存储器，剩下的片选信号数目有限，而需要扩展的总线控制器多达8路，因此需要适当的地址译码逻辑来产生足够的片选信号。地址译码模块的原理就是利用多余的地址信号来通过组合逻辑产生片选。SJA1000内部寄存器数量不多，仅需要8位地址线，设计中从核心板引出13根地址线——A[19-31]。其中冗余的地址信号都可以用来实现各种译码和接口逻辑。接口逻辑模块用来将MPC8280分离的数据地址总线信号经过适当的接口逻辑，转换成SJA1000需要的数据地址复用总线。通过分析两者的接口时序，可以发现通过已有控制信号和冗余地址信号能够实现这样的逻辑，这些将在下一节做详细说明。最后，同样由于扩展了多路系统总线，需要使用大量的外部中断信号。但是由于优先级的问题，各路总线如果使用不同的优先级，会产生低优先级通道被阻塞的问题。因此，本文利用CPLD将多路中断信号通过多输入与门合并起来，通过一个外部中断信号输入MPC8280。当MPC8280采集到中断信号后，通过查询各通信控制器来判断中断来源。

如图3所示，FlexRay通信控制器MFR4310的接口电路为常规的外部总线扩展，而CAN总线控制器SJA1000相对特殊。SJA1000的外部总线是数据地址复用的，并且其驱动电平为5V。由于MPC8280的数据地址总线分离，并且工作电压为3.3V，要实现MPC8280扩展SJA1000，就必须在中间实现接口逻辑和电平转换。设计中采用了Altera的MAXII CPLD来完成接口逻辑，并使用总线缓冲器SN74LVCC3245芯片来实现电平转换。CPLD的主要任务是将GPCM的控制信号通过组合逻辑的方式转换成SJA1000所需要的信号。MPC8280的数据总线经过总线缓冲器SN74LVCC3245的电平转换后直接与SJA1000的外部总线AD[0-7]相连。其他控制信号与异步存储器类似，唯一区别是多了锁存信号，这是SJA1000外部总线的数据地址复用造成的。设计中使用22.1184MHz作为SJA1000内部波特率发生器的时钟源。复位信号使用MPC8280的GPIO来实现，方便软件复位。

SJA1000有两个输出引脚TX0和TX1，它们对应着SJA1000内部的两个输出驱动器。通过SJA1000的输出控制寄存器OCR可以配置输出驱动器的输出模式和输出电平。RX0和RX1是SJA1000内部差分接收比较器的输入引脚，在不外接总线收发器（如TJA1050等）时，这两个引脚可以直接与CANH和CANL相连，但是此种方案电磁兼容性明显弱于外接总线收发器的方案。由于RX1的电平比RX0的高时读显性，反之读隐性，因此通常的设计中都给RX1一个固定电平2.5V，这样RX0可以单独作为接收端口使用。然而这样的设计存在一个缺陷，就是输入信号会经过差分接收比较器，造成了一定的延时。更好的方案是将SJA1000内部的时钟分频寄存器的CBP位直接置一，将差分接收比较器旁路。CPU单元的设计中，兼顾了两种设计方法。除去数据总线是双向的以外，所有SJA1000的控制信号都是单方向从CPLD输出到SJA1000的，可以直接采用3.3V TTL电平来驱动。SJA1000的接口逻辑主要通过CPLD实现数据地址总线复用，即将数据和地址信号进行并转串的逻辑。读写周期可以划分为顺序执行的两个步骤：地址锁存和数据读写。课题中设计的思路就是用MPC8280的数据总线D[0-7]先后传输地址信号和数据信号，通过A31地址线来区分D[0-7]上的数据类型，通过A30来判断D[0-7]的传输方向。

如图4所示，锁存信号ALE为低电平有效时，执行的任务为写地址，所以写使能信号WE和总线类型选择的A31应当为低电平。CPLD输出的片选信号应当满足SJA1000的时序要求，即在地址锁存结束了tLLWL的时长后有效。方向信号DIR既被用来作为CPLD内部双向数据线的标识，也被用来控制总线缓冲器SN74LVCC3245的信号方向，因为该方向与总线读写方向一致。为1号CAN总线分配地址空间为0xFD000000，那么写地址和读写数据的内存指针就应当如下表所示。这样通过一系列的指针操作，就可以实现对SJA1000中各寄存器和缓冲区的读写操作,如表1所示。

表1

地址	功能	操作方法
			0xFD000000	写地址	*(0xFD000000)=addr
0xFD000001	写数据	*(0xFD000001)=data
			0xFD000003	读数据	data=*(0xFD000003)

FlexRay总线位速率较高，在总线输出差分信号端口上，采用了共模扼流圈和分离式终端电阻降低共模干扰并实现阻抗匹配。

图5为飞行控制计算机的背板连接框图，本发明飞行控制系统通过背板与外部的硬件电路连接，包括电源板、开关量板、模拟量板、串口板等。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以不脱离本发明宗旨的前提下作出各种变化。

Claims (5)

1.基于MPC8280的分布式飞行控制计算机控制系统，包括电源模块、MPC8280最小系统、CPLD接口电路、CAN总线、串行通信接口、以太网接口，其特征在于：还包括FlexRay总线，其中MPC8280最小系统与CPLD接口电路、FlexRay总线、串行通信接口以及以太网接口直接连接，CAN总线的数据地址总线和控制信号通过CPLD内部逻辑实现与MPC8280的交互。

2.根据权利要求1所述的基于MPC8280的分布式飞行控制计算机控制系统，其特征在于：所述MPC8280最小系统包括实时时钟、系统时钟、Flash存储器、SDRAM存储器、EEPROM存储器；Flash存储器用于存储操作系统映像和用户程序数据；EEPROM存储器用于存储MPC8280的硬件复位配置字和引导装载程序；SDRAM存储器作为程序执行的内存；系统时钟为100MHz晶振，并通过零延时缓冲器CY2305实现晶振频率的分布式同步。

3.根据权利要求1所述的基于MPC8280的分布式飞行控制计算机控制系统，其特征在于：所述CAN总线、串行通信接口、FlexRay总线均包括4路，以太网接口包括2路，4路CAN总线、串行通信接口、FlexRay总线及2路以太网接口均与背板连接。

4.根据权利要求1所述的基于MPC8280的分布式飞行控制计算机控制系统，其特征在于：所述电源模块的输入为28V航空电源，输出电压为5V、3.3V、1.5V。

5.根据权利要求1至4中任一项所述的基于MPC8280的分布式飞行控制计算机控制系统，其特征在于：串行通信接口采用RS232标准接口，以太网接口采用MPC8280的FCC单元作为控制器，并采用intel公司的LXT971通过RJ45标准接口实现MII接口。