CN104051438B

CN104051438B - 具有耦合器的半导体芯片配置

Info

Publication number: CN104051438B
Application number: CN201410094438.0A
Authority: CN
Inventors: G.萨波内; S.特罗塔
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-03-15
Filing date: 2014-03-14
Publication date: 2017-07-11
Anticipated expiration: 2034-03-14
Also published as: DE102014103344A1; KR101631364B1; US20140273825A1; KR20140113431A; CN104051438A

Abstract

本发明公开了具有耦合器的半导体芯片配置。半导体器件包括半导体衬底、初级线圈和次级线圈。耦合器的初级线圈设置在半导体衬底上方并且耦合器的次级线圈设置在半导体衬底上方邻近初级线圈。初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端和耦合到参考节点的第一中心抽头。

Description

具有耦合器的半导体芯片配置

技术领域

本发明一般地涉及半导体封装，并且更具体地涉及具有耦合器的半导体芯片配置。

背景技术

最近，对在30GHz到300GHz的毫米波频谱的关注已大大地增加。低成本、高性能Si基技术的出现为寻求制造在毫米波频谱内运行的半导体器件的系统设计者和服务提供商打开了新的远景。这些Si基技术实现了用在吉赫兹范围或更小中操作的无线电的相同成本结构开发毫米波无线电器件。

组合可用的超宽带宽，这使得毫米波频谱对于支持新类别的系统和应用比以前更有吸引力。例如，毫米波器件可以用于来自所有类型的超高速数据传输、视频分发、便携雷达、感测、检测和成像范围中的应用。

然而，利用毫米波无线电频谱涉及为毫米波半导体器件设计和制造低成本、高性能无线电频率前端电路的能力。在一些情况中，为毫米波半导体器件设计和制造前端电路可能比预期的更复杂。可能需要附加的部件来提供保护以免于机械和环境风险同时仍然保持被设计成在毫米波频率运行的器件的最优信号性能。

发明内容

根据本发明的实施例，半导体器件包括半导体衬底、初级线圈和次级线圈。耦合器的初级线圈设置在半导体衬底上方并且耦合器的次级线圈设置在半导体衬底上方邻近初级线圈。初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端和耦合到参考节点的第一中心抽头。

根据本发明的替代实施例，半导体封装包括耦合器的初级线圈和次级线圈。初级线圈设置在半导体芯片内并且次级线圈设置在半导体芯片外侧的绝缘材料内。次级线圈包括耦合到参考节点的中心抽头连接。

根据替代实施例，形成半导体封装的方法包括：提供半导体衬底；在半导体衬底上方的第一金属层中形成次级线圈；在次级线圈上方形成第一介电层；在第一介电层和次级线圈上方的第二金属层中形成初级线圈；在初级线圈的第一中心抽头和参考节点之间形成连接；以及形成耦合到初级线圈的接触端子。

根据本发明的再另一实施例，呈现了用于操作半导体器件的方法。半导体器件包括半导体衬底和耦合器，耦合器包括初级线圈和次级线圈。初级线圈设置在半导体衬底上方并且次级线圈设置在半导体衬底上方邻近初级线圈。初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端以及耦合到参考节点的第一中心抽头。把毫米波信号施加到第一和第二接触端子。从初级线圈经由次级线圈接收毫米波信号。通过设置在半导体衬底上的、耦合到次级线圈的电路来执行接收。

附图说明

为了更完全地理解本发明及其优点，现在参考与附图一起做出的后面的描述，其中：

图1图示了半导体封装的示意图；

图2A和2B图示了具有毫米波信号源的半导体封装的示意图；

图3图示了耦合到负载的半导体封装的示意图；

图4图示了耦合器的俯视图；

图5图示了耦合器的透视图；

图6图示了半导体封装的截面图；

图7图示了半导体封装的替代实施例的示意图；

图8图示了半导体封装的替代实施例的截面图；

图9图示了耦合器中线圈的替代配置的透视图；

图10图示了用于形成具有静电放电保护的半导体封装的过程的流程图；

图11图示了用于操作半导体器件的过程的流程图；以及

图12A和12B图示了半导体封装的电路示意图。

在不同的图中对应的数字和符号通常指代对应的部分，除非另外指示。图被绘制以清楚地图示实施例的相关方面并且不一定按比例绘制。

具体实施方式

下面详细描述各个实施例的制作和使用。然而，应当意识到的是，本发明提供许多可应用的发明构思，这些发明构思可以体现在广泛的各种具体上下文中。论述的具体实施例仅说明制作和使用本发明的具体方式，并且不限制本发明的范围。

基于在毫米波频率的无线传输的许多应用可以需要封装结构，封装结构保护封装内的部件免于机械和环境应力。例如，静电放电（ESD）事件（例如脉冲）可以损坏或损毁半导体封装内的栅极氧化物、金属化部、结、和其它部件。ESD事件可以由各种源（诸如触及集成电路的带电体、触及接地表面的带电集成电路、触及集成电路的带电机器以及各种其它源）引起。

为了反对来自ESD事件的潜在损坏，目前使用的半导体封装可以包括大的箝位器件，箝位器件限制接触端子处的信号的电压摆动。然而，在高速和无线电频率（RF）应用中，ESD保护电路的寄生电容可以降级高频信号。此外，ESD保护器件的添加增加系统的成本和复杂性。

用于ESD保护的目前使用的方法在不同频率不同地运转。例如，用于低频器件的ESD保护器件可以提供可以是可接受的信号损失。然而在高频（诸如毫米波频率），由这样的器件所涉及的信号损失可以降级电路的性能。

在实施例中，毫米波半导体器件包括耦合器，在耦合器中初级线圈具有耦合到低阻抗节点（诸如地节点）的中心抽头。在一些实施例中，中心抽头是可以对其进行接触的线圈的共模区段。在中心抽头处的低阻抗节点在低频为ESD脉冲提供共模/低阻抗路径，而在高频当纯差分信号施加在初级线圈的两端之间时允许无信号衰减。

将使用图1描述半导体封装的示意布局。将使用图2、3、4、7和12描述替代布局。将使用图4-6、8和9描述半导体封装的结构实施例。将使用图10和11描述形成和操作半导体封装的方法。

参照图1，半导体封装10包括半导体芯片12，半导体芯片12包括用于发射器或接收器的前端电路14。在这些示例中，前端电路14通过耦合器18耦合到天线16。前端电路14可以被配置成操作在大约30GHz到大约300GHz之间的毫米波频率，而且可以被配置成也操作在更低或更高频率。

在这个描绘的示例中，耦合器18包括初级线圈20和次级线圈22，其是半导体芯片12的两部分。天线16可以是半导体封装10的部分或可以是通过印刷电路板耦合到半导体封装10的单独单元。应当理解的是，对于本文中描述的所有实施例，耦合器18的初级线圈20和次级线圈22可以被磁耦合和/或静电耦合。另外，在一些实施例中，耦合器18可以用作变压器，其中初级线圈20磁耦合到次级线圈22。

半导体封装10具有耦合到天线16的输入/输出。如将被更详细地描述的，本发明的实施例可以应用到各种接收器和发射器封装中芯片毫米波设计。

在各个实施例中，前端电路14可以包括耦合到耦合器18的次级线圈22的电路28。电路28例如可以包括接收器电路、发射器电路、收发器电路或其它电路类型。在描绘的实施例中，电路28是使用MOSFET差分放大器实施的发射器。MOSFET差分对包括耦合到公共源节点的第一晶体管M1和对应的第二晶体管M2。MOSFET差分对具有由此形成差分输入的第一输入电压节点V_in1和第二输入电压节点V_in2以及由此形成差分输出的第一输出电压节点V_out1和第二输出电压节点V_out2。因此，最大和最小电压电平被很好地限定并且独立于输入共模电压。在各个实施例中，针对第一晶体管M1和第二晶体管M2的器件参数是相同的。晶体管被使用共模电流源29偏置，并且通过电阻器偏置到供应电压VDD。

当然，在前端电路14中可以存在部件的其它配置。例如，前端电路14可以包括附加电路，诸如接收器电路、频率生成电路、基带电路和其它适合的部件。在一些实施例中，前端电路14可以包括可以把信号转换到基带或从基带转换信号的频率转换电路。

初级线圈20包括第一端和第二端。第一端耦合到第一接触端子21而第二端耦合到第二接触端子23。第一接触端子21和第二接触端子23可以被配置成使得这些接触端子由耦合到参考节点的第一中心抽头24保护而免于ESD。具体来说，第一接触端子21和第二接触端子23被配置成接收ESD脉冲并且经由第一中心抽头24把ESD脉冲分流到ESD路径，ESD路径耦合到参考节点。在这些示例中，参考节点被配置成耦合到地。换句话说，参考节点可以是地节点。因此，来自ESD事件的能量将被分流到地而不是穿过器件并且损坏半导体芯片12和前端电路14内的部件。替代地，参考节点可以耦合到另一ESD供应节点，诸如电源或专用的ESD地节点。

在其它实施例中，依赖于具体的实施方式，参考节点可以耦合到参考平面（未示出）或其它部件。在一些实施例中，初级线圈20的电感以及第一接触端子21和第二接触端子23的电容可以在前端电路14的通带内的频率形成并联谐振。并联谐振可以减小第一和第二接触端子21和23的寄生电容效应。

次级线圈22还可以包括耦合到前端电路14的第一端。在一些说明性实施例中，次级线圈22可选地可以包括第二中心抽头26，第二中心抽头26可以耦合到参考节点。第二中心抽头26可以提供对半导体芯片12的附加保护以免于由于ESD的损坏。第一中心抽头24和第二中心抽头26两者都可以具有到外部地端子30的低阻抗路径。在这些示例中，外部地端子30可以连接到地，但是在其它说明性示例中，外部地端子30可以耦合到另一电位。

在一些实施例中，第二中心抽头26可以耦合到偏置电路。因此，第二中心抽头26可以给前端电路14提供偏置。当纯差分信号连接被实施在次级线圈22的两端之间时，因为由到偏置电路的第二中心抽头26连接提供的共模路径，偏置在高频对前端电路14可以是透明的。在说明性实施例的其它实施方式中，依赖于半导体芯片12的期望的功能，第二中心抽头26可以省略。

用说明性实施例的这个配置，可以减少来自ESD事件的潜在损坏。具体来说，图1中示出的半导体封装10提供到地的低电感。另外，当从天线16接收的信号仅被馈送到一个接触端子时，半导体封装10可以提供单端信号接口。此外，半导体封装10的这个配置对于ESD保护和在多个频率上的信号性能两者都是高度高效的。

图2，包括图2A和2B，图示了具有毫米波信号源的半导体封装10的示意图。图2A图示了毫米波发射器/接收器，而图2B图示了耦合到半导体封装10的毫米波信号源。

参照图2A，毫米波信号源32通过天线34向与半导体封装10关联的天线16发射信号。因此，在这个示例中毫米波信号源是无线通信源。由毫米波信号源32发射的这些信号可以由前端电路14处理，转换到基带并且传递到另一位置。

在这个示例中，第二中心抽头26耦合到偏置生成器27。偏置生成器27可以位于前端电路14内。当然，在其它实施例中，依赖于涉及的功能，偏置生成器27可以位于半导体芯片12内的其它地方。

在说明性实施例的替代实施方式中，接收器33可以经由与接收器33关联的天线35接收由天线16发送的毫米波信号。在这个实例中，前端电路14可以从基带转换信号以经由天线16发射。

在图2B中，毫米波信号源32物理连接到第一接触端子21和第二接触端子23。半导体封装10的这个配置也提供保护以免于由于ESD的潜在损坏。

图3图示了耦合到负载38的半导体封装10。在这个实例中，第一接触端子21和第二接触端子23是耦合到负载38的输出端子。

下面转向图4，描绘了耦合器18的俯视图。初级线圈20直接定向在次级线圈22上方。次级线圈22的部分也是透明的以便从上方显示第二中心抽头26的特征。

在这个实施例中，半导体芯片12包括参考平面40。参考平面40围绕初级线圈20和次级线圈22。参考平面可以设置在初级线圈20和次级线圈22下面的金属层中。在这些示例中，参考平面40耦合到参考节点。具体来说，参考平面40耦合到参考节点，参考节点耦合到初级线圈20的第一中心抽头24。

当发生ESD事件时，电流将流动通过这个路径并且消散在参考平面40中使得没有损坏发生到半导体封装10内的部件。在这个实施例中参考平面40是地平面。在其它实施例中，参考平面40可以是另一类型的平面。

如图示的，初级线圈20的第一端和第二端被定向成朝向第一接触端子21和第二接触端子23（未示出）。同样地，次级线圈22的第一和第二端被定向成朝向如在图1中更详细示出的前端电路14。

耦合器18还可以包括偏置连接42。偏置连接42可以通过第二中心抽头26耦合到次级线圈22以给第二中心抽头26提供偏置电压。在一些实施例中，偏置连接42可以耦合到地或耦合到低阻抗信号路径以提供进一步的保护以防来自ESD的损坏。在这个示例中第二中心抽头26通过通孔耦合到偏置连接42。

图5图示了半导体封装10中的耦合器18的透视图。如示出的，使用各个层50来实施耦合器18和下层半导体电路的各个部件。

在图6中示出了沿图4中的线6-6取得的半导体封装10的截面图。半导体芯片12包括衬底62，衬底62可以包括形成在其内的有源器件。

在这个实施例中，可以更清楚地看见半导体芯片12的层50。层50可以由多个不同类型的材料构成。例如，层50中的一层可以是提供与衬底不同的掺杂的p阱。用于层50的其它示例性材料包括介电材料（诸如二氧化硅和氮化硅）、p阱、外延层、金属化层、多晶硅。

在一些实施例中，p阱可以设置在衬底62上方。然而，在这个说明性实施例中，不存在p阱。

金属化层堆叠64设置在衬底62上方。在各个实施例中，金属化层堆叠64可以包括多个金属层级，例如在一个实施例中金属化层堆叠64可以包括10个或更多的金属层级。在这个具体示例中，金属化层堆叠64可以包括4个金属层级。这些金属层可以包括铜或其它适合的金属。

在图6的图示的实施例中，偏置连接42设置在金属化层堆叠64的最下层（M1）中。在各个实施例中金属化层堆叠64可以包括多个金属层级和金属化间电介质。例如在一个实施例中金属化层堆叠64可以包括10个或更多金属层级和金属化间电介质。在这个具体示例中，金属化层堆叠64可以包括4个金属层级和金属化间电介质。然而，在替代实施例中，可以依赖于使用的具体过程来使用其它数量的金属层和金属化间电介质。参考平面40耦合到次级线圈22的第二中心抽头26，设置在金属化层堆叠64的下一层（M2）上方。次级线圈22设置在第二中心抽头26上方的层（M3）中，并且次级线圈耦合到第二中心抽头26和前端电路14。

如描绘的，初级线圈20的第一中心抽头24设置在次级线圈22上方。第一中心抽头24耦合到参考节点（未示出），参考节点然后耦合到参考平面40。然后初级线圈20设置在半导体芯片12上方在金属化层堆叠64的最上层（M4）中，并且耦合到半导体封装10的第一接触端子21和第二接触端子23。在实施例中，使用层（M4）和层（M2）之间的通孔实施第一中心抽头24，并且使用层（M3）和层（M1）之间的通孔实施第二中心抽头26。应当理解的是，图6中示出的第一中心抽头24和第二中心抽头26的实施方式仅是许多示例性实施例中的一个。在替代实施例中，第一中心抽头24和第二中心抽头26，以及用于实施初级线圈20和次级线圈22的其它层，可以被不同地实施。

钝化层68位于金属化层堆叠64上方。在金属化层堆叠64内形成部件之后，这个钝化层68设置在金属化层堆叠64上方。钝化层68被配置成保护下层金属化层堆叠64并且可以包括氧化物，诸如氧化硅。在替代实施例中，钝化层68可以包括氮化物材料。在再其它实施例中，钝化层68可以包括其它介电材料，诸如高k或甚至低k材料。

在这个图中示出的金属化层堆叠64内的不同部件的定向不意图限制半导体芯片12按其形成的方式。在说明性实施例的替代实施方式中，金属化层堆叠64内的金属层可以按与本文中描述的不同的顺序设置。在设置在半导体芯片12内的不同部件之间还可以存在附加层。例如，在初级线圈20和次级线圈22之间可以存在多于一个金属层。另外，初级线圈20可以不设置在金属化层堆叠64中的最上金属层中。例如，依赖于具体的实施方式，在钝化层68和初级线圈20之间可以存在几个金属层。

在再其它说明性实施例中，初级线圈20和/或次级线圈22可以形成在多个金属层级上方。例如，在一个实施例中，初级线圈20可以具有第一金属层级线圈、第二金属层级线圈、第三金属层级线圈和第四金属层级线圈。次级线圈22可以具有第一金属层级线圈和第二金属层级线圈。每个金属层级线圈可以通过通孔互连。在替代实施方式中，初级线圈20可以是单层级线圈，而次级线圈22具有多于一个金属层级，或反之亦然。因此，在本发明的实施例中可以形成多层线圈。

在图7中，示出了半导体封装10的替代实施例。耦合器18的第一线圈设置在半导体芯片12内，并且耦合器18的第二线圈设置在半导体芯片12外侧的绝缘材料内。

在这个示例中，次级线圈22位于半导体芯片12内，而初级线圈20位于再分配层中。第一电路也设置在半导体芯片12的再分配层中并且随后耦合到次级线圈22。这个电路可以是图1中示出的前端电路14的示例并且可以被配置成操作在毫米波频率。

初级线圈20设置在半导体封装10中的第二金属层内。因此，耦合器18由半导体芯片12内的一个线圈和半导体芯片12外侧的一个线圈构成。在这个示例中，第一中心抽头24也位于半导体芯片12外侧。

图8图示了图7中示出的半导体封装10的截面图。可以使用名称为“Chip ToPackage Interface”，2012年9月12日提交的美国专利申请号13/612547中描述的方法来形成半导体封装10，其通过引用以其整体合并到本文中。

如图示的，次级线圈22位于半导体芯片12内的最上层（M3）。在这个具体的示例中，金属化层堆叠64可以包括三个金属层。次级线圈22可以设置在顶表面并且耦合到前端电路14。

在这个示例中，绝缘材料位于钝化层68上方。具体来说，第一介电层80可以设置在钝化层68和半导体芯片12上方。第一介电层80可以被沉积或涂覆。第一介电层80可以包括氧化物层或氧化物/氮化物层堆叠。在其它示例中，第一介电层80可以包括氮化硅、氮氧化硅、FTEOS、SiCOH、聚酰亚胺、光酰亚胺、BCB或其它有机聚合物、或其组合。可选的绝缘衬里可以形成在第一介电层80上方，包括氮化物层或某种其它适合的材料。

第二介电层82位于第一介电层80上方。第二介电层82设置在第一介电层80上方。第三介电层84位于第二介电层82上方。第三介电层84设置在第二介电层82上方。在不同实施例中，第一、第二和第三介电层80、82和84可以包括相同或不同的材料。

初级线圈20被示出在第二介电层82中的再分配层85内。在这个示例中，初级线圈20设置在第二介电层82内在次级线圈22上方。因此，初级线圈20通过第一介电层80和钝化层68与次级线圈22分离。有利地，在本发明的各个实施例中，借助于介入的电介质执行初级线圈20和次级线圈22之间的信号耦合，该电介质部分地（钝化层68）在半导体芯片12的制作期间并且部分地（第一介电层80）在半导体封装10的制作期间形成。因此，在各个实施例中，可以在半导体芯片制作过程期间或随后在封装处理期间控制初级线圈20和次级线圈22之间的分离。因此，在本发明的各个实施例中，可以紧密控制信号耦合，同时保持期望等级的ESD保护。

初级线圈20的第一中心抽头24可以朝半导体封装10的外表面路由。在一些实施例中，可以使用通孔实施第一中心抽头24。因此，初级线圈20可以通过通孔81连接到半导体封装10的外表面。然后半导体封装10经由焊球83焊接到另一部件（例如印刷电路板）。

第一中心抽头的部分可以设置在第二介电层82和半导体芯片12中金属层堆叠64内的金属层两者中。因此，整个初级线圈20可以设置在半导体芯片12上方，而第一中心抽头24的部分仍然是金属化层堆叠64的部分并且耦合到参考节点，参考节点耦合到参考平面40。然而，如上面论述的，在这个图中示出的层的配置不意图限制说明性实施例可以按其实施的方式。

例如，在替代实施例中，初级线圈20还可以形成在第一介电层80上方的多个金属层级中。在一个实施例中，初级线圈20具有通过再分配层级通孔耦合的第一再分配层级线圈和第二再分配层级线圈。在一个或多个实施例中，图8的实施例可以与其中次级线圈形成在金属化层堆叠64的多个金属层中由此形成多层和多匝线圈的实施例组合。另外，图8中示出的其它部件可以是可选的。

对于这个示例中示出的实施例，与芯片上耦合器线圈相比，初级线圈20和次级线圈22两者都从衬底62远离地移除。因此减小朝向衬底62的信号损失。在毫米波前端接口处在半导体封装10和半导体芯片12之间缺乏通过金属化层的物理接触可以增强封装器件的毫米波接口抵抗机械和/或环境应力和老化的鲁棒性。而且，在芯片-封装接口处的电磁耦合自动实施ESD保护器件。

图9图示了耦合器18的实施例的透视图。虽然图3和4中的耦合器18被示出在一个配置中，但是耦合器18中的线圈的其它配置可以被实现。例如，在各个实施例中，半导体封装10可以包括耦合器线圈，耦合器线圈具有不同配置，诸如多线圈或多匝或多环路线圈。

如图示的，初级线圈20和次级线圈22被配置成具有多个环路。在这个实施例中，初级线圈20和次级线圈22包括矩形线圈。次级线圈22在金属化层堆叠64内可以具有下通路90。通过下通路90，次级线圈22可以耦合到半导体芯片12内的前端电路14的输入/输出节点。初级线圈20可以具有上通路92，上通路92可以耦合到半导体封装10的第一和第二接触端子21和23。当然，在其它示例中，耦合器18可以包括具有其它形状的线圈代替这个图中示出的矩形线圈。

图10描述了根据说明性实施例的用于形成半导体封装10的过程100。过程100可以用于形成图9中示出的半导体封装10。

过程由形成半导体衬底（步骤102）开始。在半导体衬底上方的第一金属层中形成次级线圈（步骤104）。接下来，在次级线圈上方形成第一介电层（步骤106）。在第一介电层和次级线圈上方的第二金属层中形成初级线圈（步骤108）。在初级线圈的第一中心抽头和参考节点之间形成连接（步骤110）。形成这个连接可以包括把初级线圈20的第一中心抽头24耦合到参考节点，其中参考节点是地节点，如图1中描述的。

接下来，接触端子被形成并且被耦合到初级线圈（步骤112）。在第三金属层中毗邻初级线圈和次级线圈形成参考平面（步骤114）。如图5中示出的，参考平面围绕初级和次级线圈。例如，参考平面40可以设置在初级线圈20和次级线圈22两者之下的第三金属层中。然后，把参考平面耦合到第一中心抽头（步骤116）和耦合到地节点（步骤118）。

在半导体衬底中形成电路（步骤120）。对于在步骤120中形成的电路，图1中的前端电路14可以是一种实施方式。在其它说明性示例中，具有其它特征的其它类型的电路可以在这个步骤期间形成。然后把电路的接口耦合到次级线圈（步骤122）。在半导体衬底中形成偏置电路（步骤124）以及把偏置电路耦合到次级线圈的第二中心抽头（步骤126）。最后，密封半导体封装（步骤128），其后过程终止。

图11图示了用于操作半导体封装10中的半导体芯片12的过程200。具体来说，过程200描述了半导体封装10在毫米波频率的操作以保护半导体封装10免于来自ESD事件的损坏。依赖于实施方式，过程200可以用于由过程100形成的半导体封装10，或者使用某种其它过程形成的半导体封装。

过程通过把毫米波信号施加到半导体器件中的第一和第二接触端子（步骤202）开始。可以使用图2A和2B中示出的毫米波信号源32或某种其它适合类型的毫米波信号源来供应毫米波信号。可以在第一频率施加毫米波信号。

然后，从初级线圈经由次级线圈接收毫米波信号（步骤204）。可以由设置在半导体衬底上的、耦合到次级线圈的电路执行接收步骤。例如，前端电路14可以经由次级线圈22接收毫米波信号。

接下来，把偏置电压施加到次级线圈的第二中心抽头（步骤206）。在第一和第二接触端子接收ESD脉冲（步骤208）。把这个ESD脉冲经由第一中心抽头分流到耦合到参考节点的ESD信号路径（步骤210）。这个参考节点可以是地节点或可以耦合到地平面。另外，ESD信号路径可以包括围绕耦合器的金属区，诸如图4和5中示出的参考平面40。

在一些情况中，可以把毫米波信号从耦合到次级线圈的电路发射到耦合到第一和第二接触端子的负载（步骤212）。最后，使第一和第二接触端子的电容与初级线圈的电感谐振（步骤214）。

图10和11中描述的过程不意图限制这些步骤可以按其执行的顺序。例如，图10中的过程100中的一些步骤可以省略。作为示例，因为半导体封装的功能不需要第二中心抽头或偏置电路，偏置电路可以不在步骤124中形成或不在步骤126中耦合到次级线圈的第二中心抽头。在再其它示例中，图10和11中描述的步骤可以基本上并发发生或不按图中描述的顺序发生。

图12，包括图12A和12B，图示了根据本发明的替代实施例的半导体封装的电路示意图。

在这个实施例中，初级线圈20也是差分线圈。例如，初级线圈20的两端都可以耦合到天线部件300，天线部件300耦合到天线16。例如，在图12A中图示的一个情况中，可以在天线部件300内执行从差分信号到单端信号的转换，天线部件300可以是印刷电路板的部分或可以是独立单元。如在先前实施例中论述的，初级线圈20在半导体芯片12外侧，而次级线圈22在半导体芯片12内。

在图12B中图示的另一实施例中，初级线圈20可以直接或通过耦合部件302连接到差分天线304，在各个实施例中耦合部件302可以是印刷电路板的部分或可以是独立器件。

本发明的实施例包括半导体器件，半导体器件包括半导体衬底、耦合器的初级线圈和耦合器的次级线圈。初级线圈设置在半导体衬底上方。初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端和耦合到参考节点的第一中心抽头。次级线圈设置在半导体衬底上方邻近初级线圈。在一些实施例中，初级线圈磁和/或静电耦合到次级线圈。此外，在一些实施例中，耦合器可以是变压器。

在说明性实施例中，初级线圈设置在次级线圈上方。具体来说，初级线圈设置在第一金属层上并且次级线圈设置在第二金属层上。第一和第二接触端子被配置成经由第一中心抽头耦合到信号路径，信号路径耦合到参考节点。次级线圈可以包括第二中心抽头。初级线圈和次级线圈中的至少一个可以是多匝线圈。

在一些实施例中，半导体器件进一步包括设置在第三金属层上的参考平面。参考平面围绕初级线圈，并且次级线圈耦合到参考节点。参考节点被配置成耦合到地。

在其它实施例中，第一电路耦合到次级线圈的第一端和第二端。偏置电路耦合到第二中心抽头，第二中心抽头耦合到次级线圈。第一电路被配置成操作在毫米波频率。在各个实施例中，半导体器件进一步包括毫米波信号源，毫米波信号源耦合到第一和第二接触端子。初级线圈的电感以及第一和第二接触端子的电容在第一电路的通带内的频率形成并联谐振。

另外，本发明的实施例包括半导体封装，半导体封装包括耦合器的初级线圈、耦合器的次级线圈和中心抽头。次级线圈设置在半导体芯片内并且初级线圈设置在半导体芯片外侧的绝缘材料内。初级和次级线圈形成耦合器并且初级线圈包括耦合到参考节点的中心抽头连接。参考节点可以包括地节点。

在各个实施例中，初级线圈设置在再分配层中，再分配层设置在半导体芯片上。设置在半导体芯片内的电路耦合到次级线圈，其中电路被配置成操作在毫米波频率。次级线圈还可以包括第二中心抽头连接，第二中心抽头连接耦合到设置在半导体芯片内的电路的偏置电路。

还呈现了形成半导体封装的方法。提供了半导体衬底。在半导体衬底上方的第一金属层中形成次级线圈并且在次级线圈上方形成第一介电层。在第一介电层和次级线圈上方的第二金属层中形成初级线圈。在初级线圈的第一中心抽头和参考节点之间形成连接。形成接触端子并且将其耦合到初级线圈。

在一些实施例中，在第三金属层中毗邻初级线圈和次级线圈形成参考平面。参考平面耦合到第一中心抽头。参考平面还可以耦合到地节点。在再其它实施例中，可以在半导体衬底中形成电路并且电路的接口可以耦合到次级线圈。另外，可以在半导体衬底中形成偏置电路并且偏置电路可以耦合到次级线圈的第二中心抽头。然后，密封半导体封装。

此外，还提供了操作半导体器件的方法。半导体器件包括半导体衬底、设置在半导体衬底上方的耦合器的初级线圈以及设置在半导体衬底上方邻近初级线圈的耦合器的次级线圈。初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端以及耦合到参考节点的第一中心抽头。参考节点可以包括地节点。

把毫米波信号施加到第一和第二接触端子。可以在第一频率发生毫米波信号的施加。从初级线圈经由次级线圈接收毫米波信号，其中接收由设置在半导体衬底上的、耦合到次级线圈的电路执行。

在各个实施例中，偏置电压施加到次级线圈的第二中心抽头。在第一和第二接触端子接收ESD脉冲。ESD脉冲经由第一中心抽头被分流到ESD信号路径，ESD信号路径耦合到参考节点。信号路径包括围绕耦合器的金属区。

在其它实施例中，把毫米波信号从耦合到次级线圈的电路发射到耦合到第一和第二接触端子的负载。可以使第一和第二接触端子的电容与初级线圈的电感谐振。

实施例器件的优点包括在变化的高频提供ESD保护的能力。另外，各个实施例具有到地的低电感。因此，本发明的实施例提供电路保护以防ESD脉冲同时保持在各个频率的期望的信号性能。具体来说，通过说明性实施例的使用，可以形成半导体封装使得ESD保护电路是非必要的并且因此可以消除ESD保护电路的寄生电容。本文中描述的实施例对于毫米波应用提供足够的信号性能，保持小尺寸和紧凑的封装选项，以及延长半导体芯片及其部件的寿命。

虽然已参考说明性实施例描述了本发明，但是本描述不意图以限制的含义被解释。通过参考本描述，对说明性实施例的各种修改和组合以及本发明的其它实施例对于本领域技术人员来说将是显而易见的。作为图示，在各个实施例中，图1-12中描述的实施例可以彼此组合。因此所附的权利要求意图包含任何这样的修改或实施例。

虽然已详细描述了本发明及其优点，但应当理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，在本文中可以做出各种改变、替代和变更。例如，本领域技术人员将容易理解的是，本文中描述的许多特征、功能、过程和材料可以变化同时保持在本发明的范围内。

此外，本申请的范围不意图被限制到说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的具体实施例。如本领域普通技术人员将从本发明的公开容易地意识到的，根据本发明可以利用与本文中描述的对应实施例执行基本相同功能或达到基本相同结果的、现存的或以后开发的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附的权利要求意图在其范围内包括这样的过程、机器、制造、物质组成、装置、方法或步骤。

Claims

1.一种半导体器件，包括：

半导体衬底；

耦合器的初级线圈，设置在所述半导体衬底上方，其中所述初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端和耦合到参考节点的第一中心抽头；以及

耦合器的次级线圈，设置在所述半导体衬底上方邻近初级线圈，其中所述次级线圈包括第二中心抽头，并且偏置电路耦合到所述第二中心抽头。

2.根据权利要求1的半导体器件，其中所述初级线圈设置在所述次级线圈上方。

3.根据权利要求1的半导体器件，其中第一和第二接触端子被配置成经由第一中心抽头耦合到信号路径，信号路径耦合到参考节点。

4.根据权利要求1的半导体器件，其中所述初级线圈设置在第一金属层上并且所述次级线圈设置在第二金属层上。

5.根据权利要求4的半导体器件，进一步包括设置在第三金属层上的参考平面，其中：

所述参考平面围绕所述初级线圈和所述次级线圈；以及

所述参考平面耦合到所述参考节点。

6.根据权利要求5的半导体器件，其中所述参考节点被配置成耦合到地。

7.根据权利要求1的半导体器件，进一步包括耦合到所述次级线圈的第一端和第二端的电路。

8.根据权利要求1的半导体器件，进一步包括：

第一电路，耦合到所述次级线圈的第一端和第二端。

9.根据权利要求8的半导体器件，其中所述第一电路被配置成操作在毫米波频率。

10.根据权利要求9的半导体器件，进一步包括毫米波信号源，所述毫米波信号源耦合到第一和第二接触端子。

11.根据权利要求9的半导体器件，其中初级线圈的电感以及第一和第二接触端子的电容在所述第一电路的通带内的频率形成并联谐振。

12.根据权利要求1的半导体器件，其中所述初级线圈和所述次级线圈中的至少一个是多匝线圈。

13.根据权利要求1的半导体器件，其中所述初级线圈磁耦合到所述次级线圈。

14.根据权利要求1的半导体器件，其中所述耦合器包括变压器。

15.一种半导体封装，包括：

耦合器的次级线圈，设置在半导体芯片内；以及

耦合器的初级线圈，设置在半导体芯片外侧的绝缘材料内，

设置在半导体芯片内的、耦合到所述次级线圈的电路，其中所述初级线圈包括耦合到参考节点的第一中心抽头连接，其中所述次级线圈包括第二中心抽头连接，所述第二中心抽头连接耦合到设置在所述半导体芯片内的所述电路的偏置电路。

16.根据权利要求15的半导体封装，其中所述参考节点包括地节点。

17.根据权利要求15的半导体封装，其中所述初级线圈设置在再分配层中，所述再分配层设置在所述半导体芯片上方。

18.根据权利要求15的半导体封装，其中所述电路被配置成操作在毫米波频率。

19.一种形成半导体封装的方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上方的第一金属层中形成次级线圈；

在所述次级线圈上方形成第一介电层；

在第一介电层和所述次级线圈上方的第二金属层中形成初级线圈；

在所述初级线圈的第一中心抽头和参考节点之间形成连接；

形成耦合到所述初级线圈的接触端子；

在所述半导体衬底中形成偏置电路；以及

把所述偏置电路耦合到所述次级线圈的第二中心抽头。

20.根据权利要求19的形成半导体封装的方法，进一步包括：

在第三金属层中毗邻所述初级线圈和所述次级线圈形成参考平面；以及

把所述参考平面耦合到第一中心抽头。

21.根据权利要求20的形成半导体封装的方法，进一步包括：把所述参考平面耦合到地节点。

22.根据权利要求19的形成半导体封装的方法，进一步包括：

在所述半导体衬底中形成电路；以及

把所述电路的接口耦合到所述次级线圈。

23.根据权利要求19的形成半导体封装的方法，进一步包括：密封所述半导体封装。

24.一种操作半导体器件的方法，所述半导体器件包括半导体衬底、设置在所述半导体衬底上方的耦合器的初级线圈以及设置在所述半导体衬底上方邻近初级线圈的耦合器的次级线圈，其中所述初级线圈包括耦合到第一接触端子的第一端、耦合到第二接触端子的第二端以及耦合到参考节点的第一中心抽头，其中所述方法包括：

把毫米波信号施加到第一和第二接触端子；

从所述初级线圈经由所述次级线圈接收所述毫米波信号，其中所述接收由设置在半导体衬底上的、耦合到所述次级线圈的电路执行；以及

把偏置电压施加到所述次级线圈的第二中心抽头。

25.根据权利要求24的操作半导体器件的方法，进一步包括：

在第一和第二接触端子处接收静电放电（ESD）脉冲；以及

把ESD脉冲经由第一中心抽头分流到ESD信号路径，ESD信号路径耦合到所述参考节点。

26.根据权利要求25的操作半导体器件的方法，其中所述参考节点包括地节点。

27.根据权利要求25的操作半导体器件的方法，其中所述ESD信号路径包括围绕所述耦合器的金属区。

28.根据权利要求24的操作半导体器件的方法，进一步包括：把毫米波信号从耦合到所述次级线圈的电路发射到耦合到第一和第二接触端子的负载。

29.根据权利要求24的操作半导体器件的方法，其中：

施加所述毫米波信号包括在第一频率施加所述毫米波信号；以及

所述方法进一步包括使第一和第二接触端子的电容与所述初级线圈的电感谐振。