CN104051415A - 可变电感器、包含该可变电感器的压控振荡器和锁相环 - Google Patents

Abstract

本发明公开了可变电感器、包含该可变电感器的压控振荡器和锁相环，其中，该可变电感器包括设置在衬底上方的信号线。可变电感器还包括：第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧；以及第二接地面，位于衬底上方，第二接地面设置在与信号线的第一侧相对的信号线的第二侧上。可变电感器还包括：第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间；以及第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间。可变电感器还包括开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。

Description

可变电感器、包含该可变电感器的压控振荡器和锁相环

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及一种可变电感器以及包含该可变电感器的压控振荡器和锁相环。

背景技术

锁相环（PLL）是被配置为生成相位与参考信号的相位相关的输出信号的控制系统。PLL用于解调器系统、音频检测器和频率合成器。PLL还用于包括高频周期信号的数字应用中以同步电路内的事件。

PLL包括被配置为基于控制信号调节输出信号的频率的压控振荡器（VCO）。在一些情况下，VCO包括变容二极管。变容二极管是具有可变电容的二极管。在一些情况下，在VCO中使用金属氧化物半导体（MOS）变容二极管。在一些情况下，用于高频应用（例如毫米波区域）的VCO还包括基于传输线的电感器。

Q系数是相对于存储在谐振器（诸如变容二极管）内的能量，对所损失能量大小的一种衡量。随着Q系数减小，变容二级管内的振荡更快地衰减。在一些情况下，如果Q系数过低，则变容二级管不能激发VCO内的振荡，这将阻止PLL将输出信号锁定为参考信号。随着参考信号频率的增加，MOS变容二级管的Q系数减小。这种减小潜在地阻止了高频应用中的振荡激发。

发明内容

根据本发明的一个方面，提供了一种可变电感器，包括：信号线，位于衬底上方，信号线具有在第一方向上延伸的长度和在垂直于第一方向的第二方向上延伸的宽度；第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧，第一接地面具有在第一方向上的长度和在第二方向上的宽度；第二接地面，位于衬底上方，第二接地面在第二方向上设置在与信号线的第一侧相对的信号线的第二侧，第二接地面具有在第一方向上的长度和在第二方向上的宽度；第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间，第一浮置面具有在第一方向上的长度和在第二方向上的宽度；第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间，第二浮置面具有在第一方向上的长度和在第二方向上的宽度；以及开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。

优选地，开关阵列中的每一个开关都被配置为接收相同的开关控制信号。

优选地，开关阵列中的至少一个开关被配置为接收与开关阵列中的至少另一个开关不同的开关控制信号。

优选地，信号线的长度、第一接地面的长度、第二接地面的长度、第一浮置面的长度以及第二浮置面的长度基本相等。

优选地，信号线的宽度在约2微米（μm）至约6μm之间的范围内。

优选地，第二接地面的宽度与第一接地面的宽度基本相等，并且第二接地面的宽度在约4μm至约30μm之间的范围内。

优选地，第一浮置面的宽度与第二浮置面的宽度基本相等，并且第一浮置面的宽度在约2μm至约30μm之间的范围内。

优选地，第一浮置面以范围在约2μm至约30μm之间的间距与第一接地面间隔开，并且第二浮置面以范围在约2μm至约30μm之间的间距与第二接地面间隔开。

优选地，第一浮置面以范围在约2μm至约30μm之间的间距与信号线间隔开，并且第二浮置面以范围在约2μm至约30μm之间的间距与信号线间隔开。

优选地，第一接地面和第二接地面中的至少一个包括：多个导电层，在垂直于衬底的表面的方向上彼此间隔；以及至少一个通孔，将多个导电层中相邻的导电层电连接。

优选地，该可变电感器还包括设置在信号线和衬底之间的屏蔽层。

优选地，第一浮置面和第二浮置面中的至少一个电连接至屏蔽层。

优选地，屏蔽层是槽形屏蔽层或一体式屏蔽层。

优选地，信号线、第一接地面、第二接地面、第一浮置面以及第二浮置面在衬底上方以基本相等的间距放置。

根据本发明的另一方面，提供了一种振荡器电路，包括：第一可变电感器，被配置为接收DC工作电压和信号；第二可变电感器，被配置为接收DC工作电压和信号，第二可变电感器与第一可变电感器并联电连接；第一晶体管，其第一端连接至第一可变电感器；以及第二晶体管，其第一端连接至第二可变电感器。

优选地，第一可变电感器和第二可变电感器中的至少一个包括：信号线，位于衬底上方；第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧；第二接地面，位于衬底上方，第二接地面设置在与信号线的第一侧相对的信号线的第二侧；第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间；第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间；以及开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。

优选地，振荡器电路是数控振荡器（DCO），并且开关阵列中的至少一个开关被配置为接收与开关阵列中的至少另一个开关不同的开关控制信号。

优选地，第一晶体管的栅极连接至第二晶体管的第一端，并且第二晶体管的栅极连接至第一晶体管的第一端。

根据本发明的又一方面，提供了一种锁相环（PLL），包括：鉴频鉴相器（PFD），被配置为接收参考频率和反馈频率，PFD被配置为生成第一控制信号；电荷泵（CP），被配置为接收第一控制信号并生成模拟电压信号；低通滤波器（LPF），被配置为接收模拟电压信号并生成第二控制信号；振荡器电路，被配置为接收第二控制信号并生成输出信号；以及分频器（FD），被配置为接收输出信号并生成反馈频率。振荡器电路包括：第一可变电感器，被配置为接收工作电压；第二可变电感器，被配置为接收工作电压，第二可变电感器与第一可变电感器并联电连接；第一晶体管，其第一端连接至第一可变电感器；和第二晶体管，其第一端连接至第二可变电感器。

优选地，第一可变电感器和第二可变电感器中的至少一个包括：信号线，位于衬底上方；第一接地面，位于衬底上方，第一接地面设置在信号线的第一侧；第二接地面，位于衬底上方，第二接地面设置在与信号线的第一侧相对的信号线的第二侧；第一浮置面，位于衬底上方，第一浮置面设置在第一接地面和信号线之间；第二浮置面，位于衬底上方，第二浮置面设置在第二接地面和信号线之间；以及开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，并且选择性地将第二接地面连接至第二浮置面。

附图说明

在附图中，通过举例示出了一个或多个实施例，但不受其限制，其中具有相同参考数字的元件在文中表示相同元件。需要强调的是，根据工业标准惯例，各个部件没有按照比例绘制并且仅用于说明的目的。事实上，为了清楚地讨论，可随意增大或减小各个部件的尺寸。

图1是根据一个或多个实施例的可变电感器（varainductor）的立体图；

图2是根据一个或多个实施例的可变电感器的俯视图；

图3是根据一个或多个实施例的可变电感器的立体图；

图4是根据一个或多个实施例的可变电感器的立体图；

图5是根据一个或多个实施例的包括可变电感器的压控振荡器的原理图；

图6是根据一个或多个实施例的包括可变电感器的锁相环的原理性功能图；

图7是根据一个或多个实施例的设计可变电感器的方法的流程图；

图8是根据一个或多个实施例的操作可变电感器的方法的流程图；以及

图9是根据一个或多个实施例的操作包括可变电感器的锁相环的方法的流程图。

具体实施方式

为了实现本发明的不同特征，以下发明提供了许多不同的实施例或实例。以下描述了部件和配置的具体实施例以简化本发明。这些是实例但并用于限制。

图1是根据一个或多个实施例的可变电感器100的立体图。可变电感器100包括衬底102和设置在衬底上方且在第一方向上延伸的信号线104。信号线104被配置为接收DC工作电压和信号。一对浮置面106设置在衬底102上方且在第一方向上与信号线104平行地延伸。这一对浮置面106中的每一个都被配置为电浮置。这一对浮置面106中的浮置面被设置在信号线104的两侧。一对接地面108设置在衬底102的上方且在第一方向上与信号线104平行地延伸。这一对接地面108中的每一个都被配置为接收接地电压或参考电压。这一对接地面108中的接地面被设置在信号线104的两侧，其中一对浮置面106中的浮置面位于信号线和接地面之间。开关阵列110设置在衬底102上方且能够将一对接地面108中的一个接地面与一对浮置面106中对应的一个浮置面电连接。可变电感器100被配置为接收电连接至开关阵列110的开关控制信号V_tune。开关控制信号V_tune决定接地面108和对应浮置面106之间的电连接水平以调节可变电感器100的电感水平。介电材料（未示出）设置在衬底102、信号线104、浮置面106和接地面108之间。

在一些实施例中，衬底102包括：基本半导体，包括晶体、多晶或非晶结构的硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；任何其他适合的材料；或它们组合。在一些实施例中，合金半导体衬底具有梯度SiGe部件，其中，Si和Ge组分从梯度SiGe部件的一个位置的一个比率变为另一位置的另一比率。在一些实施例中，在硅衬底上方形成合金SiGe。在一些实施例中，衬底102是应变SiGe衬底。在一些实施例中，半导体衬底具有绝缘体上半导体结构，诸如绝缘体上硅（SOI）结构。在一些实施例中，半导体衬底包括掺杂的外延层或隐埋层。在一些实施例中，化合物半导体衬底具有多层结构，或者衬底包括多层化合物半导体结构。

信号线104包括导电材料。在一些实施例中，信号线104包括铜、铝、钨、多晶硅、导电聚合物、其他适合的导电材料或它们的组合。信号线104被配置为接收可变电感器100的DC工作电压和信号。在一些实施例中，可变电感器100用于锁相环（PLL）的压控振荡器（VCO）。信号线104在第一方向上具有长度L。在一些实施例中，长度L在约10微米（μm）至300μm之间的范围内。随着信号线104的长度L的增加，可变电感器100的总电感也增大。信号线104在垂直于第一方向的第二方向上具有宽度W_s。在一些实施例中，宽度W_s在约2μm至约6μm之间的范围内。随着信号线104的宽度W_s的增大，可变电感器100的特性阻抗减小。特性阻抗是电压与沿传输线传输的电流的比。特性阻抗与可变电感器100的总电感直接相关。

每一个浮置面106都包括导电材料。在一些实施例中，每一个浮置面106都包括铜、铝、钨、多晶硅、导电聚合物、其他适合的导电材料或它们的组合。在一些实施例中，每一个浮置面106都包括与信号线104相同的材料。在一些实施例中，至少一个浮置面106包括与信号线104不同的材料。每一个浮置面106在第一方向上都具有长度L。在一些实施例中，长度L在约10微米（μm）至约300μm之间的范围内。浮置面106的长度L与信号线104的长度L基本相等。每一个浮置面106在第二方向上都具有宽度W₁。在一些实施例中，宽度W₁在约2μm至约30μm之间的范围内。随着浮置面106的宽度W₁的增加，可变电感器100的接地能力增强，这增大了可变电感器的Q系数。在一些实施例中，浮置面106的宽度W₁与信号线104的宽度W_s相同。在一些实施例中，浮置面106的宽度W₁与信号线104的宽度W_s不同。在第二方向上浮置面106以第一间距S₁与信号线104间隔开。在一些实施例中，第一间距S₁在约2μm至约30μm之间的范围内。随着浮置面106和信号线104之间的第一间距S₁增大，特性阻抗增大。

每一个接地面108都包括导电材料。在一些实施例中，每一个接地面108都包括铜、铝、钨、多晶硅、导电聚合物、其他适合的材料或它们的组合。在一些实施例中，每一个接地面108都包括与信号线104或浮置面106相同的材料。在一些实施例中，至少一个接地面108包括与信号线104或浮置面106不同的材料。每一个接地面108在第一方向上都具有长度L。在一些实施例中，长度L在约10微米（μm）至约300μm之间的范围内。接地面108的长度L与信号线104的长度基本相等。每一个接地面108在第二方向上都具有宽度W₂。在一些实施例中，宽度W₂在约4μm至约30μm之间的范围内。随着接地面108的宽度W₂的增加，可变电感器100的接地能力增强，这增大了可变电感器的Q系数。在一些实施例中，接地面108的宽度W₂与信号线104的宽度W_s或浮置面106的宽度W₁相同。在一些实施例中，接地面108的宽度W₂与信号线104的宽度W_s或浮置面106的宽度W₁不同。在第二方向上接地面108以第二间距S₂与相邻的浮置面106间隔开。在一些实施例中，第二间距S₂在约2μm至约30μm之间的范围内。随着浮置面106和接地面108之间的第二间距S₂的增大，可变电感器100的调谐范围增大。在一些实施例中，第一间距S₁与第二间距S₂相等。在一些实施例中，第一间距S₁与第二间距S₂不同。

开关阵列110包括被配置为将接地面108选择性地连接至对应的浮置面106的开关元件的阵列。在一些实施例中，开关元件包括晶体管、晶闸管、微机电系统（MEMS）或其他适合的开关元件。开关阵列110中的每一个开关都被配置为接收开关控制信号V_tune。在一些实施例中，开关阵列110被配置为随着开关控制信号V_tune电压电平的增大而增加浮置面106和接地面108之间的电连接。在一些实施例中，开关阵列110被配置为随着开关控制信号V_tune电压电平的减小而增大浮置面106和接地面108之间的电连接。在一些实施例中，开关阵列110被配置为随着开关控制信号V_tune电压电平的改变而逐步调节浮置面106和接地面108之间的电连接。在一些实施例中，开关阵列110被配置为随着开关控制信号V_tune电压电平的改变而以数字方式调节浮置面106和接地面108之间的电连接。

介电材料设置在可变电感器100的各个元件之间。介电材料被配置为提供信号线104、浮置面106和接地面108之间的电隔离。在一些实施例中，介电材料是低k介电材料。在一些实施例中，介电材料的k值小于3.5。在一些实施例中，介电材料的k值小于2.5。适合的低k介电材料包括氟化硅玻璃（FSG）、掺碳氧化硅、BLACK（加利福尼亚州圣克拉拉的应用材料公司）、干凝胶、气凝胶、氟化非晶碳、聚对二甲苯、苯并环丁烯（BCB）、（密歇根州米德兰市陶氏化学公司）、聚酰亚胺、多孔聚合材料、其他适合的材料或它们的组合。在一些实施例中，低k介电材料减少了可变电感器100中的调谐问题。在一些实施例中，信号线104、浮置面106和接地面108中的每一个都形成在介电材料的相同平面内。在一些实施例中，信号线104、浮置面106和接地面108中的至少一个形成在介电层内与信号线、浮置面或接地面中的至少另一个不同的平面内。

图2是根据一个或多个实施例的可变电感器100的俯视图。可变电感器100包括位于浮置面106和对应的接地面108之间的开关120。开关120是开关阵列110（图1）中的单个开关。如上文所提到的，可采用包括晶体管、晶闸管、MEMS或其他适合开关元件的各种开关元件实现开关120。在一些实施例中，每一个开关120都具有基本相同的结构。在一些实施例中，至少一个开关120具有与至少另一个开关120不同的结构。不同的结构意味着不同类型的开关元件、不同的尺寸、不同的阈值电压或开关元件内部的另一结构差异。

每一个开关120都以开关间距Δ与相邻的开关间隔开。随着接地面108和浮置面106之间电阻的减小，可变电感器100的调谐范围增大。较大的开关间距Δ导致浮置面106和接地面108之间开关120减少，这又增大了接地面和浮置面之间的电阻。为了保持接地面108和浮置面106之间的低电阻，按照设计准则和使可变电感器100的调谐范围最大化的生产能力的临界尺寸，使开关间距Δ尽可能小。在一些实施例中，对于长度约为100μm的浮置面106，在浮置面106和接地面108之间放置十六个开关。

图3是根据一个或多个实施例的可变电感器300的立体图。除了用开关阵列310替代开关阵列110外，可变电感器300与可变电感器100类似。开关阵列310被配置为利于浮置面106和对应的接地面108之间的开关的位控制。在图3的实施例中，开关阵列310中的每一个开关都被配置为接收不同的控制信号以选择性地启用/停用该开关。在一些实施例中，开关阵列310中的第一组开关被配置为接收第一控制信号，并且开关阵列310中的第二组开关被配置为接收不同于第一控制信号的第二控制信号。在一些实施例中，外部电路用于生成可变电感器300的各个开关控制信号。在一些实施例中，开关阵列310中的至少一个开关两端的压降不同于开关阵列中的至少另一开关两端的压降。

接地面108和浮置面106之间的电连接的位控制使得与可变电感器100相比可变电感器300的接地面108和浮置面106之间具有更精细的可调电容。在一些实施例中，位控制利于更有效地控制功耗，因为与可变电感器100的开关控制信号V_tune相比，开关阵列310中每一个开关的各个开关控制信号都具有更低的功耗。

图4是根据一个或多个实施例的可变电感器400的立体图。除了用接地面108’替代接地面108外，可变电感器400与可变电感器100（图1）类似。接地面108’与接地面108的不同之处在于，接地面108’由介电材料中不同平面内的导体堆叠而形成，其中导体通过通孔彼此电连接。接地面108’使接地导体的总面积分布在三维空间内而不是如用接地面108分布在二维空间内。与可变电感器100相比，三维空间分布减小了可变电感器400的总面积。

可变电感器400与可变电感器100的不同之处还在于，可变电感器400包括位于信号线104和衬底102之间的屏蔽面410。屏蔽面410在信号线104和衬底102之间从一浮置面106延伸至另一浮置面106。屏蔽面410通过穿过介电材料的通孔电连接至浮置面106。屏蔽面410是槽形屏蔽面，其中槽大约占用了信号线104下方的总面积的50%。在一些实施例中，屏蔽面410包括占用信号线104下方的总面积的50%以上或以下的槽。在一些实施例中，屏蔽面410是无槽的一体屏蔽面。在一些实施例中，屏蔽面410没有延伸从一个浮置面106至另一浮置面106的全部距离。在一些实施例中，屏蔽面410与至少一个浮置面106电隔离。在一些实施例中，屏蔽面410是不同类型的屏蔽面，诸如编织状的屏蔽结构或其他适合的屏蔽结构。在一些实施例中，多个屏蔽面410设置在信号线104和衬底102之间。在一些实施例中，多个屏蔽面410通过穿过介电材料的通孔彼此电连接。

尽管可变电感器400被描述具有开关阵列110，但是本领域的技术人员应该理解具有开关阵列310的可变电感器400也在本说明书的范围内。

图5是根据一个或多个实施例的包括可变电感器的振荡器电路500的原理图。振荡器电路500包括被配置为接收DC工作电压且为信号振荡提供电感的第一可变电感器502。振荡器电路500还包括被配置为接收DC工作电压且为信号振荡提供电感的第二可变电感器504。第一可变电感器502与第二电感器504并联电连接。电流源设置在第一可变电感器502和工作电压V_DD之间以及第二可变电感器504和工作电压V_DD之间。第一可变电感器502与第一晶体管506串联连接。第一晶体管506的第一端连接至第一可变电感器502并且第一晶体管506的第二端连接至参考电压（例如，接地电压）。第二可变电感器504与第二晶体管508串联连接。第二晶体管508的第一端连接至第二可变电感器504并且第二晶体管508的第二端连接至参考电压。第一晶体管506的栅极连接至第二可变电感器504和第二晶体管508之间的第一输出节点A。第二晶体管508的栅极连接至第一可变电感器502和第一晶体管506之间的第二输出节点B。在第一可变电感器502和第二可变电感器504具有可变电感器100（图1）或可变电感器400（图4）的结构的一些实施例中，振荡器电路500是压控振荡器（VCO）。在可变电感器502和504具有可变电感器300（图3）的结构的一些实施例中，振荡器电路500是数控振荡器（DCO）。

在一些实施例中，第一可变电感器502包括可变电感器100（图1）。在一些实施例中，第一可变电感器502包括不同于可变电感器100的可变电感器，诸如可变电感器300（图3）、可变电感器400（图4）或另一适合的可变电感器。在一些实施例中，第二可变电感器504包括可变电感器100。在一些实施例中，第二可变电感器504包括除可变电感器100之外的可变电感器，诸如可变电感器300、可变电感器400或另一适合的可变电感器。在一些实施例中，第一可变电感器502具有与第二可变电感器504不同的结构。

在一些实施例中，第一晶体管506和第二晶体管508独立选自p型金属氧化物半导体（PMOS）晶体管、n型金属氧化物半导体（NMOS）晶体管或其他适合的晶体管。

图6是根据一个或多个实施例的包括可变电感器的锁相环（PLL）600的原理性功能图。PLL 600包括被配置为接收参考频率f_REF和反馈频率f_FBK的鉴频鉴相器（PFD）602。PFD 602被配置为确定参考频率f_REF和反馈频率f_FBK之间的差，并且输出第一控制信号。PLL 600还包括被配置为接收第一控制信号的电荷泵（CP）604。CP 604被配置为将第一控制信号转化为模拟电压信号，并且输出模拟电压信号。PLL 600还包括被配置为接收模拟电压信号的低通滤波器（LPF）606。LPF 606被配置为除去模拟电压信号中的高频分量，并且输出第二控制信号。PLL 600还包括被配置为接收第二控制信号的振荡器电路608。振荡器电路608被配置为输出输出信号LO。基于第二控制信号，振荡器电路608增大或减小输出信号的频率。PLL 600还包括被配置为接收输出信号的反馈分频器（FD）610。FD 610被配置为生成多倍参考频率f_REF的反馈频率f_FBK。

振荡器电路608包括可变电感器。在一些实施例中，振荡器电路608包括可变电感器100（图1）、可变电感器300（图3）、可变电感器400（图4）或另一适合的可变电感器。在一些实施例中，振荡器电路608具有类似于振荡器电路500（图5）的结构。在一些实施例中，第二控制信号是开关控制信号V_tune。在一些实施例中，通过另一电路接收第二控制信号，另一电路被配置为生成用于与可变电感器300类似的可变电感器的位控制的各个开关控制信号。在一些实施例中，振荡器电路是VCO。在一些实施例中，振荡器电路608是DCO。

在一些实施例中，PLL 600包括在接收器件中，并且在将输出信号传输至外部电路前，输出信号LO与接收到的信号混合。在一些实施例中，在与输出信号LO混合之前，例如通过低噪放大器（LNA）来放大接收到的信号。混合后的输出信号被传输至接收器件内的其他电路。

图7是根据一个或多个实施例的设计可变电感器的方法700的流程图。在操作702中，选择可变电感器的电感和Q系数。根据包含可变电感器的器件来确定电感和Q系数。随着器件被配置接收的频率范围的增大，选择更高的Q系数以激发可变电感器中的振荡。类似地，随着频率范围的增大，选择更小的可变电感器的电感。

在操作704中，确定信号线的宽度、浮置面的宽度、接地面的宽度、信号线的长度以及信号线和浮置面之间的间距。基于操作702中所选的可变电感器的电感和Q系数来确定参数。上文详细描述了各个参数与电感和Q系数之间的关系。

在操作706中，确定浮置面和接地面之间的开关数量。基于用于形成可变电感器的制造工艺中的临界尺寸来确定开关个数。在一些实施例中，开关个数是基于制造工艺可沿浮置面的长度所形成的开关的最大数量。随着开关个数的增加，可变电感器的调谐范围增大；然而，可变电感器的制造变得更为复杂和昂贵。

在操作708中，确定浮置面和接地面之间的间距。基于可变电感器的操作期间期望的调谐范围来确定浮置面和接地面之间的间距。随着间距的增大，调谐范围增大；然而，可变电感器的面积也增大。

图8是根据一个或多个实施例的操作可变电感器的方法800的流程图。在操作802中，信号线接收工作电压。在一些实施例中，工作电压是V_DD。

在操作804中，开关阵列接收至少一个开关控制信号。在一些实施例中，开关阵列中的每一个开关都接收相同的开关控制信号。在一些实施例中，开关阵列中的至少一个开关接收不同于开关阵列中的至少另一开关的开关控制信号。在一些实施例中，每一个开关都接收与开关阵列中每个其他开关不同的开关控制信号。在一些实施例中，响应于逻辑高信号，开关阵列中的开关被配置为闭合，即，变为导电。在一些实施例中，响应于逻辑低信号，开关阵列中的开关被配置为断开，即，变为不导电。

在一些实施例中，至少一个开关控制信号是来自LPF 606（图6）的第二控制信号。在一些实施例中，至少一个开关控制信号是能够实现开关阵列的位控制的多个开关控制信号。在一些实施例中，通过被配置为接收来自LPF 606的第二控制信号的外部电路来生成多个开关控制信号。

在操作806中，响应于至少一个开关控制信号，改变可变电感器的电感。在一些实施例中，响应于至少一个开关控制信号，闭合开关的数量增加，则可变电感器的电感增大。在一些实施例中，响应于至少一个开关控制信号，闭合开关的数量减小，则可变电感器的电感减小。在可变电感器是振荡器电路的一部分的一些实施例中，振荡电路的振荡频率被配置为随着可变电感器的电感的减小而增大。在可变电感器是振荡器电路的一部分的一些实施例中，振荡电路的振荡频率被配置为随着可变电感器的电感的增大而减小。

图9是根据一个或多个实施例的操作可变电感器的方法900的流程图。在操作902中，PFD接收参考频率和反馈频率。在操作904中，PFD确定参考频率和反馈频率之间的差并且生成第一控制信号。在一些实施例中，第一控制信号表明振荡器电路是否应增大或减小频率振荡。

在操作906中，CP基于第一控制信号生成模拟电压信号。

在操作908中，LPF除去模拟电压信号中的高频分量，并且输出第二控制信号。

在操作910中，振荡器电路接收第二控制信号和至少一个开关控制信号，并且调节振荡器电路的振荡频率。至少一个开关控制信号将振荡器电路中的可变电感器的浮置面选择性地连接至可变电感器的接地面。在一些实施例中，响应于至少一个开关控制信号，闭合开关的数量增多，则可变电感器的电感增大而振荡器电路的振荡频率减小。在一些实施例中，响应于至少一个开关控制信号，闭合开关的数量减少，则可变电感器的电感减小而振荡器电路的振荡频率增大。在一些实施例中，至少一个开关控制信号来自操作908的第二控制信号。在一些实施例中，通过被配置为接收第二控制信号并输出至少一个开关控制信号的附加控制器电路来生成至少一个开关控制信号。在一些实施例中，至少一个开关控制信号被配置为用于浮置面和接地面之间的电连接的位控制的多个开关控制信号。

在操作912中，FD接收部分输出信号并生成反馈频率。PFD接收反馈频率。

本发明的一个方面涉及一种可变电感器。该可变电感器包括位于衬底上方的信号线，信号线具有在第一方向上延伸的长度和在垂直于第一方向的第二方向上延伸的宽度。可变电感器还包括位于衬底上方的第一接地面，第一接地面设置在信号线的第一侧，第一接地面具有在第一方向上的长度和在第二方向上的宽度。该可变电感器还包括位于衬底上方的第二接地面，第二接地面在第二方向上设置在与信号线的第一侧相对的信号线的第二侧上，第二接地面具有在第一方向上的长度和在第二方向上的宽度。该可变电感器还包括位于衬底上方的第一浮置面，第一浮置面设置在第一接地面和信号线之间，第一浮置面具有在第一方向上的长度和在第二方向上的宽度。可变电感器还包括位于衬底上方的第二浮置面，第二浮置面设置在第二接地面和信号线之间，第二浮置面具有在第一方向上的长度和在第二方向上的宽度。可变电感器还包括开关阵列，开关阵列被配置为选择性地将第一接地面连接至第一浮置面，以及选择性地将第二接地面连接至第二浮置面。

本发明的另一方面涉及一种振荡器电路。该振荡器电路包括被配置为接收工作电压的第一可变电感器和被配置为接收工作电压的第二可变电感器，其中第二可变电感器与第一可变电感器并联电连接。振荡器电路还包括：第一晶体管，其第一端连接至第一可变电感器；以及第二晶体管，其第一端连接至第二可变电感器。

本发明的又一方面涉及一种锁相环（PLL）。PLL包括被配置为接收参考频率和反馈频率的鉴频鉴相器（PFD），PFD被配置为生成第一控制信号。PLL还包括被配置为接收第一控制信号并生成模拟电压信号的电荷泵（CP）和被配置为接收模拟电压信号并生成第二控制信号的低通滤波器（LPF）。PLL还包括被配置为接收第二控制信号并生成输出信号的振荡器电路。振荡器电路包括被配置为接收工作电压的第一可变电感器和被配置为接收工作电压的第二可变电感器，其中第二可变电感器与第一可变电感器并联电连接。振荡器电路还包括：第一晶体管，其第一端连接至第一可变电感器；以及第二晶体管，其第一端连接至第二可变电感器。PLL还包括被配置为接收输出信号并生成反馈频率的分频器（FD）。

本领域的技术人员可以容易看出，所公开的实施例实现了以上所提出的一个或多个优点。在阅读前面的说明书后，本领域的技术人员能够实现各种改变、等效替换以及本发明广泛公开的各种其他实施例。因此，旨在仅通过包含在所附权利要求及其等效物中的限定来限制在此授权的保护。

Claims (10)

1.一种可变电感器，包括：

信号线，位于衬底上方，所述信号线具有在第一方向上延伸的长度和在垂直于所述第一方向的第二方向上延伸的宽度；

第一接地面，位于所述衬底上方，所述第一接地面设置在所述信号线的第一侧，所述第一接地面具有在所述第一方向上的长度和在所述第二方向上的宽度；

第二接地面，位于所述衬底上方，所述第二接地面在所述第二方向上设置在与所述信号线的第一侧相对的所述信号线的第二侧，所述第二接地面具有在所述第一方向上的长度和在所述第二方向上的宽度；

第一浮置面，位于所述衬底上方，所述第一浮置面设置在所述第一接地面和所述信号线之间，所述第一浮置面具有在所述第一方向上的长度和在所述第二方向上的宽度；

第二浮置面，位于所述衬底上方，所述第二浮置面设置在所述第二接地面和所述信号线之间，所述第二浮置面具有在所述第一方向上的长度和在所述第二方向上的宽度；以及

开关阵列，所述开关阵列被配置为选择性地将所述第一接地面连接至所述第一浮置面，并且选择性地将所述第二接地面连接至所述第二浮置面。

2.根据权利要求1所述的可变电感器，其中，所述第一接地面和所述第二接地面中的至少一个包括：

多个导电层，在垂直于所述衬底的表面的方向上彼此间隔；以及

至少一个通孔，将所述多个导电层中相邻的导电层电连接。

3.根据权利要求1所述的可变电感器，还包括设置在所述信号线和所述衬底之间的屏蔽层。

4.根据权利要求3所述的可变电感器，其中，所述第一浮置面和所述第二浮置面中的至少一个电连接至所述屏蔽层。

5.一种振荡器电路，包括：

第一可变电感器，被配置为接收DC工作电压和信号；

第二可变电感器，被配置为接收所述DC工作电压和信号，所述第二可变电感器与所述第一可变电感器并联电连接；

第一晶体管，其第一端连接至所述第一可变电感器；以及

第二晶体管，其第一端连接至所述第二可变电感器。

6.根据权利要求5所述的振荡器电路，其中，所述第一可变电感器和所述第二可变电感器中的至少一个包括：

信号线，位于衬底上方；

第一接地面，位于所述衬底上方，所述第一接地面设置在所述信号线的第一侧；

第二接地面，位于所述衬底上方，所述第二接地面设置在与所述信号线的第一侧相对的所述信号线的第二侧；

第一浮置面，位于所述衬底上方，所述第一浮置面设置在所述第一接地面和所述信号线之间；

第二浮置面，位于所述衬底上方，所述第二浮置面设置在所述第二接地面和所述信号线之间；以及

开关阵列，所述开关阵列被配置为选择性地将所述第一接地面连接至所述第一浮置面，并且选择性地将所述第二接地面连接至所述第二浮置面。

7.根据权利要求6所述的振荡器电路，其中，所述振荡器电路是数控振荡器（DCO），并且所述开关阵列中的至少一个开关被配置为接收与所述开关阵列中的至少另一个开关不同的开关控制信号。

8.根据权利要求5所述的振荡器电路，其中，所述第一晶体管的栅极连接至所述第二晶体管的第一端，并且所述第二晶体管的栅极连接至所述第一晶体管的第一端。

9.一种锁相环（PLL），包括：

鉴频鉴相器（PFD），被配置为接收参考频率和反馈频率，所述PFD被配置为生成第一控制信号；

电荷泵（CP），被配置为接收所述第一控制信号并生成模拟电压信号；

低通滤波器（LPF），被配置为接收所述模拟电压信号并生成第二控制信号；

振荡器电路，被配置为接收所述第二控制信号并生成输出信号，所述振荡器电路包括：

第一可变电感器，被配置为接收工作电压；

第二可变电感器，被配置为接收所述工作电压，所述第二可变电感器与所述第一可变电感器并联电连接；

第一晶体管，其第一端连接至所述第一可变电感器；和

第二晶体管，其第一端连接至所述第二可变电感器；以及

分频器（FD），被配置为接收所述输出信号并生成所述反馈频率。

10.根据权利要求9所述的PLL，其中，所述第一可变电感器和所述第二可变电感器中的至少一个包括：

信号线，位于衬底上方；

第一接地面，位于所述衬底上方，所述第一接地面设置在所述信号线的第一侧；

第二接地面，位于所述衬底上方，所述第二接地面设置在与所述信号线的第一侧相对的所述信号线的第二侧；

第一浮置面，位于所述衬底上方，所述第一浮置面设置在所述第一接地面和所述信号线之间；

第二浮置面，位于所述衬底上方，所述第二浮置面设置在所述第二接地面和所述信号线之间；以及

开关阵列，所述开关阵列被配置为选择性地将所述第一接地面连接至所述第一浮置面，并且选择性地将所述第二接地面连接至所述第二浮置面。