CN104051249A - 改善的栅极间的外延生长 - Google Patents

改善的栅极间的外延生长 Download PDF

Info

Publication number
CN104051249A
CN104051249A CN201310593960.9A CN201310593960A CN104051249A CN 104051249 A CN104051249 A CN 104051249A CN 201310593960 A CN201310593960 A CN 201310593960A CN 104051249 A CN104051249 A CN 104051249A
Authority
CN
China
Prior art keywords
active area
epitaxial growth
gated
dummy grid
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310593960.9A
Other languages
English (en)
Other versions
CN104051249B (zh
Inventor
林文杰
曾仁洲
宋明相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/932,521 external-priority patent/US9443850B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051249A publication Critical patent/CN104051249A/zh
Application granted granted Critical
Publication of CN104051249B publication Critical patent/CN104051249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本发明公开了一种集成电路器件，包括生长在衬底上的至少两个外延生长有源区，有源区置于两个栅极器件之间。该器件还包括位于两个外延生长有源区之间的至少一个伪栅极。每个有源区的长度都大致相同。本发明还公开了改善的栅极间的外延生长。

Description

改善的栅极间的外延生长
本申请要求2013年3月13日提交的美国临时申请No.61/779842的权益。
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种改善的栅极间的外延生长。
背景技术
利用集成电路的电子器件容易受到静电放电（ESD）的影响。静电放电可由握持器件的人或者其他来源而发生。静电放电可能使大量电流通过对高强度电流敏感的电路，因此损坏电路。为了降低对ESD损坏的敏感性，集成电路通常包括为ESD创建通路以远离敏感电路的ESD器件。
一种类型的ESD器件包括位于细长的栅极器件之间的多个有源区域，诸如源极区或漏极区。栅极器件用做晶体管的栅极。晶体管用作当检测到诸如ESD的高强度电流时进行开启的开关。开启开关允许ESD流过以避免其流经敏感电路。
形成ESD器件所涉及的一个问题来自硅化物。当形成晶体管器件时，硅化物材料通常用在半导体-金属接合处以促进有效的连接。这是因为硅化物传导电流相对较好。然而，期望使硅化物不形成在与栅极相邻的源极区或漏极区上方。如果硅化物层要形成在那里，流经源极区和漏极区的电流会倾向于主要流过硅化物，这可能导致损坏，因为由高ESD电流造成的电流密度可能烧毁硅化物及周围材料。
当通过外延生长工艺来形成源/漏极区时，会引起ESD器件形成所涉及的另一个问题。外延生长工艺包括在现存晶体上生长半导体晶体。当以这种方式来形成源极区或漏极区时，这些区的长度会影响外延生长结构的均匀性。如果相比于其他附近的结构，一个结构太长，则会形成一组不均匀的外延生长结构。这被称作负载效应。因此，期望在没有太多不利的负载效应的情况下，制造采用栅极间的外延生长的有源区的ESD器件或其他器件。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：
生长在衬底上的至少两个外延生长有源区，所述外延生长有源区放置于两个栅极器件之间；以及
位于两个所述外延生长有源区之间的至少一个伪栅极；
其中，每个外延生长有源区的长度都大致相同。
在可选实施例中，所述外延生长有源区是鳍结构。
在可选实施例中，所述集成电路器件包括骤回（snapback）静电放电（ESD）器件。
在可选实施例中，所述器件还包括：位于所述至少一个伪栅极的两侧上的衬底接触件。
在可选实施例中，所述器件还包括：衬底接触件，位于两个伪栅极之间的外延生长有源区的中部。
在可选实施例中，所述至少一个伪栅极被偏置。
在可选实施例中，所述至少一个伪栅极被浮置。
在可选实施例中，使用相同的掩模来形成所述栅极器件和所述伪栅极。
在可选实施例中，所述器件还包括：衬底接触件，所述衬底接触件包括通过后硅化物工艺形成的硅化物层。
根据本发明的另一方面，还提供了一种用于形成静电放电（ESD）器件的方法，所述方法包括：
使用外延生长工艺来形成多个有源区；以及
在所述有源区之间的间隔内形成至少两个栅极器件和至少一个伪栅极，所述栅极器件和所述伪栅极垂直于所述有源区；
其中，各有源区的长度大致相同。
在可选实施例中，所述方法还包括：选择位于所述栅极器件和所述伪栅极器件之间的有源区的长度使得将负载效应降低到阈值水平之下。
在可选实施例中，所述有源区为鳍结构。
在可选实施例中，所述ESD器件包括骤回ESD器件。
在可选实施例中，所述方法还包括：在所述至少一个伪栅极的两侧上形成衬底接触件。
在可选实施例中，所述方法还包括：在位于两个伪栅极之间的有源区的中部形成衬底接触件。
在可选实施例中，所述至少一个伪栅极被偏置。
在可选实施例中，所述至少一个伪栅极被浮置。
在可选实施例中，使用相同的掩模来形成所述栅极器件和所述伪栅极。
在可选实施例中，所述方法还包括衬底接触件，所述衬底接触件包括通过后硅化物工艺形成的硅化物层。
根据本发明的又一方面，还提供了一种静电放电（ESD）器件，包括：
平行排列的至少两个细长的栅极器件；
位于所述栅极器件之间并且与所述栅极器件平行排列的至少一个细长的伪栅极；以及
位于所述栅极器件和所述至少一个伪栅极之间的多个外延生长鳍式有源区，所述外延生长鳍式有源区相互之间平行排列并且与所述栅极器件垂直；
其中，位于所述栅极器件和所述伪栅极之间的所述有源区的长度选择为使得负载效应降低到阈值水平之下。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增加或减少。
图1示出了根据在此所描述的原理的一个例子的位于栅极之间的外延生长的示例性俯视图。
图2A示出了根据在此所描述的原理的一个例子的具有栅极间的外延生长的ESD器件的示例性横截面图。
图2B示出了根据在此所描述的原理的一个例子的具有栅极间的外延生长的ESD器件的示例性横截面图。
图3A示出了根据在此所描述的原理的一个例子的包括多个伪栅极的栅极间的外延生长的示例性俯视图。
图3B示出了根据在此所描述的原理的一个例子的包括多个伪栅极的栅极间的外延生长的横截面图。
图4示出了根据在此所描述的原理的一个例子的用于形成具有栅极间改善的外延生长的器件的示例性方法流程图。
具体实施方式
可以理解，下面公开的内容提供了许多不同的实施例或者例子，用以实现本发明的不同特征。下面将描述组件和布置的具体例子以简化本发明。当然这些仅为例子而并不旨在限制本发明。此外，在下面的说明书中，在第二工艺之前的第一工艺的执行可包括第二工艺紧随第一工艺执行的实施例，并且也可包括第一工艺和第二工艺之间可执行额外的工艺的实施例。为了简明和清楚，各个部件可任意地以不同的比例绘制。此外，在下面的说明书中，第一部件形成在第二部件上方或者在第二部件上可以包括第一部件与第二部件以直接接触的方式形成的实施例，也可以包括额外的部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间相关术语，以便于说明书描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间相关术语旨在包括使用或操作中的装置的不同的方位。例如，如果翻转图中所示的装置，则描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在…下面”可包括在上面和在下面的方位。装置可以以其它方式定位（旋转90度或在其他方位），并且通过在此使用的空间相关描述符可同样地作相应地解释。
图1示出了位于栅极间的外延生长的示例性俯视图100。根据某些示例性例子，集成电路器件包括至少两个栅极器件104。该器件包括位于两个栅极器件104之间的有源区102。此外，至少一个伪栅极108置于两个栅极器件104的中间部分内。金属接触件106也可形成为与栅极器件104和伪栅极108相邻。
根据本实例，有源区102可形成在阱110内。如上文所述，可通过外延工艺来形成有源区102。这样的工艺包括将晶状体覆盖物沉积在晶状体衬底上。例如，有源区结构102可形成在硅衬底上。
有源区102可以是n型掺杂或者p型掺杂。掺杂可随着外延形成原位发生。可选地，可形成非掺杂外延结构。然后，掺杂工艺可掺杂外延生长结构102。阱110的类型将取决于掺杂剂的类型。例如，如果有源区102为n型，则n型有源区形成在其内的阱110就为p型阱。相反地，如果有源区102为p型，则p型有源区形成在其内的阱110将为n型阱。有源区102的长度是大致相同的。长度指真栅极104和伪栅极108之间的长的尺寸。
可使用相同的掩模来形成栅极结构104、108。具体地，可使用标准的光刻技术来沉积栅极层并对栅极层进行图案化。具体地，光刻胶层可通过光掩模暴露于光源。然后，可以对光刻胶层的区域进行显影。剩余的光刻胶层用作蚀刻工艺的保护。蚀刻工艺可去除不期望栅极形成的所有区域中的栅极材料。因此，由光刻胶层所保护的栅极材料留下完整的栅极器件104、108。
在一些例子中，可使用相同的掩模形成栅极器件104和伪栅极108，并因此栅极器件104和伪栅极108可由相同的材料制成。栅极器件104可用作ESD器件的晶体管器件的栅极端子。可留下伪栅极108由于其用于或不用于任何晶体管器件。在一些例子中，伪栅极108可被偏置。可选地，伪栅极108可被浮置。即，其不连接到任何东西，包括接地。
伪栅极108的置放是为了减小外延窗。外延窗是指外延结构的长度。如果在合适的位置没有伪栅极108，则外延窗相对较长，如线112所示。然而，如果在合适的位置有伪栅极108，则外延窗减小，如线114所示。因此，位于伪栅极的两侧的外延窗114大致相等并且较小。这允许更为一致的外延工艺。
虚线116、118示出了器件的横截面。第一虚线116示出了沿着图2A中所示出的鳍结构的横截面。第二虚线118示出了图2B中所示出的鳍结构之间的横截面。
图2A示出了具有栅极间的外延生长的ESD器件的示例性横截面图200。根据本实例，有源区102示出为形成在阱110中。阱110可形成在基体衬底202的顶部上。基体衬底202可由诸如硅的半导体材料形成。
位于有源区102之间的间隔206是形成栅极104、108的位置。如上文所述，伪栅极108放置于两个正常栅极104之间。伪栅极108减小了外延窗并允许更为均匀的有源区结构102。
如上文所述，接触件106可形成为与栅极104、108相邻。接触件106用于将栅极器件连接至有源区。在真栅极104的情况下，接触件将源极区或漏极区连接至源极或漏极端子。这通常在所覆盖的金属层（未示出）上完成。具体地，层间介电层208可形成在栅极器件的顶部。
然后，通孔形成在层间介电层208中。通孔向下延伸至衬底区。然后硅化物材料形成在通孔内。然后用金属材料来填充通孔以形成接触件106。以这样的方式形成接触件被称为后硅化物工艺（silicide last process）。在接触件106形成在层间介电层208内之后，金属层可形成在顶部上，其将接触件106连接至其他器件。
类似的处理可用于将栅极器件104连接至集成电路内的其他元件。具体地，通孔可形成在层间介电层208中，其中通孔向下延伸至栅极器件104。然后，这些通孔以硅化物来填充，再然后以金属来填充。在一些情况下，延伸至栅极器件104的通孔可从与使用接触件106来连接有源区102的层不相同的层延伸。
图2B示出了具有栅极之间的外延生长以及鳍结构之间的外延生长的ESD器件的示例性横截面图。根据本实例，平行的有源区之间的间隔可为浅沟槽隔离材料。这样的材料为诸如二氧化硅的介电材料，以防止电流在器件之间流动。
浅沟槽隔离结构204可由多种方式来形成。在一个例子中，沟槽蚀刻至下方的材料中，在这种情况下，下方的材料为阱110。然后，用介电材料填充沟槽以形成浅沟槽隔离204。使用标准光刻技术来对这些沟槽进行图案化。从该横截面图可知，由于有源区102在浅沟槽隔离部件204周围延伸，因而有源区102依旧可见。
图3A示出了位于栅极（包括多个伪栅极）之间的外延生长的示例性俯视图300。根据本实例，多于一个伪栅极可放置于两个真栅极104之间。具体地，两个伪栅极302、304置于真栅极104之间。
将伪栅极间隔开以使得位于各栅极结构104、302、304之间的有源区的长度大致相同。因此，外延窗308的长度对于各有源区是大致相等的。通过减小外延窗302的尺寸并且维持有源区间的一致长度，可减少负载效应。如上文所述，当在衬底上的多个区域处进行外延生长工艺时，产生负载效应。如果这些区域的尺寸不同，则一些区域会经历与其他区域轻微不同的生长。这种不均匀性可能对集成电路具有不利影响。
可选择伪栅极的数目以及外延窗的尺寸以将负载效应减小至阈值水平之下。该阈值水平可在设计阶段预先确定或可在制造阶段确定。栅极间的外延窗可由以下方程式限定：
Wd=(W-n*L)/(n+1)
其中：
Wd是减小的外延窗308；
W是真栅极104之间的原始窗310；
n是伪栅极的数目；以及
L是伪栅极的宽度。
通过选择伪栅极的数目以及真栅极104之间的窗310的尺寸可较好地调整外延窗308。具有伪栅极304、302使得对外延窗308进行更多的控制并因此可通过调整窗308优化ESD器件。总之，当更高的电流能够流过晶体管时，ESD器件的性能更好。
图3B示出了栅极（包括多个伪栅极）之间的外延生长的横截面图320。横截面图320沿图3A中的虚线312所表示的鳍结构。根据本实例，有源区可形成为如上所述。
在这个例子中，不是如图1和图2A-2B所示的在伪栅极的每侧具有接触件，仅单个接触件306设置于两个伪栅极302、304之间。用于接触件306的其他位置也可使用。在一些例子中，接触件可用于偏置伪栅极。在一些例子中，接触件306可用做其他电路设计的目的。
当示出鳍结构晶体管时，此处描述的原理也可与传统的互补金属氧化物半导体（CMOS）结构一起使用。例如，标准有源区可外延生长在栅极和伪栅极之间，而不是栅极间生长的多个鳍有源区。
在栅极间具有更均一的有源区可允许更高质量的替代栅极工艺。在一些情况中，真栅极由多晶硅材料形成且之后用金属材料替换。该工艺包括在多晶硅栅极的两侧上形成侧壁间隔件，去除多晶硅，之后用金属材料来替换留下的间隔。
伪栅极304、302还可用于帮助热扩散。由于ESD器件旨在处理更高的电流，因此它将经受由于电流流经狭窄结构所产生的高温。伪栅极304、302可用作散热器并因此保持ESD器件相对较凉。
图4示出了用于形成具有栅极间改善的外延生长的器件的示例性方法流程图。根据某些示例性实例，该方法包括步骤402，使用外延生长工艺来形成多个有源区。该方法还包括步骤404，在有源区之间的间隔内形成至少两个栅极器件和至少一个伪栅极，栅极器件和伪栅极垂直于有源区，其中各有源区在尺寸上大致相同。
根据某些示例性实例，一种集成电路器件包括生长在衬底上的至少两个外延生长有源区，所述有源区位于两个栅极器件之间。该器件还包括位于两个外延生长有源区之间的至少一个伪栅极。每个有源区的长度大致相同。
根据某些示例性实例，一种用于形成静电放电（ESD）器件的方法，包括使用外延生长工艺形成多个有源区，并且在有源区之间的间隔内形成至少两个栅极器件和至少一个伪栅极，栅极器件和伪栅极垂直于有源区。各有源区在长度上大致相同。
根据某些示例性实例，一种静电放电（ESD）器件包括平行排列的至少两个细长的栅极器件、位于栅极器件之间并且与栅极器件平行排列的至少一个细长的伪栅极，以及位于栅极器件和至少一个伪栅极之间的多个外延生长鳍有源区，所述有源区相互之间平行排列并且与栅极器件垂直。选择栅极器件和伪栅极之间的有源区的长度，以使得将负载效应减小到阈值水平之下。位于栅极器件和伪栅极之间的有源区的最佳长度可在负载效应和ESD性能之间折衷。位于栅极器件和伪栅极之间的有源区的较长长度会得到较大的漏极镇流（drain-ballasting）以提高ESD性能。
可以理解，上面所列的实施例和步骤的多种不同的组合可采用多种顺序来使用或者平行使用，并且没有特定步骤是关键或者必须的。此外，尽管此处使用了术语“电极”，但是可意识到该术语包括“电极接触件”的概念。并且，上面针对一些实施例所示出和讨论的部件可与上面针对其他实施例所示出和讨论的部件进行组合。因此，所有此类改变可包括在本发明的范围内。
上面概述了若干实施例的特征。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此可以作出多种变化、替换以及改变。

Claims (10)

1.一种集成电路器件，包括：
生长在衬底上的至少两个外延生长有源区，所述外延生长有源区放置于两个栅极器件之间；以及
位于两个所述外延生长有源区之间的至少一个伪栅极；
其中，每个外延生长有源区的长度都大致相同。
2.根据权利要求1所述的器件，其中，所述外延生长有源区是鳍结构。
3.根据权利要求1所述的器件，其中，所述集成电路器件包括骤回静电放电（ESD）器件。
4.一种用于形成静电放电（ESD）器件的方法，所述方法包括：
使用外延生长工艺来形成多个有源区；以及
在所述有源区之间的间隔内形成至少两个栅极器件和至少一个伪栅极，所述栅极器件和所述伪栅极垂直于所述有源区；
其中，各有源区的长度大致相同。
5.根据权利要求4所述的方法，还包括：选择位于所述栅极器件和所述伪栅极器件之间的有源区的长度使得将负载效应降低到阈值水平之下。
6.根据权利要求4所述的方法，其中，所述有源区为鳍结构。
7.根据权利要求4所述的方法，其中，所述ESD器件包括骤回ESD器件。
8.根据权利要求4所述的方法，还包括：在所述至少一个伪栅极的两侧上形成衬底接触件。
9.根据权利要求4所述的方法，还包括：在位于两个伪栅极之间的有源区的中部形成衬底接触件。
10.一种静电放电（ESD）器件，包括：
平行排列的至少两个细长的栅极器件；
位于所述栅极器件之间并且与所述栅极器件平行排列的至少一个细长的伪栅极；以及
位于所述栅极器件和所述至少一个伪栅极之间的多个外延生长鳍式有源区，所述外延生长鳍式有源区相互之间平行排列并且与所述栅极器件垂直；
其中，位于所述栅极器件和所述伪栅极之间的所述有源区的长度选择为使得负载效应降低到阈值水平之下。
CN201310593960.9A 2013-03-13 2013-11-21 改善的栅极间的外延生长 Active CN104051249B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361779842P 2013-03-13 2013-03-13
US61/779,842 2013-03-13
US13/932,521 2013-07-01
US13/932,521 US9443850B2 (en) 2013-03-13 2013-07-01 Epitaxial growth between gates

Publications (2)

Publication Number Publication Date
CN104051249A true CN104051249A (zh) 2014-09-17
CN104051249B CN104051249B (zh) 2018-02-27

Family

ID=51503936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310593960.9A Active CN104051249B (zh) 2013-03-13 2013-11-21 改善的栅极间的外延生长

Country Status (1)

Country Link
CN (1) CN104051249B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818975A (zh) * 2016-09-12 2018-03-20 台湾积体电路制造股份有限公司 改进的静电放电器件及其形成方法
US10854595B2 (en) 2013-03-13 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge device
CN112382639A (zh) * 2020-10-16 2021-02-19 复旦大学 基于绝缘层上硅衬底的可调性能光电传感器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057496A1 (en) * 2001-09-24 2003-03-27 Wei-Tsun Shiau Nmos esd protection device with thin silicide and methods for making same
US20060163665A1 (en) * 2005-01-21 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in integrated circuit fabrication
CN101005068A (zh) * 2006-01-19 2007-07-25 松下电器产业株式会社 单元和半导体器件
CN101136435A (zh) * 2006-08-30 2008-03-05 台湾积体电路制造股份有限公司 半导体的结构
US20100193870A1 (en) * 2009-01-30 2010-08-05 Xilinx, Inc. Techniques for improving transistor-to-transistor stress uniformity
US20110287611A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057496A1 (en) * 2001-09-24 2003-03-27 Wei-Tsun Shiau Nmos esd protection device with thin silicide and methods for making same
US20060163665A1 (en) * 2005-01-21 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in integrated circuit fabrication
CN101005068A (zh) * 2006-01-19 2007-07-25 松下电器产业株式会社 单元和半导体器件
CN101136435A (zh) * 2006-08-30 2008-03-05 台湾积体电路制造股份有限公司 半导体的结构
US20100193870A1 (en) * 2009-01-30 2010-08-05 Xilinx, Inc. Techniques for improving transistor-to-transistor stress uniformity
US20110287611A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854595B2 (en) 2013-03-13 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge device
US11380673B2 (en) 2013-03-13 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge device
CN107818975A (zh) * 2016-09-12 2018-03-20 台湾积体电路制造股份有限公司 改进的静电放电器件及其形成方法
CN107818975B (zh) * 2016-09-12 2021-01-22 台湾积体电路制造股份有限公司 改进的静电放电器件及其形成方法
CN112382639A (zh) * 2020-10-16 2021-02-19 复旦大学 基于绝缘层上硅衬底的可调性能光电传感器及其制备方法
CN112382639B (zh) * 2020-10-16 2022-09-16 复旦大学 基于绝缘层上硅衬底的可调性能光电传感器及其制备方法

Also Published As

Publication number Publication date
CN104051249B (zh) 2018-02-27

Similar Documents

Publication Publication Date Title
US7888775B2 (en) Vertical diode using silicon formed by selective epitaxial growth
US10186507B2 (en) Electrostatic discharge protection structure and fabricating method thereof
US8853862B2 (en) Contact structures for semiconductor transistors
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
US9722094B2 (en) TFT, array substrate and method of forming the same
US11380673B2 (en) Electrostatic discharge device
JP2008131038A (ja) Ｍｏｓｆｅｔデバイスにおける浮遊体効果を減少させる方法及び構造体
US8809967B2 (en) Device structures compatible with fin-type field-effect transistor technologies
US20170062609A1 (en) High voltage finfet structure with shaped drift region
CN104051249A (zh) 改善的栅极间的外延生长
KR101646879B1 (ko) 게이트들 간의 향상된 에피택셜 성장
TWI585982B (zh) 集成於垂直閘極鰭式場效二極體之靜電放電及被動結構
CN107818975B (zh) 改进的静电放电器件及其形成方法
CN104347684B (zh) 通过器件隔离结构隔离的半导体开关器件
TWI545737B (zh) 裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件
US20170062558A1 (en) Isolated well contact in semiconductor devices
CN106558571A (zh) 一种esd布局结构、电子装置
JP3214457B2 (ja) 半導体装置の製造方法
JP2023547097A (ja) 物理的複製困難関数として電界効果トランジスタ構造体におけるランダムな閾値電圧の差異を用いたセキュア・チップの識別

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant