CN104050145A

CN104050145A - 集成式的系统与存储介质控制器

Info

Publication number: CN104050145A
Application number: CN201410093000.0A
Authority: CN
Inventors: M·H·米勒; R·E·伯恩
Original assignee: Seagate Technology LLC
Current assignee: Seagate Technology LLC
Priority date: 2013-03-15
Filing date: 2014-03-13
Publication date: 2014-09-17
Anticipated expiration: 2034-03-13
Also published as: CN104050145B; US20140281277A1; US10031864B2; JP6244233B2; JP2014182863A

Abstract

本申请公开了集成式的系统与存储介质控制器。本发明提供了一种单个设备，所述单个设备提供了计算系统级的功能与非易失性存储控制器功能。这些功能能够共享相同的电子器件。

Description

集成式的系统与存储介质控制器

发明概述

公开了计算系统与存储介质控制器的电子器件（例如，硬盘驱动器或固态驱动器的电子器件）的集成。还公开了共享资源、消除存储接口以及基本上保持用于两者的固件。

附图说明

图1示出了计算系统和分离的大容量存储设备；

图2示出了集成的计算系统与存储介质控制器的变型例；

图3示出了集成的计算系统与存储介质控制器的另一变型例；

图4示出了集成的计算系统与存储介质控制器的再一变型例；

图5示出了集成的计算系统与存储介质控制器的又一变型例；

图6示出了集成变型例；

图7示出了另一集成变型例；以及

图8示出了再一集成变型例。

发明详述

计算系统包括多种不同的部件：中央处理单元（CPU）、随机存取存储器（RAM）和诸如硬盘驱动器或固态驱动器的大容量存储设备。这些部件经单独设计且然后利用行业广泛认可（标准化）存储接口集成到一起。例如，大容量存储设备可以通过诸如SATA、SAS、光纤通道或SCSI的标准化存储接口与计算系统的其余部分通信。

单独地设计每个部件导致硬件设计的低效率，增加了整体解决方案的成本和功率。例如，图1示出了与大容量存储设备150耦合的计算系统100。计算系统100包括CPU105、包括存储器管理单元（MMU）的主存储器控制器110、主存储器115、外围设备控制器120、RJ45连接器125以及电源130。CPU105能够具有各种体系结构中的一种，诸如Harvard、变型的Harvard、von Neuman或Dataflow。CPU105能够具有各种指令集中的一种，诸如CISC、EDGE、EPIC、MISC、OISC、RISC、VLIW、NISC和ZISC。CPU105可以为各种CPU中的一种，诸如嵌入式（例如，ARM）、微计算机（例如，Intel x86）、工作站/服务器（例如，HP PA-RISC）、微型/主机（例如，IBM ESA/390）以及混合核（例如，IBM的Cell）。CPU105可以为中央处理单元、数字信号处理器、微控制器或定制式处理单元。CPU105可以包括多个处理器或并行处理器。

计算系统100可以包括主存储器控制器110和/或外围设备控制器120。主存储器控制器和外围设备控制器的相应的实施例是北桥（Northbridge）和南桥（Southbridge）芯片。CPU105可以包括那些控制器，从而不需要分离的控制器。因此，它们的图示为虚线。主存储器115可以是DRAM，但是还能够为其它类型的RAM（例如，SRAM）或非易失性存储器（例如，FLASH）。RJ45连接器125能够用于将计算系统100经由以太网电缆与网络连接。然而，计算系统100能够使用其它类型的通信信道，如无线的、同轴电缆，并且能够使用各种类型的通信协议中的一种。电源130向计算系统100的任意或全部部件提供电压和电流。

大容量存储设备150显示为磁盘驱动器，并且包括访问介质170上的数据的控制器155。控制器155与存储器160耦合，存储器160可以是与主存储器115相同或不同类型的存储器。电源130向大容量存储设备150的任意或全部部件提供电压和电流。

当计算系统100从大容量存储设备150中检索数据时，大容量存储设备150可以首先将数据缓冲在存储器160中，然后经由存储接口190将数据传递到计算系统100。然后，将数据放置到计算系统100中的主存储器115中。该经由存储接口190的传递既消耗了硬件资源（例如，ASIC核凹模区域和焊盘环区域）又消耗了功率，这可通过更加高效的解决方案来避免。一种低效性是经由计算系统100和大容量存储设备150之间的电缆传送数据所需的功率。

一种这样的高效的解决方案是通过将计算系统100的部件与大容量存储设备150集成来实现的，优化从而摆脱了诸如经由电缆传送数据所需的功率的低效性。图2对此进行了图示。设备200包括CPU205、主存储器控制器210、外围设备控制器220、RJ45连接器225、电源250、控制器255和介质270，所有这些可与图1中所描述的相同。然而，由于计算系统与大容量存储设备的集成，可以共享一些部件，提高了总体效率。首先，电源250向全部部件提供电力，而不是图1所示的两个分离的电源。此外，存储器275由CPU205和控制器255两者来使用，而不是图1所示的两个分离的存储器。这样，设备是较低功率且更具有成本效益的系统解决方案。另外，除了介质270之外的所有部件能够安装到印刷电路板（PCB）285上。

图3图示出计算系统的部件与大容量存储设备的集成。设备300包括CPU305、主存储器控制器310、外围设备控制器320、RJ45连接器325、电源350、控制器355以及存储器375，全部这些都可与图2中所描述的相同。没有介质270，设备300包括固态大容量存储器395。大容量存储器395可以是例如FLASH、STRAM、MRAM或ReRAM。大容量存储器395还可以是可移除存储器，诸如SD、CF、SIMM或DIMM。

同样，由于计算系统与大容量存储设备集成，能够共享几个部件。电源350向全部的部件提供电力，而不是如图1所示的两个分离的电源。此外，存储器375由CPU305和控制器355两者使用，而不是图1所示的两个分离的存储器。另外，包括大容量存储器395的全部部件能够安装到印刷电路板（PCB）385上。这样，设备是较低功率且更具有成本效益的系统解决方案。

图4图示出计算系统的部件与大容量存储设备的集成。设备400包括CPU405、主存储器控制器410、外围设备控制器420、RJ45连接器425、电源450以及控制器455，全部这些都可与图2所描述的相同。设备400包括存储器/大容量存储器465。存储器/大容量存储器465可以是例如FLASH、STRAM、MRAM或ReRAM。存储器/大容量存储器465还可以是可移除存储器，诸如SD、CF、SIMM或DIMM。此处，存储器/大容量存储器465起到了上述存储器和大容量存储器的作用。

除了电源450的部件共享之外，还共享了存储器/大容量存储器465的存储器部分。此处，存储器/大容量存储器465可以是用于存储器和大容量存储器部分两者的相同类型的存储器（例如，FLASH）。一般地，存储器/大容量存储器465应当展示出与诸如DRAM的存储器部分相似的访问速度，同时是非易失性的，如闪存或磁性介质。

控制器455可以包括各种存储功能，诸如缓冲管理、高速缓存算法、命令排队功能以及错误检测与校正。例如，专用于确保从存储器/大容量存储器465恢复正确数据的大量的信号处理硬件可以在控制器455中。该硬件能够与非易失性介质的特性紧密耦合，进行管理以便获得最优操作。CPU405可不具有执行这样功能的硬件逻辑，或者可不具有最优地执行这种功能的体系结构。此外，那些功能中任一种的消除对于一些应用而言可能是不期望的。例如，高完整性数据的需求不会容忍次优错误恢复。因此，控制器455包含在设备400中。

图5图示出计算系统的部件与大容量存储设备的集成。设备500包括CPU505、主存储器控制器510、外围设备控制器520、RJ45连接器525、电源550、控制器555、存储器575以及大容量存储器595，全部这些可与图3所描述相同。连同共享电源550一起，控制器555与CPU505共享主存储器510的控制器。这能够提供更高效的DRAM分配策略，诸如当数据从存储子系统移至计算子系统时。当数据无需物理地移至DRAM中的不同位置或者仅需要交换软件指针时，也能够实现更高效的DRAM分配策略。

图6-8示出了各种CPU和控制器的集成配置。这些变型例能够应用于图2-5中所示的以及上文所述的任意设备。图6示出了CPU605和控制器655位于同一集成电路600上。存储器和/或大容量存储器也可以在同一集成电路600上。因为该集成，能够消除或修改存储接口（例如，图1中的190）的一些方面。例如，能够消除与管理物理存储接口相关联的硬件和低级软件栈，改善系统功率且降低复杂度。存储接口硬件和软件栈能够由更简单的软件API来替代。

在更具体的实施例中，SATA标准定义了物理层、链路层和传输层。能够消除物理层的部分或全部。在该情况下，MMU（或与CPU605分离或作为CPU605的部分）的链路层以及控制器655的链路层能够耦合在一起，这使得可以消除物理层。也可以消除链路层。随后，可以消除传输层。MMU和控制器655随后在应用层通信。这些层中任意层的消除还可以导致在CPU上运行的存储驱动器（例如，操作系统）的修改。而且，能够基于那些层中任意层的消除来保持、消除或修改存储接口的实际命令结构。

另外，还可能的是，存储接口可以为定制的或非标准化的接口。一个这样的实施例是控制器655的主机接口逻辑能够与CPU605的关联逻辑耦合。另一实施例是外围设备控制器和控制器655之间的通信能够主要通过单个共享存储器在外围设备控制器和控制器655之间传递消息来实现。

图7示出了多芯片封装（MCP）700，其包括CPU705、控制器755和任选的存储器790。在该情况下，每个部件都是与多芯片封装700的基板结合的分离的集成电路。可选地，集成电路可以层叠。图8示出了印刷电路板（PCB）800，其包括CPU805和控制器855。CPU805和控制器855能够在分离的封装中。

用于如上所述集成的CPU和控制器的固件能够通过略微修改而并行地运行。为了图示，保持在图6的CPU605和控制器655之间的存储接口上使用的数据传输协议。由于CPU605和控制器655共享同一DRAM，能够在CPU605和控制器655之间交换软件指针，而无需移动DRAM内的数据。这节省了时间，因为不必移动数据。这样，略微修改用于数据传输协议的固件以包含该软件指针。略微修改用于CPU和控制器的固件将使得他们基本保持其可靠性。这将允许CPU和控制器在设备中的快速集成和测试。

用于如上所述集成的CPU和控制器的固件能够通过对数据存储协议进行大幅的修改而并行地运行。例如，当定制在CPU605和控制器655之间的存储接口上使用的数据传输协议时，会发生这种情况。在对固件的大幅修改上例示定制。虽然修改是大幅的，他们仅应影响固件的具体功能，而不影响整个固件。因此，这与组合固件相比将允许在设备中更快地集成和测试CPU和控制器，但是将比使用上述略微修改的设备更慢。

用于如上所述集成的CPU和控制器的固件能够组合。这样能够用于优化整个设备的固件。而且，设备能够在与用于计算系统的软件代码相同的微处理器上执行存储控制器固定代码。这通过允许处理资源的更高效的基于负荷的分配而节约了硬件资源。然而，这会使得对固件的极大量修改成为必然。一个结果是会是，如此修改的固件的可靠性比分离的固件和上述固定修改更不可控。然后，会阻碍设备的集成和测试。

通过上述一些装置，在保持在控制器上操作的存储设备固件的完整性上会出现安全性问题。可以采用管理程序来管理计算系统软件（里人，linux）和控制器固件之间的资源共享，允许它们中的每个具有不能由另一个访问的受保护的存储器空间而仍共享同一物理存储器。通过相同的方式，管理程序能够管理允许哪些代码访问可能存在于同一物理ASIC中的哪些硬件资源。例如，管理程序可防止系统软件访问与硬盘驱动器的读信道信号处理硬件相关联的硬件配置寄存器，同时将对同一硬件的访问权授予存储控制器固件。管理程序优选地不能由存储设备的终端用户更新。

例如，图6的设备能够通过防止所谓的“中间人”攻击来提高安全性。例如，对加密驱动器的低级数据存取会被截断和受损。通过将系统控制器和存储控制器集成到单个设备（例如，图6的设备IC600）中，能够防止这些类型的安全性侵害。

所描述的装置和方法不应限于上述特定实施例。可应用所描述的装置和方法的各种修改、等同过程以及多种结构将是显而易见的。例如，控制器的功能可通过CPU来执行，以消除控制器。

Claims

1.集成电路，包括：

CPU；

存储器管理单元，其与所述CPU可操作地耦合；

外围设备控制器，其与所述CPU可操作地耦合；以及

存储控制器，其利用存储接口通过所述外围设备控制器与所述CPU可操作地通信。

2.如权利要求1所述的集成电路，其中所述存储接口是标准化的。

3.如权利要求1所述的集成电路，其中所述存储接口是SCSI、SAS、SATA和FC、USB UAS、SOP/PQI或NVMe中的一种。

4.如权利要求1所述的集成电路，其中所述外围设备控制器和所述存储控制器经由所述存储接口的物理层直接通信。

5.如权利要求1所述的集成电路，其中所述外围设备控制器和所述存储控制器经由所述存储接口的链路层直接通信。

6.如权利要求1所述的集成电路，其中所述外围设备控制器和所述存储控制器经由所述存储接口的传输层直接通信。

7.如权利要求1所述的集成电路，其中所述外围设备控制器和所述存储控制器经由所述存储接口的应用层直接通信。

8.存储设备，包括：

大容量存储器；以及

集成电路，其包含：

CPU;

存储器管理单元，其与所述CPU可操作地耦合；

外围设备控制器，其与所述CPU可操作地耦合；以及

存储控制器，其利用存储接口通过所述外围设备控制器与所述大容量存储器可操作地通信且与所述CPU可操作地通信。

9.如权利要求8所述的存储设备，还包括与所述存储器管理单元可操作地耦合的存储器设备，以及与所述存储控制器可操作地耦合的第二存储器设备。

10.如权利要求8所述的存储设备，还包括与所述存储器管理单元可操作地耦合的单个存储器设备，并且所述存储控制器与所述存储器管理单元可操作地耦合。

11.如权利要求10所述的存储设备，还包括安全措施，所述安全措施防护对所述单个存储器设备的CPU存储器区域的不期望访问并且防护对所述单个存储器设备的存储控制器存储器区域的不期望访问。

12.如权利要求11所述的存储设备，其中通过管理程序进一步提高安全性，所述管理程序管理所述单个存储器设备在所述CPU和所述存储控制器之间的分配。

13.如权利要求12所述的存储设备，其中所述管理程序不能由所述存储设备的终端用户更新。

14.如权利要求10所述的存储设备，其中所述外围设备控制器和所述存储控制器之间的通信是通传递消息通过共享的单个存储器设备来实现的。

15.集成电路，包括：

CPU；以及

存储控制器，其利用存储接口与所述CPU可操作地通信。