CN104036754B - 共享行缓存的双缩放器系统 - Google Patents
共享行缓存的双缩放器系统 Download PDFInfo
- Publication number
- CN104036754B CN104036754B CN201310068401.6A CN201310068401A CN104036754B CN 104036754 B CN104036754 B CN 104036754B CN 201310068401 A CN201310068401 A CN 201310068401A CN 104036754 B CN104036754 B CN 104036754B
- Authority
- CN
- China
- Prior art keywords
- scaler
- image
- image line
- row
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000012546 transfer Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
本发明提供一种共享行缓存的双缩放器系统。该双缩放器系统至少包括：用于存储待缩放图像信息的存储单元；用于缓存当前待缩放的图像行信息的行缓存单元；用于基于第一缩放比对来自行缓存单元及总线的图像行信息进行缩放处理的第一缩放器；用于基于第二缩放比对输入的图像行信息进行缩放处理的第二缩放器；用于由输入第一缩放器的图像行信息中选择至少部分图像行信息送入第二缩放器的第一图像行选择单元；以及控制单元，用于输出第一控制信号控制存储单元通过总线输出图像行信息至行缓存单元、输出第二控制信号控制第一图像行选择单元的选择操作。本发明基于缓存行控制机制，实现第一缩放器与第二缩放器共享行缓存，进而可以有效减小芯片面积。
Description
技术领域
本发明涉及图像缩放领域，特别是涉及一种共享行缓存的双缩放器系统。
背景技术
在一些诸如机顶盒、电视、PMP、智能手机等多媒体设备中，往往输入一个图像或视频源后，却需要输出多种不同尺寸的图像视频格式，例如，在高清数字电视机顶盒中，需要同时输出较为先进的高清HDMI/YPbPr格式和传统标清的CVBS格式等，而不同尺寸的图像视频格式对缩放要求不一样，导致需要不同的图像缩放器来同时处理图像数据，并实现同时输出。当用芯片来实现缩放器时，行缓存是缩放器中必备的组成部分，行缓存的数量直接影响到芯片的成本。
例如，如图1所示，其为现有双缩放器系统的结构示意图。该双缩放器系统配置有高清缩放器及标清缩放器，控制器控制存储器，使该存储器通过存储器总线将所存储的图像行信息传输给高清行缓存单元，再由高清行缓存单元传输给标清行缓存单元，随后高清行缓存单元将缓存的图像行信息输入至高清缩放器进行缩放后输出，标清行缓存单元将缓存的图像行信息输入至标清缩放器进行缩放后输出，但是两者的输出行会根据不同的缩放比例而不同。通常对于标清缩放引擎而言，输出一行图像信息需要至少4条相邻的图像行输入；对于高清缩放器，输出一行图像信息需要4条或者4条以上的相邻图像行输入，具体需要的图像行信息的数量会随着不同的垂直缩放比例而改变。所谓垂直缩放比例，就是缩放器输入的视频图像行数除以缩放器输出的图像行数，通常这个值<=4。
如图2所示，其为高清缩放器输出行M时的图像行信息调度示意图。若高清行缓存单元包括L=4个行缓存，能存储4行图像行信息，若输出行M，行M的垂直插值位置在输入行N+1行和N+2行之间，输出第M+1行，则M+1行的垂直插值位置在输入行N+3和N+4之间；因此，当高清缩放器输出第M行时，对应的行输入为：行N、行N+1、行N+2、行N+3；输出第M+1行时，对应的行输入为：行N+2、行N+3、行N+4、行N+5；从输出第M行到第M+1行，行缓存的调度如下：
当输出第M行时，4个行缓存中存储的输入行是：行N、行N+1、行N+2、行N+3，此时，控制单元控制存储器，使存储器通过存储器总线输出行N+4、行N+5，替换行缓存中的行行N、行N+1，由此，为输出下一行M+1做好准备。标清缩放器的工作过程与前述高清缩放器的工作过程类似，不同仅在于两者的缩放比例不同，故在此不再予以详述。
由上可见，两缩放器的输入直接对应各自的行缓存，虽然可使得两缩放器工作相对独立，然而过多的行缓存会占用较大的芯片面积，增加成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片面积小的共享行缓存的双缩放器系统。
为实现上述目的及其他相关目的，本发明提供一种共享行缓存的双缩放器系统，其至少包括：
用于存储待缩放图像信息的存储单元；
通过总线与所述存储单元相连接的行缓存单元，用于缓存当前待缩放的图像行信息；
第一缩放器，输入端连接所述行缓存单元，用于基于第一缩放比对来自所述行缓存单元及所述总线的图像行信息进行缩放处理；
第二缩放器，用于基于第二缩放比对输入的图像行信息进行缩放处理；
第一图像行选择单元，用于由输入第一缩放器的图像行信息中选择至少部分图像行信息送入所述第二缩放器；以及
连接所述存储单元及第一图像行选择单元的控制单元，用于输出第一控制信号控制所述存储单元通过所述总线输出图像行信息至所述行缓存单元、输出第二控制信号控制所述第一图像行选择单元的选择操作。
优选地，所述第一缩放器包括高清图像缩放器；所述第二缩放器包括标清图像缩放器或用于无线传输的图像缩放器等。
如上所述，本发明的共享行缓存的双缩放器系统相较于现有双缩放器系统，具有以下有益效果：行缓存数量少，占用的芯片面积少，有效节约成本，提高经济效益。
附图说明
图1显示为现有技术中的双缩放器系统结构示意图。
图2显示为现有技术中的高清缩放器输出行M时的图像行信息调度示意图。
图3显示为各种缩放比例下标清图像缩放器的主相位所在图像行示意图。
图4显示为本发明的共享行缓存的双缩放器系统的一种优选示意图。
图5显示为本发明的共享行缓存的双缩放器系统的另一种优选示意图。
元件标号说明
1双缩放器系统
11存储单元
12行缓存单元
13第一缩放器
14第二缩放器
15第一图像行选择单元
16控制单元
17第二图像行选择单元
18第三图像行选择单元
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图3至图5。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
以下先以第一缩放器为高清图像缩放器、第二缩放器为标清图像缩放器为例来说明本发明的可行性。
若行缓存单元一次最多能缓存L（L=3或4）行图像行信息，且高清（HD）图像缩放器还能由存储器总线接入图像行信息，则在各个缩放比例（alpha）下，HD图像缩放器的最大输入行数如下表一所示：
表一：
| 垂直缩放比例 | 最少更新行数 | 最大更新行数 | 最大输入行数 |
| alpha<1 | 0 | 1 | L+0 |
| 1<=alpha<2 | 1 | 2 | L+1 |
| 2<=alpha<3 | 2 | 3 | L+2 |
| 3<=alpha<4 | 3 | 4 | L+3 |
| alpha=4 | 4 | 4 | L+4 |
相应地，在各个缩放比例（alpha）下，标清（SD）图像缩放器的最大输入行数如下表二所示：
表二：
而在各个缩放比例下，SD图像缩放器的主相位所在图像行如图3所示：
一、在alpha<1（即案例α1）的情形，HD图像缩放器的输入行的更新分为以下两种：
1）更新0行：如表一所示，HD图像缩放器的输入行全部来自行缓存单元，即：当HD图像缩放器输出当前行时，对应的输入图像行信息为：行k、行k+1、行k+2，SD图像缩放器的当前主相位为行k、行k+1；随后当HD图像缩放器输出下一行时，对应的输入图像行信息仍为：行k、行k+1、行k+2，而SD图像缩放器的下一主相位为行k、行k+1。
2）更新1行，如表一所示，HD图像缩放器的输入行仍全部来自行缓存单元，即：当HD图像缩放器输出当前行时，对应的输入图像行为：行k、行k+1、行k+2，SD图像缩放器的当前主相位为行k、行k+1；随后当HD图像缩放器输出下一行时，对应的输入图像行为：行k+1、行k+2、行k+3，而SD图像缩放器的下一主相位为行k+1、行k+2。
二、在1<=alpha<2（即案例α2）的情形，HD图像缩放器的输入行的更新分为以下两种：
1）更新1行：如表一所示，HD图像缩放器的输入行来自行缓存单元与存储器总线，即：当HD图像缩放器输出当前行时，对应的输入图像行信息为：行k、行k+1、行k+2、行k+3（来自存储器总线的图像行），SD图像缩放器的当前主相位为行k+1；随后当HD图像缩放器输出下一行时，对应的输入图像行信息为：行k+1、行k+2、行k+3、行k+4（来自存储器总线的图像行），而SD图像缩放器的下一主相位为行k+2。
2）更新2行：如表一所示，HD图像缩放器的输入行来自行缓存单元与存储器总线，即：当HD图像缩放器输出当前行时，对应的输入图像行信息为：行k、行k+1、行k+2、行k+3（来自存储器总线的图像行），SD图像缩放器的当前主相位为行k+1；随后当HD图像缩放器输出下一行时，对应的输入图像行信息为：行k+2、行k+3、行k+4、行k+5（来自存储器总线的图像行），而SD图像缩放器的下一主相位为行k+2、行k+3。
3）2<=alpha<3、3<=alpha<4以及alpha=4的情形如图3所示，在此不再一一详述。
由图3可见，在各种缩放比例下，只要高清图像缩放器的输入图像行信息选择恰当，就能使标清图像缩放器的输入图像行信息是高清图像缩放器的输入图像行信息的子集，因此，标清图像缩放器的输入图像行信息可由高清图像缩放器的输入图像行信息中选取。
基于以上所述，本发明提供一种共享行缓存的双缩放器系统，如图4所示。该双缩放器系统1至少包括：存储单元11、行缓存单元12、第一缩放器13、第二缩放器14、第一图像行选择单元15、以及控制单元16。
所述存储单元11用于存储待缩放图像信息，其可以为任意一种能存储图像信息的存储器，优选地，包括但不限于：动态随机存取存储器（DRAM）等。
所述行缓存单元12通过总线与所述存储单元11相连接，用于缓存当前待缩放的图像行信息。
其中，所述行缓存单元12一次能缓存的图像行数量基于需要来设置，为减小芯片面积，其数量可尽可能少，例如，为3行或4行。
所述第一缩放器13输入端连接所述行缓存单元12，用于基于第一缩放比对来自所述行缓存单元12及所述总线的图像行信息进行缩放处理。
优选地，所述第一缩放器13为高清图像缩放器。
所述第二缩放器14基于第二缩放比对输入的图像行信息进行缩放处理。
优选地，所述第二缩放器14可以是标清图像缩放器或用于无线传输的图像缩放器等。
所述第一图像行选择单元15由输入第一缩放器13的图像行信息中选择至少部分图像行信息送入所述第二缩放器14。
例如，若第一缩放器13采用的缩放比例为：alpha=1.2，第二缩放器14采用的缩放比例为：alpha=2.8，由图3所示，第一缩放器13输出当前行时对应的输入行为：行k、行k+1、行k+2、行k+3，而第二缩放器14的当前主相位为：行k+1、行k+2，由上述表二可知，此种情形，第二缩放器14的最大输入行数量为L+1=3+1=4，故所述第一图像行选择单元15可选择所有输入第一缩放器13的图像行，即行k、行k+1、行k+2、行k+3，送入所述第二缩放器14。
又例如，若第一缩放器13采用的缩放比例为：alpha=2.8，第二缩放器14采用的缩放比例为：alpha=3.1，由图3所示，第一缩放器13输出当前行时对应的输入行为：行k、行k+1、行k+2、行k+3、行k+4，而第二缩放器14的当前主相位为：行k+1、行k+2、行k+3，由上述表二可知，此种情形，第二缩放器14的最大输入行数量为L+1=3+1=4，故所述第一图像行选择单元15可由输入第一缩放器13的图像行中选择：行k、行k+1、行k+2、行k+3，送入所述第二缩放器14。
优选地，所述第一图像行选择单元15可采用多路选择器等来实现。
所述控制单元16连接所述存储单元11及第一图像行选择单元15，用于输出第一控制信号控制所述存储单元11通过所述总线输出图像行信息至所述行缓存单元12、输出第二控制信号控制所述第一图像行选择单元14的选择操作。
本领域技术人员基于上述所述，应该理解所述控制单元16控制所述存储单元11及第一图像行选择单元15的过程，故在此不再予以详述。
优选地，所述控制单元16可采用中央处理器、微处理器等来实现。
作为一种优选方式，前述第一图像行选择单元15还连接在第一缩放器13与行缓存单元12之间，还用于由行缓存单元12输出的图像行信息及所述总线传输的图像行信息中选择至少部分图像行信息送入所述第一缩放器13，如图5所示。
例如，所述第一图像行选择单元15基于所述控制单元16的控制信号由所述总线传输的图像行信息：行k+3、行k+4、行k+5、行k+6中选择行k+3、行k+4送入所述第一缩放器13。
作为又一种优选方式，所述双缩放器系统1还包括第二图像行选择单元17，如图5所示。
所述第二图像行选择单元17连接所述控制单元16、且通过总线连接所述存储单元11，用于基于所述控制单元17的第三控制信号由所述总线传输的图像行信息中选择至少部分图像行信息输入所述第一图像行选择单元15。
例如，所述第二图像行选择单元17基于所述控制单元16的第三控制信号由所述总线传输的图像行信息：行k、行k+1、行k+2、行k+3中选择行k+3送入所述第一图像行选择单元15。
作为再一种优选方式，所述双缩放器系统1还包括第三图像行选择单元18。
所述第三图像行选择单元18连接所述控制单元16、且通过总线连接所述存储单元11，用于基于所述控制单元16的第四控制信号由所述总线传输的图像行信息中选择至少部分图像行信息输入所述行缓存单元12。
例如，所述第三图像行选择单元18基于所述控制单元16的第四控制信号由所述总线传输的图像行信息：行k、行k+1、行k+2、行k+3中选择行k、行k+1、行k+2送入所述行缓存单元12。
需要说明的是，为简化图示，图5中未示出控制单元16；此外，本领域技术人员基于上述所述，应该理解所述控制单元16控制所述第一图像行选择单元15由所述总线传输的图像行信息中选择图像行送入所述第一缩放器13的过程、第二图像行选择单元由所述总线传输的图像行信息中选择图像行信息输入所述第一图像行选择单元的过程、第三图像行选择单元由所述总线传输的图像行信息中选择图像行信息输入所述行缓存单元的过程，故在此不再予以详述；再有，基于标清图像缩放器与高清图像缩放器共享缓存相同或相似的方式，无线传输的图像缩放器也能与高清图像缩放器共享缓存，在此不再举例详述。
综上所述，本发明的共享行缓存的双缩放器基于控制单元的缓存行控制机制，以较少的缓存行为HD图像缩放器实现较多的行输入，由此不仅可以提高高清视频的质量；而且，能使得SD图像缩放器的行输入为HD图像缩放器的行输入的子集，由此实现两图像缩放器共享行缓存，进而可以有效减小芯片面积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种共享行缓存的双缩放器系统，其特征在于，所述共享行缓存的双缩放器系统至少包括：
用于存储待缩放图像信息的存储单元；
通过总线与所述存储单元相连接的行缓存单元，用于缓存当前待缩放的图像行信息；
第一缩放器，输入端连接所述行缓存单元，用于基于第一缩放比对来自所述行缓存单元及所述总线的图像行信息进行缩放处理；
第二缩放器，用于基于第二缩放比对输入的图像行信息进行缩放处理；
第一图像行选择单元，用于由输入第一缩放器的图像行信息中选择至少部分图像行信息送入所述第二缩放器；
连接所述存储单元及第一图像行选择单元的控制单元，用于输出第一控制信号控制所述存储单元通过所述总线输出图像行信息至所述行缓存单元、输出第二控制信号控制所述第一图像行选择单元的选择操作。
2.根据权利要求1所述的共享行缓存的双缩放器系统，其特征在于：第一图像行选择单元连接在第一缩放器与行缓存单元之间，还用于由行缓存单元输出的图像行信息及所述总线传输的图像行信息中选择至少部分图像行信息送入所述第一缩放器。
3.根据权利要求2所述的共享行缓存的双缩放器系统，其特征在于，还包括：第二图像行选择单元，连接所述控制单元、且通过总线连接所述存储单元，用于基于所述控制单元的第三控制信号由所述总线传输的图像行信息中选择至少部分图像行信息输入所述第一图像行选择单元。
4.根据权利要求1所述的共享行缓存的双缩放器系统，其特征在于，还包括：第三图像行选择单元，连接所述控制单元、且通过总线连接所述存储单元，用于基于所述控制单元的第四控制信号由所述总线传输的图像行信息中选择至少部分图像行信息输入所述行缓存单元。
5.根据权利要求1所述的共享行缓存的双缩放器系统，其特征在于：所述第一缩放器包括高清图像缩放器。
6.根据权利要求1所述的共享行缓存的双缩放器系统，其特征在于：所述第二缩放器包括标清图像缩放器。
7.根据权利要求1所述的共享行缓存的双缩放器系统，其特征在于：所述第二缩放器包括用于无线传输的图像缩放器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310068401.6A CN104036754B (zh) | 2013-03-04 | 2013-03-04 | 共享行缓存的双缩放器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310068401.6A CN104036754B (zh) | 2013-03-04 | 2013-03-04 | 共享行缓存的双缩放器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104036754A CN104036754A (zh) | 2014-09-10 |
| CN104036754B true CN104036754B (zh) | 2016-02-10 |
Family
ID=51467502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310068401.6A Active CN104036754B (zh) | 2013-03-04 | 2013-03-04 | 共享行缓存的双缩放器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104036754B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108475416A (zh) * | 2017-06-30 | 2018-08-31 | 深圳市大疆创新科技有限公司 | 处理图像的方法和装置 |
| CN111369444B (zh) * | 2020-03-31 | 2024-02-27 | 浙江大华技术股份有限公司 | 一种图像缩放处理方法及装置 |
| CN111861857A (zh) * | 2020-07-06 | 2020-10-30 | Oppo广东移动通信有限公司 | 一种显示模组、显示设备、图像显示方法及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304899B1 (ko) * | 1999-07-31 | 2001-09-29 | 구자홍 | 모니터의 허용범위 초과 영상 표시장치 및 방법 |
| CN1901616A (zh) * | 2005-07-18 | 2007-01-24 | 易视达科技股份有限公司 | 处理视频数据的双缩放器结构 |
| CN100570701C (zh) * | 2007-11-16 | 2009-12-16 | 炬力集成电路设计有限公司 | 一种图像缩放装置、方法及图像显示设备 |
| JP4535150B2 (ja) * | 2008-03-18 | 2010-09-01 | ソニー株式会社 | 画像処理装置および方法、プログラム並びに記録媒体 |
-
2013
- 2013-03-04 CN CN201310068401.6A patent/CN104036754B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104036754A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5654134B2 (ja) | 複数のプロセッサを使用した並列画像処理 | |
| CN101261740B (zh) | 一种图像的存储处理方法 | |
| US8989509B2 (en) | Streaming wavelet transform | |
| CN103377030B (zh) | 图像旋转控制方法及装置 | |
| CN104363463B (zh) | 一种视频处理方法、装置及系统 | |
| CN102263880A (zh) | 一种图像缩放的方法和装置 | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| CN104036754B (zh) | 共享行缓存的双缩放器系统 | |
| CN102017638A (zh) | 视频编码/解码装置 | |
| US10027900B2 (en) | Image converting device and image converting system | |
| CN101520887A (zh) | 一种图像缩放方法、装置及芯片 | |
| US20210366083A1 (en) | Picture processing method and device | |
| CN105491268A (zh) | 应用处理器、片上系统及操作方法 | |
| CN102163404A (zh) | 基于sdram的大屏幕led显示控制装置及方法 | |
| CN104268098A (zh) | 一种用于超高清视频帧率上变换的片上缓存系统 | |
| US9749649B2 (en) | Method and system for generating and displaying thumbnail images from original images | |
| CN102541808A (zh) | Soc芯片系统及实现Soc芯片中可配置缓冲器的方法 | |
| CN102665048A (zh) | 一种实现多画面合成的方法及系统 | |
| CN105243028B (zh) | 一种降低图像缩小处理时系统峰值带宽的方法和装置 | |
| CN101556789B (zh) | 一种图像缩放控制系统及方法 | |
| CN101025912A (zh) | 对视频信号进行垂直分辨率调整的装置和方法 | |
| CN103440118A (zh) | 基于三维数字城市系统模型的分页多级别显示方法 | |
| CN103745681B (zh) | 一种基于综合可编程器件的图形发生器 | |
| CN107147890A (zh) | 一种兼容不同分辨率和宽长比的多视频缩放模块及并行工作方法 | |
| KR20170077994A (ko) | 카메라 영상 보정 및 렉티피케이션을 위한 효율적인 데이터 좌표 맵 생성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171025 Address after: 200233 A18 site, 1 Yishan Road, Shanghai, Xuhui District, 900 Patentee after: MONTAGE TECHNOLOGY (SHANGHAI) CO.,LTD. Address before: 200233 room 406A, building 32, No. 680 Guiping Road, Shanghai, Xuhui District, China Patentee before: MONTAGE TECHNOLOGY (SHANGHAI) Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Dual Scaler System with Shared Row Caching Granted publication date: 20160210 Pledgee: Renlai Electronic Technology (Shanghai) Co.,Ltd. Pledgor: MONTAGE TECHNOLOGY (SHANGHAI) CO.,LTD. Registration number: Y2024980016166 |