CN104036064A - 用于对半导体器件进行仿真的设备和相关操作方法 - Google Patents

Abstract

提供了一种用于对半导体器件进行仿真的设备和相关操作方法。所述设备包括：数据输入模块，被配置为接收包括第一区域和第二区域的半导体器件的结构性数据；空间离散产生模块，被配置为通过将第一区域划分为第一型网格并将第二区域划分为不同于第一型网格的第二型网格，来使用结构性数据划分半导体器件的空间。

Description

用于对半导体器件进行仿真的设备和相关操作方法

本申请要求于2003年3月7日提交到韩国知识产权局的第10-2003-0024498号韩国专利申请的优先权，该申请的主题通过引用合并于此。

技术领域

本发明构思总体上涉及用于对半导体器件进行仿真的设备和方法。

背景技术

为了应对对于高性能存储装置的持续需求，研究员已将相当多的资源投入到磁性随机存取存储（MRAM）装置的开发中。在这样做时，他们曾尝试开发具有不断减小的特征尺寸的MRAM装置。例如，研究员当前意在开发具有小于20nm的临界尺寸的MRAM装置。

为了支持正在进行的研究和开发，研究员已经开发了用于仿真下一代MRAM装置的工具。例如，被称为微磁仿真器的某些类型的仿真器被用于仿真磁存储装置的存储单元的不同结构。

不幸地，微磁仿真器的开发近年来进展相对较小。因此，存在对于恢复开发以及改进所述工具和其它工具以提升下一代MRAM装置的开发的普遍需要。

发明内容

在本发明构思的一实施例中，一种用于对半导体器件进行仿真的设备包括：数据输入模块，被配置为接收包括第一区域和第二区域的半导体器件的结构性数据；空间离散产生模块，被配置为通过将第一区域划分为第一型网格并将第二区域划分为不同于第一型网格的第二型网格，来使用结构性数据划分半导体器件的空间。

在本发明构思的另一实施例中，一种对半导体器件进行仿真的方法包括：接收包括第一区域和第二区域的半导体器件的结构性数据；通过将第一区域划分为第一型网格并且将第二区域划分为不同于第一型网格的第二型网格，来使用结构性数据产生第一划分的区域和第二划分的区域。

在本发明构思的又一实施例中，一种计算系统包括：中央处理单元；存储器，存储通过中央处理单元的操作对半导体器件进行仿真的程序，其中，半导体器件包括依次层叠的第一至第三区域，第一区域和第三区域包括磁性薄膜，并且第二区域包括非磁性薄膜。程序包括：数据输入模块，被配置为接收第一至第三区域的结构性数据；空间离散产生模块，被配置为通过基于由数据输入模块接收到的结构性数据划分第一至第三区域的空间来产生半导体器件的空间图式数据。

本发明构思的这些和其它实施例可允许对仿真的半导体器件的各种属性（诸如量子力学效应）的有效计算。

附图说明

附图示出本发明构思的所选择的实施例。在附图中，相似的标号指示相似的特征。

图1是根据本发明构思的实施例的用于对半导体器件进行仿真的设备的框图。

图2是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图3是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图4是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图5是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图6是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图7是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图8是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图9是示出根据本发明构思的实施例的可由图1中的空间离散产生模块执行的某些操作的示图。

图10是示出根据本发明构思的实施例的图1的设备的更详细的示例的框图。

图11是示出根据本发明构思的实施例的在图10中示出的初始化模块的功能特性的框图。

图12是示出根据本发明构思的实施例的仿真的半导体器件的示图。

图13是示出根据本发明构思的实施例的对半导体器件进行仿真的方法的示图。

图14是示出图13的方法的另一示图。

图15是示出图13的方法的另一示图。

图16是示出根据本发明构思的实施例的引入了图1的设备的计算系统的示图。

图17是示出根据本发明构思的实施例的图16的计算系统的操作的示图。

具体实施方式

以下参照附图描述本发明构思的实施例。这些实施例被呈现为教导示例，并且不应该被解释为限制本发明构思的范围。

在以下描述中，术语第一、第二等可被用于描述各种特征，但是这些特征不应该受这些术语限制。相反地，这些术语仅用于在不同的特征之间进行区分。因此，例如，以下讨论的第一特征可被称为第二特征，反之亦然，而不会实质上更改呈现出的教导。

除非另有指示，否则单数指示物包含单数形式和复数形式。除非另有说明，否则诸如“包含”、“具有”、“包括”和“含有”的术语被解释为开放式术语（也就是说，表示“包括但不限于”）。

除非另有定义，否则在此使用的所有技术和科学术语具有与本领域普通技术人员通常理解的相同的含义。任何和全部示例或术语的在此的使用仅意在更好地说明本发明构思，而并非限制本发明构思的范围。此外，除非另有定义，否则在通常使用的字典中定义的所有术语不应该以过于正式的方式被解释。

图1是根据本发明构思的实施例的用于对半导体器件进行仿真的设备1的框图。为了示出设备1的操作，图1还示出被仿真的部件的示例。具体地，设备1将被描述为仿真MRAM，但本发明构思不限于此。

参照图1，设备1包括数据输入模块100、空间离散产生模块200、初始化模块300、解算器模块400和输出模块500。在一些实施例中，设备1形成模块。在一些其它实施例中，设备1被实现为计算系统的部分。

设备1用于仿真包含第一区域10、第二区域20和第三区域30的半导体器件2。半导体器件2具有第一至第三区域10、20和30依次层叠的结构。第一区域10和第三区域30包括磁性薄膜，且第二区域20包括非磁性薄膜。

虽然半导体器件2被示出具有第一至第三区域10、20、30依次层叠的简单的结构，但是这仅仅是为了便于解释，并且发明构思不限于此。半导体器件2的结构可以是例如磁存储装置的简化的磁性隧道结（MTJ）部分。

在半导体器件2中，第一区域10和第三区域30具有锥形形式，且第二区域20具有非锥形形式。具有锥形形式的第一区域10和第三区域30可包括磁性薄膜，且具有非锥形形式的第二区域20可包括非磁性薄膜。第一区域10和第二区域30均具有梯形形状（具体地，具有等腰梯形形状）。第二具有20具有矩形形状。磁存储装置的MTJ部分具有磁性薄膜和非磁性薄膜层叠的多层结构（另外参见图12）。MTJ部分的磁性薄膜一般包括以不佳的方式（poorfashion）化学蚀刻的贵金属。由于包括贵金属的磁性薄膜被以不佳的方式化学蚀刻，因此磁性薄膜的侧表面在被形成图案之后倾斜。这种现象被反映在作为仿真的目标的半导体器件2中。

数据输入模块100接收半导体器件2的结构性数据的输入。也就是说，数据输入模块100接收包括第一区域10和第二区域20的半导体器件2的结构性数据的输入。数据输入模块100还接收第三区域30的结构性数据的输入。

半导体器件2的结构性数据可指示例如构成半导体器件的材料、半导体器件的厚度、半导体器件的侧表面倾斜度等。例如，在半导体器件2的第一区域10中，数据输入模块100可接收构成第一区域10的材料、第一区域10的厚度、第一区域10和第二区域20之间的边界的宽度和第一区域10的侧表面倾斜度的输入。

图2到图9是示出根据本发明构思的各个实施例的可由图1中的空间离散产生模块200执行的某些操作的示图。如图2至图9所示，空间离散产生模块200使用通过数据输入模块100输入的半导体器件的结构性数据来划分半导体器件2。例如，空间离散产生模块200可使用半导体器件2的输入结构性数据来产生如图1中所示的空间分割的空间图式（spatial scheme）230。

参照图2和图3，空间离散产生模块200使用通过数据输入模块100输入的半导体器件的结构性数据来产生输入数据结构210。因为使用半导体器件的结构性数据来产生输入数据结构210，因此输入数据结构210可具有与半导体器件2的结构大致相同的形状。在此，术语“相同的形状”指示输入数据结构的形状，其中，半导体器件被按照预定比例放大或缩小。

输入数据结构210包括与半导体器件的第一至第三区域10、20和30相应的第一至第三未划分的区域212、214和216。第一至第三未划分的区域212、214和216具有依次层叠结构。第一未划分的区域212包括第一面212a和第二面212b，并且第三未划分的区域216包括第三面216a和第四面216b。在第一未划分的区域212的第二面212b和第三未划分的区域216的第三面216a之间插入第二未划分的区域214。

可这样产生输入数据结构210：同时产生第一未划分的区域212和第三未划分的区域216，并随后产生第二未划分的区域214。换言之，在同时产生的第一未划分的区域212和第三未划分的区域216的空间被划分之后，可在划分出的第一未划分的区域212和第三未划分的区域216之间产生第二未划分空间214。然而，输入数据结构210的产生不限于此。例如，可同时产生第一至第三未划分的区域212、214和216。

参照图4A，四面体网格是非结构性网格的一个示例。在复杂的3D结构或四角锥的截头椎体的仿真目标在空间上离散的情况下，非结构性网格是可取的。然而，当使用非结构性网格时，可通过解算关于顶点a、b、c和d的所需的等式并将其扩展至面和体来完成对四面体的分析。

参照图4B，棱柱网格是结构性网格的示例。例如，结构性网格可以是三棱柱和矩形棱柱之一，但不限于此。结构性网格可将3D型仿真改变为2D型仿真。在图4B中，可通过解算关于顶点i、j和k的所需的等式并将其扩展至i-1、j-1和k-1构成的面来完成对三棱柱的分析。这是由于i、j和k构成的面与i-1、j-1和k-1构成的面是平行关系。

针对输入数据结构210的空间离散，有必要确定成为单元的网格并定义网格的一边的长度。使用预存储在设备1中的材料特性值来获得网格的一边的长度。预存储的数据可被存储在数据输入模块100中以与输入结构性数据一起被移交到空间离散产生模块200，或者被存储在空间离散产生模块200中，或者被存储在不同于数据输入模块100和空间离散产生模块200的单独的仿真设备中。此外，用户可根据将要仿真的半导体器件的形状和意在通过仿真获得的结果来可选地调整网格的一边的长度。

参照图1至图3以及图5至图9，空间离散模块200使用从数据输入模块100输入的结构性数据将半导体器件2划分为空间图式。换言之，空间离散模块200可使用结构性数据来划分输入数据结构210。

空间离散产生模块200将半导体器件2的第一区域10划分为第一型网格，并且将半导体器件2的第二区域20划分为不同于第一型网格的第二型网格。具体地，空间离散产生模块200通过将输入数据结构的第一未划分的区域212划分为第一型网格来产生第一划分的区域232。空间离散产生模块200通过将输入数据结构的第二未划分的区域214划分为第二型网格来产生第二划分的区域234。此外，空间离散产生模块200将半导体器件的第三区域30划分为第一型网格，并通过将输入数据结构的第三未划分的区域216划分为第一型网格来产生第三划分的区域236。空间离散产生模块200通过对半导体器件2的空间划分来产生包括第一至第三划分的区域232、234和236的空间图式230。

在设备1中，第一型网格可以是非结构性网格，且第二型网格可以是结构性网格。例如，第一型网格可以是四面体网格，且第二型网格可以是棱柱网格（具体地，三棱柱网格和矩形棱柱之一）。此外，在设备1中，由空间产生模块200划分的空间图式230可包括非结构性网格和结构性网格。

虽然图1示出一个空间离散产生模块200产生空间图式230，但是本发明构思不限于此。例如，在备选实施例中，空间离散产生模块200可包括第一空间产生模块和第二空间产生模块。空间离散产生模块200中的第一空间产生模块和第二空间产生模块可通过对指定区域进行划分来产生空间图式230。也就是说，第一空间产生模块可通过将半导体器件的第一和第三区域10和30划分为第一型网格来产生第一和第三划分的区域232和236。另一方面，第二空间产生模块可通过将半导体器件的第二区域20划分为第二型网格来产生第二划分的区域234。由第一空间产生模块和第二空间产生模块产生的第一至第三划分的区域232、234和236可被组合以完成空间图式230。

图5和图6是示出半导体器件2的第一至第三区域10、20和30仅被划分为非结构性网格的示例的示图。在图5和图6中使用的非结构性网格是四面体网格。

参照图5和图6，仅被划分为非结构性网格的非结构性网格结构1220包括依次层叠的第一至第三非结构性区域1222、1224和1226。第一非结构性网格区域1222包括彼此面对的第一面1222a和第二面1222b，且第三非结构性网格区域1226包括彼此面对的第三面1226a和第四面1226b。第一非结构性网格区域的第二面1222b和第三非结构性网格区域的第三面1226a也被划分为非结构性网格。因此，在第一非结构性网格区域的第二面1222b和第三非结构性网格区域的第三面1226a上，产生被划分为四面体网格的第一表面网格结构和第二表面网格结构。

参照图6，实线指示在第一非结构性网格区域的第二面1222b上产生的第一表面网格结构，且虚线指示在第三非结构性网格区域的第三面1226a上产生的第二表面网格结构。第一表面网格结构和第二表面网格结构具有通过组合三角形形成的矩形形状。然而，形成第一表面网格结构和第二表面网格结构的三角形彼此不完全重叠。

图7和图8示出半导体器件2的第一至第三区域10、20和30被划分为第一型网格和不同于第一型网格的第二型网格的示例。例如，第一型网格可以是非结构性网格，且第二型网格可以是结构性网格。

参照图7和图8，空间图式230包括依次层叠的第一至第三划分的区域232、234和236。第一划分的区域232包括彼此面对的第一面232a和第二面232b，且第三划分的区域236包括彼此面对的第三面236a和第四面236b。第一划分的区域的第二面232b和第三划分的区域的第三面236a页也被划分为第一型网格。因此，在第一划分的区域的第二面232b和第三划分的区域的第三面236a上，产生被划分为第一型网格的第三表面网格结构和第四表面网格结构。

在图8中，实线指示在第一划分的区域的第二面232b上产生的第三表面网格结构，还有在第三划分的区域的第三面236a上产生的第四表面网格结构。第三表面网格结构和第四表面网格结构具有相同的形状，并且因此被显示为如同仅存在一种表面网格结构。也就是说，第三表面网格结构的形状和第四表面网格结构的形状完全具有相同的形状，并且因此可彼此完全重叠。

将参照图9来呈现为何第三表面网格结构的形状和第四表面网格结构的形状可彼此完全重叠的讨论。

参照图7和图9，第二划分的区域234根据结构性网格在空间上离散，且第二划分的区域234中的一个单元234-1具有棱柱形状（例如，三棱柱形状）。在一个单元234-1的上部和下部中，产生第一划分的区域232中的一个单元232-1和第三划分的区域236中的一个单元236-1。由于每个单元与用于仿真的相邻单元共享面，因此出现图9中所示的形状。如从第一划分的区域232中的一个单元232-1的顶点之一所看到的，图9的结构被显示为平面上的三角形，其中，第一划分的区域232中的一个单元232-1与第二划分的单元234中的一个单元234-1不相交。由于这些原因，第三表面网格结构的形状和第四表面网格结构的形状彼此完全重叠。

图9示出第二划分的区域234中的一个单元234-1的形状可以是棱柱（即，三棱柱），但不限于此。可选地，例如，第二划分的区域234中的一个单元234-1的形状还可以是矩形棱柱。如果第二划分的区域234中的一个单元234-1的形状是矩形棱柱，则第一划分的区域232和第三划分的区域236中的两个单元可能与第二划分的区域234中的一个单元的面相交。

如前面所指示的，设备1以磁存储装置的形式对半导体器件2进行仿真。空间离散产生模块200将与半导体器件的第一区域10和第三区域30相应的磁性区域划分为非结构性网格，并且通过将与第二区域20相应的非磁性区域划分为结构性网格来产生第二空间图式230。磁存储装置的仿真在其间插入了非磁性区域的磁性区域之间执行量子力学计算。如以下更加详细地描述的，为了相对高效的量子力学计算，其间插入了非磁性区域的彼此面对的网格可彼此完全重叠。

参照图1至图3以及图7，空间离散产生模块200使用从数据输入模块100输入的结构性数据来划分半导体器件2的整个空间。空间离散产生模块200将整个空间划分为具有离散空间的空间图式230。

由空间离散产生模块200划分的离散空间包括非结构性网格和结构性网格。具体地，在离散空间中，第一和第三划分的区域232和236被划分为非结构性网格，并且第二划分的区域234被划分为结构性网格。因此，离散空间包括空间被划分为非结构性网格的区域和空间被划分为结构性网格的区域。

参照图2至图7，空间离散产生模块200产生用于划分半导体器件的空间的空间图式数据。在空间离散产生模块200包括第一空间产生模块和第二空间产生模块的情况下，第一空间产生模块和第二空间产生模块可产生用于划分半导体器件的空间的第一空间图式数据和第二空间图式数据。可通过组合由第一空间产生模块产生的数据和由第二空间产生模块产生的数据来完成空间图式数据。

空间图式数据是通过空间划分半导体器件的整个空间而产生的空间图式230的数据，即，输入数据结构。空间图式数据可包括可能参数，例如，诸如针对空间图式230的初始时间、节点的数量、元素的数量、面的数量、材料系数、顶点的坐标等。

虽然以上描述将空间离散产生模块200呈现为包括可存储空间图式数据的部分，但是空间离散产生模块200不限于此。可选地，例如，可存储空间图式数据的空间可以是除了空间离散产生模块200之外的地方。

参照图10和图11，初始化模块300从空间离散产生模块200接收空间图式数据。初始化模块300通过计算提供的空间图式数据来产生空间图式230的空间初始值数据。

初始化模块300包括第一计算处理器310和第二计算处理器320。第一计算处理器310和第二计算处理器320从空间离散产生模块200接收空间图式数据，并且产生空间初始值数据。为了方便解释，将初始化模块300划分为第一计算处理器310和第二计算处理器320，并且本发明构思不限于此。

第二计算处理器320可包括例如层间交换耦合（IEC）计算处理器和自旋转移矩（STT）计算处理器。第一计算处理器310可包括各向异性能计算处理器、交换场计算处理器、静磁场计算处理器和奥斯特场计算处理器。

初始化模块300中的第一计算处理器310和第二计算处理器320可使用从空间离散产生模块200提供的空间图式数据来执行平行计算，但不限于此。

参照图10和图11，解算器模块400可使用从初始化模块300提供的空间初始值数据来计算半导体器件的物理特性。具体地，解算器模块400从初始化模块300接收由第一计算处理器310计算的空间初始值数据和由第二计算处理器320计算的空间初始值数据。解算器400通过解算半导体器件的建模所需的等式来计算半导体器件的物理特性。半导体器件的建模所需的等式可以是例如Landau-Lifshitz-Gilbert（LLG）等式，并且可使用Landau-Lifshitz-Gilbert等式来计算半导体器件的磁化强度。

以下解释假设从数据输入模块100输入的数据是磁存储装置的MTJ部分。还假设初始化模块300计算有效磁场，且解算器400计算LLG等式。由解算器模块400计算的LLG等式是下面的等式（1）和等式（2）。

$\frac{\mathrm{dM}}{\mathrm{dt}}=-{\mathrm{\γ}}^{\′}M\×H_{\mathrm{eff}}+\mathrm{\λM}\×(M\×H_{\mathrm{eff}})---\left(1\right)$

${\mathrm{\γ}}^{\′}=\frac{\mathrm{\γ}}{1-{\mathrm{\γ}}^2{\mathrm{\η}}^2{M}_s^2}$ 且　 $\mathrm{\λ}=\frac{{\mathrm{\γ}}^2\mathrm{\η\γ}}{1-{\mathrm{\γ}}^2{\mathrm{\η}}^2{M}_s^2}---\left(2\right)$

在等式（1）和等式（2）中，M_s指示饱和磁化强度，γ指示电子旋磁比，λ指示现象学阻尼参数，且γ'指示过程项（processional term）。为了计算半导体器件的磁化强度M，需要获得有效磁场H_eff。

下面的等式（3）可用于描述有效磁场H_eff。

H_eff=H_external+H_aniso+H_exchange+H_static+H_Oersted+H_IEC （3）

在等式（3）中，可由初始化模块300中的第一计算处理器310计算除了H_IEC之外的项。然而，可由初始化模块300中的第二计算处理器320计算项“H_IEC”。第二计算处理器使用包括不同类型网格的空间图式（参见图7和图8）来更准确地计算项“H_IEC”。由第二计算处理器320中的层间交换耦合计算处理器和自旋转移矩计算处理器计算出的层间交换耦合和自旋转移矩是用于计算之间插入了非磁性区域的两个磁性区域之间的量子相互作用的物理模型。

为了解算出层间交换耦合和自旋转移矩，在被划分为网格的空间图式中，需要知道配对单元之间的距离、配对单元的面向区域和配对单元之间的磁化方向的区别。因此，在使用彼此面对的单元被布置为如图9中所示的空间图式的情况下，计算层间交换耦合和自旋转移矩的第二计算处理器320可方便地计算出这两者。如果使用所述空间图式，则无需在被划分为网格的面向的磁性区域中找到配对单元，也无需单独计算面向区域等。这可通过比较图6和图8而得知，其中，图6和图8分别示出根据本发明构思的实施例的非结构性的网格结构的表面结构网格和空间图式的表面网格。

输出模块500接收并输出从解算器模块400提供的计算结果。也就是说，输出模块500可以以图形或数据矩阵的形式输出从解算模块400提供的计算结果。

图12是示出根据本发明构思的实施例的仿真的半导体器件的示图。更具体地，图12示出磁存储装置的仿真磁性隧道结部分。

参照图12，磁存储装置600包括：钉扎层（pinned layer）610、620、630、640和650，隧道阻障层660，以及磁性自由层（magnetic free layer）670。钉扎层包括第一磁性钉扎层630、第二磁性钉扎层610、第一非磁性钉扎层620、第二非磁性钉扎层640和钉扎边界层650。

第一磁性钉扎层630可包括例如铁磁材料，且第二磁性钉扎层610可包括例如反铁磁性材料。第一非磁性钉扎层620和第二非磁性钉扎层640可包括例如诸如金属的非磁性材料。磁性自由层670可包括例如铁磁性材料。

图12所示的磁存储装置的磁性通道结部分的结构仅仅是示例，并且本发明构思不限于此。

图13至图15是示出根据本发明构思的实施例的对半导体器件进行仿真的方法的示图。具体地，图13至图15示出一种产生具有包括在图7中示出的不同的网格的离散空间的空间图式的方法。将参照图1、图2、图7、图8、图13和图15来解释图13至图15的方法。

参照图1，可输入包括第一区域10和第二区域20的半导体器件2的结构性数据。半导体器件2还可包括第三区域30，并且可接收第一至第三区域10、20和30依次层叠的半导体器件2的结构性数据的输入。

参照图13，可使用输入的结构性数据产生第一未划分的区域212和第三未划分的区域216。第一未划分的区域212包括第一面212a和第二面212b，且第三未划分的区域216包括第三面216a和第四面216b。第一未划分的区域的第二面212b和第三未划分的区域的第三面216b彼此面对。

参照图14，可将第一未划分的区域212和第三未划分的区域216划分为第一型网格，并且可产生第四划分的区域232和第六划分的区域234。也就是说，半导体器件的第一区域10和第三区域30可被划分为第一型网格。如图8中所示，在第一划分的区域的第二面232b和第三划分的区域的第三面236b上产生的第三表面网格结构和第四表面网格结构可彼此完全重叠以致显示为一个结构。

参照图15，使用输入的结构性数据在第一划分的区域232和第三划分的区域236之间产生第二未划分的区域。在第一划分的区域的第二面232b和第三划分的区域的第三面236b之间产生第二未划分的区域214。如图7中所示，可将第二未划分的区域划分不同于第一型网格的第二型网格，并且可产生第二划分的区域234。也就是说，半导体器件的第二区域20可被划分为第二型网格。通过这样，半导体器件被划分，并且第一型网格和第二型网格混合的空间图式230被产生。

在上述方法中，第一型网格可以是非结构性网格，且第二型网格可以是结构性网格。非结构性网格可以是例如四面体网格，且结构性网格可以是棱柱网格（具体地，三棱柱网格或矩形棱柱网格）。此外，在上述方法中，第一区域10和第三区域30可以是包括磁性材料的磁性薄膜区域，且第二区域20可以是包括非磁性材料的非磁性薄膜区域。

参照图1、图2和图7，可产生与被划分为第一型网格的第一划分的区域232和第三划分的区域236相应的第一和第三划分的区域数据，以及与被划分为第二型网格的第二划分的区域234相应的第二划分的区域数据。也就是说，可产生第一至第三划分的区域数据被求和的空间图式数据。

参照图1和图2，可使用第一支第三划分的区域数据来计算并产生针对半导体器件2的初始值数据。也就是说，可使用提供的空间图式数据来产生针对半导体器件的空间初始值。

在下文中，参照图16和图17，将描述根据本发明构思的实施例的采用用于对半导体器件进行仿真的设备的计算系统及其操作。

图16是示出根据本发明构思的实施例的包括设备1的计算系统的示例的示图，图17是解释图16的计算系统的操作的示图。

参照图16，计算系统1001将设备1包括在存储装置1040（例如，诸如固态盘（SSD）或硬盘驱动器（HDD））中。计算系统1001还包括中央处理单元（CPU）1000、加速图形端口（AGP）装置1010、主存储器1100、总线1020、键盘控制器1060和打印机控制器1050。在各种备选实施例中，可包括其它组件，或者可省略示出的组件中的一些组件。

计算系统1001可以是例如用于半导体器件仿真的办公计算机或笔记本计算机。然而，本发明构思不限于此。

在计算系统1001中，CPU1000、AGP装置1010、主存储器1100、存储装置1040、键盘控制器1060、打印机控制器1050以及各种外围装置可连接到总线1020。然而，本发明构思不限于此，并且可在CPU1000中修改总线1020的形式。

AGP装置1010可实现使3D图形表达能够快速实现的总线标准，并且AGP装置1010可包括再现监控器图像的显卡。

CPU1000执行驱动计算系统1001所需的各种操作，并且运行OS和应用程序。

主存储器1100从存储装置1040加载用于执行CPU1000的操作的数据，并且存储所加载的数据。主存储器1100的示例可以是动态随机存取存储器（DRAM），但本发明构思不限于此。

存储装置1040一般是存储数据的海量数据存储装置，并且可由诸如HDD或SSD的计算机可读记录介质实现。然而，本发明构思不限于此。此外，虽然示出根据该实施例的计算系统1001具有存储装置1040连接到总线1020的结构，但是本发明构思不限于此，并且存储装置1040可以被修改为直接连接到CPU1000。

在计算系统1001通过软件而包括计算系统1001的情况下，软件可被存储在例如存储装置1040中。例如，在存储装置1040中，构成根据本发明构思的实施例的用于对半导体器件进行仿真的设备的数据输入模块100、空间离散产生模块200、初始化模块300、解算器模块400和输出模块500可通过模块实现并被存储。当存储在例如存储装置1040中的各个模块100至500被加载在主存储器1100中并由CPU1000处理时，图形或数据矩阵可被作为用于对半导体器件进行仿真的设备的最终产物而输出。

在下文中，参照图17，将更加详细地描述这样的操作。图17示出基于半导体器件的输入的结构性数据而划分的半导体器件的空间。参照图17解释的操作是用于解释的示例，并且计算系统1001的操作不由此限制。

在下文中，第一至第三未划分的区域212、214和216包括第一至第三未划分的区域212、214和216的空间图式数据。此外，第一至第三划分的区域232、234和236可包括第一至第三划分的区域232、234和236的空间图式数据。

参照图17，存储在存储装置1040中的数据输入模块100和空间离散产生模块200被加载到主存储器1100，以便由CPU1000处理（S10）。通过数据输入模块100，通过图14的键盘控制器1060输入的半导体器件的结构性数据可被输入。随后，CPU1000通过执行由空间离散产生模块200实现的程序来产生第一未划分的区域212和第三未划分的区域216，其中，所述程序由空间离散产生模块200使用数据输入模块100中的针对包括磁性薄膜的第一区域的结构性数据和针对包括磁性薄膜的第三区域的结构性数据的输入而实现（S12）。随后，如以上那样产生的第一未划分的区域212和第三未划分的区域216被从主存储器1100移交到存储装置1040以存储在存储装置1040中（S14）。

接下来，产生的第一未划分区域212和第三未划分区域216以及空间离散产生模块200被加载到主存储器1100以便由CPU1000处理（S16）。随后，CPU1000通过执行程序来产生第一划分的区域232和第三划分的区域236，其中，所述程序由空间离散产生模块200使用产生的第一未划分的区域212和第三未划分的区域216的输入而实现（S18）。随后，如以上那样产生的第一划分的区域232和第三划分的区域236被从主存储器1100移交到存储装置1040以存储在存储装置1040中（S20）。

接下来，数据输入模块100和空间离散产生模块200被加载到主存储器1100以便由CPU1000处理（S22）。随后，CPU1000通过执行程序来产生第二未划分的区域214，其中，所述程序由空间离散产生模块200使用数据输入模块100中的针对包括非磁性薄膜的第二区域的结构性数据的输入而实现（S24）。随后，如以上那样产生的第二未划分的区域214被从主存储器1100移交到存储装置1040以存储在存储装置1040中（S26）。

接下来，产生的第一划分的区域232、第二未划分的区域214、第三划分的区域236以及空间离散产生模块200被加载到主存储器1100以便由CPU1000处理（S28）。随后，CPU1000通过执行程序来产生第二划分的区域234，其中，所述程序由空间离散产生模块200使用产生的第一划分的区域232、第二未划分的区域214和第三划分的区域236的输入而实现（S30）。随后，如以上那样产生的第二划分的区域234被从主存储器1100移交到存储装置1040以存储在存储装置1040中（S32）。

接下来，产生的第一至第三划分的区域232、234和236以及初始化模块300被加载到主存储器1100以便由CPU1000处理。随后，CPU1000通过执行程序来产生半导体器件的空间初始值数据，其中，所述程序由初始化模块300使用产生的第一至第三划分的区域232、234和236的输入而实现。随后，如以上那样产生的半导体器件的空间初始值数据被从主存储器1100移交到存储装置1040以存储在存储装置1040中。

在下文中，通过上述处理，CPU1000通过执行程序来产生半导体器件的仿真物理特性值（例如，滞后曲线），其中，所述程序由解算器400使用产生的空间初始值数据的输入而实现。

将描述记录有根据本发明构思的实施例的用于实现对半导体器件进行仿真的方法的程序的记录介质。

记录有根据本发明构思的实施例的用于实现对半导体器件进行仿真的方法的程序的记录介质可以是例如计算机硬盘、软盘、3.5英寸盘、计算机存储磁带、磁鼓、SRAM单元、DRAM单元、电可擦除单元（EEPROM单元、EPROM单元、闪存单元）、非易失性单元、铁电存储器、铁磁存储器、致密盘（CD）、激光盘或光盘，但不限于此。也就是说，可使用计算机读取的任何存储介质可被用作存储介质。

虽然已经为了说明的目的而描述了本发明构思的多个实施例，但是本领域技术人员将认识到的是，在不脱离由权利要求限定的本发明构思的范围的情况下，各种修改、添加和替换是可能的。

Claims (19)

1.一种用于对半导体器件进行仿真的设备，包括：

数据输入模块，被配置为接收包括第一区域和第二区域的半导体器件的结构性数据；

空间离散产生模块，被配置为通过将第一区域划分为第一型网格并将第二区域划分为不同于第一型网格的第二型网格，来使用结构性数据划分半导体器件的空间。

2.如权利要求1所述的设备，其中，第一型网格是非结构性网格，并且第二型网格是结构性网格。

3.如权利要求2所述的设备，其中，第一型网格是四面体网格，并且第二型网格是棱柱网格。

4.如权利要求3所述的设备，其中，第二型网格是三棱柱网格和矩形棱柱网格之一。

5.如权利要求1所述的设备，其中，第一区域包括磁性薄膜，并且第二区域包括非磁性薄膜。

6.如权利要求1所述的设备，其中，半导体器件还包括第三区域，并被构造为使得第一区域至第三区域依次层叠且第三区域被划分为第一型网格。

7.如权利要求6所述的设备，其中，空间离散产生模块还被配置为通过分别划分第一区域至第三区域来产生第一划分的区域至第三划分的区域，其中，第一划分的区域的第一面和第三划分的区域的第二面彼此面对，并且第一表面网格结构和第二表面网格结构被根据第一型网格划分并分别在第二面和第三面上产生，其中，第一表面网格结构的形状和第二表面网格结构的形状彼此完全重叠。

8.如权利要求6所述的设备，其中，第一区域和第三区域包括磁性薄膜，并且第二区域包括非磁性薄膜。

9.如权利要求1所述的设备，其中，空间离散产生模块产生用于划分半导体器件的空间的空间图式数据；

其中，设备还包括：初始化模块，被配置为从空间离散产生模块接收空间图式数据的输入，并通过计算所提供的空间图式数据来产生空间初始值。

10.如权利要求9所述的设备，其中，半导体器件是磁存储装置，并且初始化模块包括层间交换耦合计算处理器和自旋转移矩计算处理器。

11.如权利要求9所述的设备，还包括：解算器模块，使用空间初始值数据来计算半导体器件的物理特性。

12.如权利要求1所述的设备，其中，半导体器件是磁存储器件，第一区域是锥形磁性区域，第二区域是非锥形非磁性区域，第一型网格是非结构性网格，并且第二型网格是结构性网格。

13.一种对半导体器件进行仿真的方法，包括：

接收包括第一区域和第二区域的半导体器件的结构性数据；

通过将第一区域划分为第一型网格并且将第二区域划分为不同于第一型网格的第二型网格，来使用结构性数据产生第一划分的区域和第二划分的区域。

14.如权利要求13所述的方法，其中，半导体器件还包括叠在依次层叠在第一区域和第二区域上的第三区域，并且通过将第三区域划分为第一型网格来产生第三划分的区域。

15.如权利要求14所述的方法，还包括：在产生第二划分的区域之前产生第一划分的区域和第三划分的区域。

16.如权利要求15所述的方法，还包括：

在产生第一划分的区域和第三划分的区域之前使用结构性数据产生第一未划分的区域和第三未划分的区域，并且将第一未划分的区域和第三未划分的区域划分为第一型网格；

在产生第二划分的区域之前使用结构性数据在第一划分的区域和第三划分的区域之间产生第二未划分的区域，并且将第二未划分的区域划分为第二型网格。

17.如权利要求13所述的方法，其中，第一型网格是非结构性网格，并且第二型网格是结构性网格。

18.如权利要求17所述的方法，其中，第一型网格是四面体网格，并且第二型网格是棱柱网格。

19.如权利要求13所述的方法，还包括：

产生分别与第一划分的区域和第二划分的区域相应的第一划分的区域数据和第二划分的区域数据；

使用第一划分的区域数据和第二划分的区域数据来产生半导体器件的初始值数据。