CN104024977B - 使用基于奖赏的睡眠状态选择的电源管理 - Google Patents

使用基于奖赏的睡眠状态选择的电源管理 Download PDF

Info

Publication number
CN104024977B
CN104024977B CN201180076069.7A CN201180076069A CN104024977B CN 104024977 B CN104024977 B CN 104024977B CN 201180076069 A CN201180076069 A CN 201180076069A CN 104024977 B CN104024977 B CN 104024977B
Authority
CN
China
Prior art keywords
probability
determining
interrupts
deterministic
reward
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180076069.7A
Other languages
English (en)
Other versions
CN104024977A (zh
Inventor
A·W·敏
R·王
J-s·蔡
M·A·厄金
T-Y·C·泰
R·K·马维拉
P·N·伊尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104024977A publication Critical patent/CN104024977A/zh
Application granted granted Critical
Publication of CN104024977B publication Critical patent/CN104024977B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

系统和方法可以用于对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断。另外,还可以至少部分地基于多个奖赏判断,从多个睡眠状态中选择设备的睡眠状态。在一个示例中,可以为随机的中断确定错误进入以及错过机会概率,其中,至少部分地基于错误进入和错过机会概率,执行所述奖赏判断。

Description

使用基于奖赏的睡眠状态选择的电源管理
背景
技术领域
诸个实施例一般涉及计算平台中的功率管理。更具体地,诸个实施例涉及使用基于奖赏的度量来选择计算平台的睡眠状态。
讨论
在常规移动计算平台中,睡眠状态可被用于降低功耗和延长电池寿命。对是否进入给定睡眠状态的判断可以限于对在睡眠状态的能量平衡时间之前是否将发生已知的计时器中断进行预测,其中,可以基于过去的预测的历史成功来校正预测。在某些情况下,这样的方法可能对能效和性能有负面影响。
附图说明
本领域内技术人员通过阅读下面的说明书和权利要求书并参照附图能清楚知道本发明的实施例的各种优势,在附图中:
图1是根据一实施例的各种类型的中断的不规则性与频率对照的示例的图表;
图2是根据一实施例的随着时间的推移的确定性的和随机的中断的示例的图表;
图3是根据一实施例的分解确定性的源的方案的示例的框图;
图4是根据一实施例的对于组合的和未组合的确定性的源的预测误差的示例的图表;
图5是根据一实施例的选择睡眠状态的方法的示例的流程图;以及
图6是根据实施例的计算平台的示例的框图。
具体实施方式
降低平台功率消耗以延长电池续航时间对于诸如智能电话和平板电脑之类的带有活动工作负荷的小形状因数平台会是特别有利的。许多处理器和/或平台可以提供多种低功率睡眠状态(例如,Cx,S0ix),其中,较深的睡眠状态通常会消耗较少的功率,但是,可能需要更多的时间进入和退出睡眠状态。因此,确保睡眠状态的有效率的使用可能是电源管理的关键,特别是在具有会导致睡眠状态退出的各种中断的平台中。如将比较详细地讨论的,用于睡眠状态选择的增强的方法可能涉及考虑作出次最优决策的概率以及它们的相关联的开销(例如,基于奖赏的睡眠状态选择),以及区别会影响睡眠状态选择的有效性的系统中断的确定性的和随机的本质。具体而言,下列讨论首先针对确定性的/随机的区别,然后,讨论基于奖赏的睡眠状态选择。
现在转向图1,图10示出了典型的移动平台流式视频中的各种类型的中断的不规则性以及预测误差(由圆圈的大小表示)对照中断的频率(每秒钟中断的数量)的关系。一般而言,图10展示某些类型的中断可以被视为确定性的,而其他类型的中断可以被视为随机的。在所示出的示例中,计时器(例如,操作系统/OS编程的未来事件)中断以最强的规则性发生,相对很少发生,具有最低的预测误差(即,0.41)。如此,这样的中断可以被视为确定性的。另一方面,通信(例如,网络分组相关的)中断,可能会以最小的规则性发生,比较频繁,且具有最高预测误差(即,1.64),当使用简单的移动平均估计器时——相应地,这些类型的中断可以被视为随机的。
简而言之,诸如计时器和音频中断之类的比较可预测的类型的中断,可以指定为确定性的中断,而诸如图形,传感器以及通信中断之类的不太可预测的类型的中断可以指定为随机的中断。如将比较详细地讨论的,将中断模式分隔和隔离为此处所描述的确定性的和随机的类别可以提高空闲持续时间预测的概率性精度,并可以最终降低由随机中断所引起的错误睡眠状态判断。图2示出了与随机的(例如,通信子系统)中断模式14相比的确定性的(例如,计时器子系统)中断模式12。
确定性的中断
图3示出了分解中断的组合源以便改善中断预测精度的方案16。一般而言,可以在设计时(例如,通过查询设备规范),在运行时通过估计,或其任何组合,标识确定性的中断。所示出的方案16的三个阶段可以按如下方式执行。
分解:在活动工作负荷过程中,平台可以具有多个中断源,其中,中断的总的组合会比它们的单个贡献源表现出更加随机的行为。由于这样的现象可能会使空闲持续时间预测难以进行,所示出的方案16的阶段一分解多个中断源,并分别地考虑它们的相关联的空闲时间段。与中断源有关的信息可以一般在平台/系统固件以及在OS设备驱动程序中可用。
分组:某些中断源可以生成一串中断,在该串内存在非常小的到达间隔时间。所示出的方案16的阶段二将此已知的带有单个系统事件的串分组,并引入“保持时段”。具体而言,在保持时段期间,空闲持续时间预测可以暂停,直到中断串的其余部分完成。这样的方法可以节省与估计相关的计算周期,并可以进而提高精度。
相关性:另外,来自不同的源/设备的某些中断可以具有对彼此的时间相关性。相应地,所示出的方案16的阶段三利用中断源之间的这样的相关性来提高预测精度,同时最小化开销。例如,大多数从属设备控制器中断可能后面跟着来自被控制设备的中断。此外,保持时段可以在相关性阶段实现,以进一步增强预测性能。简而言之,方案16可以提供对确定性的中断进行比较准确的预测的基础。
图4展示了可以与如此处所描述的组合中断源分解方案相关联的优点。具体而言,图表18示出了当使用加权移动平均预测器时,对于音频子系统的平均中断间隔预测误差。例如,通过“A1”、“A2”,以及“A3”表示的三个音频子系统,共享一个中断,通过分解此组合中断以标识对应于这些子系统的中断实例,我们可以改善预测精度。第一柱线(“音频”)指示当来自三个子系统的中断被视为一个组合源(即,类似于常规Linux内核空闲调节器(governor)解决方案)时的预测误差。下列三条柱线指示当分别地考虑来自不同的子系统的中断时的预测误差。所示出的结果揭示,通过分解中断,预测误差显著缩小,中断A3除外。相应地,与中断A3绑定的基础音频功能本质上可以是爆发性的。然而,对中断A3应用如前所述的分组解决方案,允许每一个脉冲串都被视为单个事件。相应地,预测精度可以改善到类似于其他中断的水平,如在第五柱线中展示的。
随机的中断
与确定性的以及伪确定性的中断不同,随机的中断由于它们的固有的随机性预测起来更具有挑战性。对于落入随机类别的中断,可以部署概率性空闲持续时间估计器。另外,还可以部署使用随机中断预测的有效率的方法,用于处理器和/或睡眠状态选择。
可以通过使用诸如泊松过程之类的合适的随机过程,来建模来自随机源的中断到达,其中,下一时间段τ期间的至少一个随机中断的发生概率可以被估计为
其中,是中断到达速率,可以在运行时使用自适应滤波器(例如,移动平均滤波器)来估计它。此方法允许预测机制评估在针对的睡眠状态的能量平衡时间之前随机中断到达的可能性,并相应地使用此有关状态选择的信息。
在其中部署了空闲时段/持续时间预测的大多数实际情况下,准确地预测即将来临的空闲持续时间是否长于某一阈值就足够了(即,代替准确地预测绝对空闲持续时间)。这是因为:对于处理器或平台进入睡眠状态的的判断可以基于预测的空闲持续时间与每一个睡眠状态的能量平衡时间(EBT)的比较。
具体而言,如果投射的空闲时段比正被讨论的低功率状态的能量平衡时间短,则设备可能不能进入睡眠状态。在此方面,可能存在与转换相关的功耗开销以及等待时间开销,如果空闲时间不够长,则这些开销会抵消与睡眠状态的功耗降低相关联的优势。如此,能量平衡时间可以一般指示组件必须保持空闲以便证明往返于考虑中的低功率状态的过渡是正当的时间量。此处所描述的技术使用基于概率的空闲持续时间预测方法,该方法考虑睡眠状态选择过程的基于阈值的性质。
空闲持续时间预测
首先,计算下一确定性的中断的预期的到达时间作为考虑的所有确定性的中断的到达时间的最小值
其中,是来自源k的确定性的中断的预期到达时间。
然后,可以通过考虑下列两种情况,计算在下一τ时间段内具有中断的概率,表示为
1.如果τ大于最近的确定性的中断的到达时间,那么,概率是1:
如果则Prob(τ)=1
2.如果τ小于最近的确定性的中断的到达时间,则概率由随机的中断的概率所定义,假设泊松过程被认为适合于建模
如果
概述的概率估算技术可以帮助将准确的空闲持续时间估计的比较具有挑战性的问题转换为比较放松的睡眠状态选择问题。由于作出错误的估计的可能性的差异,求出后者的近最优解可能是比较可行的。在下面的小节,描述了依赖于所描述的概率估算方法的基于奖赏的睡眠状态选择方案。
基于奖赏的睡眠状态选择
由于使用标准估算技术作出错误的空闲时间估计的比较高的似然率,因此,基于这样的估计的睡眠状态选择算法可能次最佳地执行。因此,可以定义新判断度量(此处叫做“奖赏”),其中,奖赏判断度量包括睡眠状态判断中的错误进入和错过机会的潜在成本,并使用前面所描述的概率估算方案来优化奖赏。在此上下文中,奖赏可以表示系统设计人员特别感兴趣的性能的任何度量。例如,错误进入或错过机会度量可以是潜在的能量或吞吐量性能损失的代理。具体而言,当发生睡眠状态的错误进入时,与保持在活动状态相比,平台可能会消耗更多功率。类似地,当发生错过进入睡眠状态的机会时,与正被讨论的进入睡眠状态相比,平台可能会消耗更多功率。如此,与只依赖于空闲持续时间预测的常规基于阈值的睡眠状态选择相比,所提出的基于奖赏的睡眠状态选择方案可以高度灵活。一旦定义了奖赏度量,选择过程可以选择最大化预期的奖赏的最佳睡眠状态(iOPT)。
具体而言,图5示出了选择平台、处理器等等的睡眠状态的方法20。方法20可实现为一组逻辑指令,这组逻辑指令被存储在诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪存等机器或计算机可读存储介质中,存储在诸如例如可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)的可配置逻辑中,存储在使用诸如例如专用集成电路(ASIC)、互补式金属氧化物半导体(CMOS)的电路技术或晶体管-晶体管逻辑(TTL)技术的固定功能逻辑硬件或其任意组合中。
所示出的处理框22用于选择下一最深的睡眠状态以供考虑。可以在框24作出关于在考虑中的睡眠状态的能量平衡时间之前是否预期发生确定性中断的判断。如此,框24可以涉及确定一个或多个确定性的中断的空闲时间,以及确定当前考虑中的睡眠状态的EBT。如果EBT超出空闲时段(例如,在EBT之前预期确定性的中断),则所示出的过程返回到框22,并有效地回避正被讨论的睡眠状态的奖赏判断。
如果在EBT之前不预期确定性的中断,则框26可以作出一个或多个随机的概率判断。具体而言,框26可以涉及确定错误进入概率(ProbFE)和错过机会概率(ProbMo)。例如,对于状态“i”,可以按如下方式来计算错误进入概率和错过机会概率:
ProbFE(i)=1-exp(-λ*EBT(i))(3)
ProbMO(i)=exp(-λ*EBT(i+l))(4)
其中,λ是估计的随机的中断到达速率,ProbFE(i)是在EBT之前发生随机的中断的百分概率,而ProbMo(i)是在下一较深的睡眠状态的EBT之后发生随机的中断的百分概率。
此外,框28还可以基于随机的概率,对于考虑中的睡眠状态执行奖赏判断。奖赏判断的一个示例是:
Reward(i)=ProbFE(i)*PenFE(i)+ProbMo(i)*PenMo(i)+(1-ProbFE(i)-ProbMo(i))*Gain(i)
(5)
其中,PenFE(i)和PenFE(i)分别是与错误进入和错过机会相关联的处罚,而Gain(i)是在没有发生错误进入或错过机会的情况下(例如,正确的状态)从进入状态i预期的增益。
所示出的框30判断是否已经到达最深的睡眠状态(例如,状态“n”)。如果已经到达,则可以在框32选择最大奖赏睡眠状态。具体而言,框32可以涉及选择具有最高奖赏度量的睡眠状态。
现转到图6,示出了平台34。平台34可以是具有计算功能(例如个人数字助理/PDA、膝上型计算机、智能平板)、通信功能(例如无线智能电话)、成像功能、媒体播放功能(例如智能电视/TV)或其任何组合(例如移动因特网设备/MID)的移动设备的一部分。在所示示例中,平台34包括处理器36、集成存储器控制器(IMC)38、IO模块10、系统存储器42、网络控制器(例如网络接口卡)44、音频IO设备46以及固态盘(SSD)48。可包括具有一个或若干个处理器核50的核区的处理器36可使用功率管理单元(PMU)52,基于性能和/或功率管理考虑而将其核50和其它平台组件置于一个或多个活动和/或睡眠状态,如同已提及的。
所示出的IO模块40(有时被称为芯片组的南桥或南复合体(South Complex))作为主控设备起作用并与网络控制器44通信,网络控制器44可提供平台外的通信功能以用于宽泛的目的,诸如蜂窝电话(例如W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等等)、WiFi(例如IEEE802.11、1999版本、LAN/MAN无线LAN)、蓝牙(例如IEEE802.15.1-2005,无线个域网)、WiMax(例如IEEE802.16-2004,LAN/MAN宽带无线LAN)、全球定位系统(GPS)、扩展频谱(例如900MHz)以及其它射频(RF)电话目的。IO模块40还可包括支持此类功能的一个或多个无线硬件电路块。
SSD48可包括一个或多个NAND芯片,且可被用于提供高容量数据存储和/或极大量的并行化。还存在包括实现为连接至标准总线上的IO模块40的独立ASIC控制器的NAND控制器的解决方案,标准总线诸如串行ATA(SATA,例如,SATA Rev.3.0规范,2009年5月27日,SATA国际组织/SATA-IO)总线、或PCI Express图形(PEG,例如外围组件互连/PCI Expressx16图形150W-ATX规范1.0,PCT特别兴趣组)总线。SSD48也可以被用作USB(通用串行总线,例如,USB规范3.0,USB实施者论坛)闪存存储设备。
所示出的IO模块40包括奖赏模块54,其具有被配置成对于多个睡眠状态执行奖赏判断以获得相对于平台34的多个奖赏判断的逻辑。奖赏模块54的逻辑也可以至少部分地基于多个奖赏判断,从多个睡眠状态中选择系统的睡眠状态,其中,处理器36的PMU52可以将平台34置于所选睡眠状态。另外,奖赏模块54还可以在作出奖赏判断时区别一个或多个确定性的中断与一个或多个随机的中断,其中,诸如网络控制器44、音频IO设备46和/或SSD48之类的设备可以是中断源。奖赏模块54可以在平台34中别处实现,诸如,例如,在处理器36上。
如此,此处所描述的技术可以捕捉确定性的中断(例如,计时器、音频)的特征,并使用系统中可用的相关的信息来提高中断预测精度。此外,此处所描述的睡眠状态选择过程还可以通过允许平台作出更好的决策,来使平台更有能量效率。另外,此处所描述的技术还可以允许平台基于工作负荷,缩放它们的功率消耗,甚至在工作负荷非常活跃并具有相对短的空闲持续时间的情况下。另外,空闲持续时间预测还可以在设计用于系统性能优化的解决方案时提供较大的灵活性。
因此,各实施例可以提供具有控制器的系统,该控制器带有对于多个睡眠状态执行奖赏判断以获得相对于系统的多个奖赏判断的逻辑。逻辑也可以至少部分地基于奖赏判断,从多个睡眠状态中选择系统的睡眠状态。另外,系统还可以具有带有电源管理单元以将系统置于所选睡眠状态的处理器。
各实施例也可以包括具有一组指令的非瞬时的计算机可读存储介质,指令,如果由处理器执行,导致计算机对于多个睡眠状态执行奖赏判断,以获得相对于设备的多个奖赏判断。指令也可以导致计算机至少部分地基于多个奖赏判断,从多个睡眠状态中选择设备的睡眠状态。
另外,各实施例还可包括具有带有对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断的逻辑的设备。逻辑也可以至少部分地基于多个奖赏判断,从多个睡眠状态中选择设备的睡眠状态。
本发明的实施例可适用于所有类型的半导体集成电路(IC)芯片。这些IC芯片的例子包括但不限于处理器、控制器、芯片集组件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片、片上系统(SoC)、SSD/NAND控制器ASIC等等。另外,在一些附图中,信号导线是用线表示的。一些线可以不同以表示更具构成性的信号路径,具有数字标号以表示构成性信号路径的数目,和/或在一端或多端具有箭头以表示主要信息流向。然而,这不应当被解释成限制。相反,这些新增的细节可结合一个或多个示例性实施例使用以利于电路的更容易理解。任何表示的信号线,不管是否具有附加信息,可实际上包括沿多个方向行进并可用任何适宜类型的信号机制实现的一个或多个信号,所述信号方案例如是用差分线对、光纤线和/或单端线实现的数字或模拟线。
已给出示例尺寸/模型/值/范围,尽管本发明的实施例不仅限于此。随着制造技术(例如光刻法)随时间的成熟,可望能制造出更小尺寸的设备。另外,为了解说和说明的简单,与IC芯片公知的功率/接地连接和其它组件可在附图中示出也可不示出,并且这样做也是为了不使本发明的实施例的某些方面变得晦涩。此外,配置可以框图形式示出以避免使本发明的实施例变得晦涩,并且这也鉴于针对这些框图配置的实现的细节很大程度地依赖于实施例实现在的平台的事实,即这些细节应当落在本领域内技术人员的眼界内。在阐述具体细节(例如电路)以描述本发明的示例性实施例的情形下,本领域内技术人员应当清楚没有这些具体细节或对这些具体细节作出变型也可实施本发明的实施例。说明书因此应当被视为解说性的而非限定性的。
术语“耦合的”在本文中可用来指示所研究的组件之间的任何类型关系(直接或间接),并可适用于电气连接、机械连接、流体连接、光连接、电磁连接、电机连接或其它连接。另外,术语“第一”、“第二”等在这里的使用仅为了利于说明,并且不带有任何特定的时间或年代学意义,除非另有说明。
本领域内技术人员从前面的说明可以理解,本发明的实施例的广泛技术可以多种形式来实现。因此,尽管已结合其特例描述了本发明的实施例,然而本发明的实施例的真实范围不受此限,因为本领域内技术人员在研究附图、说明书和下面的权利要求书之后很容易理解其它的修正形式。

Claims (40)

1.一种用于功率管理的系统,包括:
具有执行下列操作的逻辑的控制器,
确定错误进入概率,
通过以下对于多个睡眠状态执行奖赏判断以获得相对于所述系统的多个奖赏判断,
区别一个或多个确定性的中断与一个或多个随机的中断,
确定相对于所述一个或多个确定性的中断中的至少一个的空闲时间,
确定睡眠状态的能量平衡时间,以及
如果所述能量平衡时间超出所述空闲时间,则回避所述奖赏判断,以及
至少部分地基于所述多个奖赏判断,从所述多个睡眠状态中选择所述系统的睡眠状态;以及
将所述系统置于所述选择的睡眠状态下的电源管理单元,
其中所述错误进入概率是在与睡眠状态相关联的能量平衡时间之前将发生一个或多个随机的中断的概率,并且至少部分地基于所估计的随机中断到达速率。
2.如权利要求1所述的系统,其特征在于,所述逻辑将,
确定错过机会概率,其中,所述奖赏判断至少部分地基于所述错误进入概率和所述错过机会概率。
3.如权利要求2所述的系统,其特征在于,所述错过机会概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率。
4.如权利要求2所述的系统,其特征在于,所述逻辑将使用随机过程来确定所述错误进入概率和所述错过机会概率。
5.如权利要求1所述的系统,其特征在于,所述逻辑将,
确定错误进入处罚,以及
确定错过机会处罚,其中,所述奖赏判断至少部分地基于所述错误进入处罚和所述错过机会处罚。
6.如权利要求1所述的系统,其特征在于,所述逻辑将确定正确的状态增益,其中,所述奖赏判断至少部分地基于所述正确的状态增益。
7.如权利要求1所述的系统,其特征在于,所述逻辑将标识多个确定性的中断源,其中,将分别地对于两个或更多中断源,确定所述空闲时间。
8.如权利要求7所述的系统,其特征在于,所述逻辑将,
将所述多个确定性的中断源中的两个或更多组合在一起,以供考虑,以及
标识与所述多个确定性的中断源中的所述组合的两个或更多个相关联的一个或多个相关性。
9.一种用于功率管理的系统,包括含有一组指令的非瞬时的计算机可读存储介质以及及计算机,所述计算机用于:
确定错误进入概率,
通过以下对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断,
区别一个或多个确定性的中断与一个或多个随机的中断;
确定相对于所述一个或多个确定性的中断中的至少一个的空闲时间;
确定睡眠状态的能量平衡时间;以及
如果所述能量平衡时间超出所述空闲时段,则回避所述奖赏判断,以及
至少部分地基于所述多个奖赏判断,从所述多个睡眠状态中选择所述设备的睡眠状态,
其中,所述错误进入概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率,并且至少部分地基于所估计的随机中断到达速率。
10.如权利要求9所述的系统,其特征在于,所述计算机:
确定错过机会概率,其中,所述奖赏判断是至少部分地基于所述错误进入概率和所述错过机会概率执行的。
11.如权利要求10所述的系统,其特征在于,所述错过机会概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率。
12.如权利要求10所述的系统,其特征在于,所述计算机使用随机过程来确定所述错误进入概率和所述错过机会概率。
13.如权利要求9所述的系统,其特征在于,所述计算机:
确定错误进入处罚;以及
确定错过机会处罚,其中,所述奖赏判断至少部分地基于所述错误进入处罚和所述错过机会处罚。
14.如权利要求9所述的系统,其特征在于,所述计算机确定正确的状态增益,其中,所述奖赏判断至少部分地基于所述正确的状态增益。
15.如权利要求9所述的系统,其特征在于,所述计算机标识多个确定性的中断源,其中,将分别地对于两个或更多中断源,确定所述空闲时段。
16.如权利要求15所述的系统,其特征在于,所述计算机:
将所述多个确定性的中断源中的两个或更多组合在一起,以供考虑;以及
标识与所述多个确定性的中断源中的所述组合的两个或更多个相关联的一个或多个相关性。
17.一种用于功率管理的设备,包括:
逻辑电路,用于,
确定错误进入概率,
通过以下对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断,
区别一个或多个确定性的中断与一个或多个随机的中断,
确定相对于所述一个或多个确定性的中断中的至少一个的空闲时段,
确定睡眠状态的能量平衡时间,以及
如果所述能量平衡时间超出所述空闲时段,则回避所述奖赏判断,以及
至少部分地基于所述多个奖赏判断,从所述多个睡眠状态中选择所述设备的睡眠状态,
其中所述错误进入概率是在与睡眠状态相关联的能量平衡时间之前将发生一个或多个随机的中断的概率,并且至少部分地基于所估计的随机中断到达速率。
18.如权利要求17所述的设备,其特征在于,所述逻辑将,
确定错过机会概率,其中,所述奖赏判断是至少部分地基于所述错误进入概率和所述错过机会概率执行的。
19.如权利要求18所述的设备,其特征在于,所述错过机会概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率。
20.如权利要求18所述的设备,其特征在于,所述逻辑将使用随机过程来确定所述错误进入概率和所述错过机会概率。
21.如权利要求17所述的设备,其特征在于,所述逻辑将,
确定错误进入处罚,以及
确定错过机会处罚,其中,所述奖赏判断至少部分地基于所述错误进入处罚和所述错过机会处罚。
22.如权利要求17所述的设备,其特征在于,所述逻辑将确定正确的状态增益,其中,所述奖赏判断至少部分地基于所述正确的状态增益。
23.如权利要求17所述的设备,其特征在于,所述逻辑将标识多个确定性的中断源,其中,将分别地对于两个或更多中断源,确定所述空闲时段。
24.如权利要求20所述的设备,其特征在于,所述逻辑将,
将所述多个确定性的中断源中的两个或更多组合在一起,以供考虑,以及
标识与所述多个确定性的中断源中的所述组合的两个或更多个相关联的一个或多个相关性。
25.一种计算机可读存储介质,其上存储有指令,所述指令响应于被执行而导致计算设备用于:
确定错误进入概率,
通过以下对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断,
区别一个或多个确定性的中断与一个或多个随机的中断;
确定相对于所述一个或多个确定性的中断中的至少一个的空闲时间;
确定睡眠状态的能量平衡时间;以及
如果所述能量平衡时间超出所述空闲时段,则回避所述奖赏判断,以及
至少部分地基于所述多个奖赏判断,从所述多个睡眠状态中选择所述设备的睡眠状态,
其中,所述错误进入概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率,并且至少部分地基于所估计的随机中断到达速率。
26.如权利要求25所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:
确定错过机会概率,其中,所述奖赏判断是至少部分地基于所述错误进入概率和所述错过机会概率执行的。
27.如权利要求26所述的计算机可读存储介质,其特征在于,所述错过机会概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率。
28.如权利要求26所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:使用随机过程来确定所述错误进入概率和所述错过机会概率。
29.如权利要求25所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:
确定错误进入处罚;以及
确定错过机会处罚,其中,所述奖赏判断至少部分地基于所述错误进入处罚和所述错过机会处罚。
30.如权利要求25所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:确定正确的状态增益,其中,所述奖赏判断至少部分地基于所述正确的状态增益。
31.如权利要求25所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:标识多个确定性的中断源,其中,将分别地对于两个或更多中断源,确定所述空闲时段。
32.如权利要求31所述的计算机可读存储介质,其特征在于,所述指令响应于被执行而导致计算设备用于:
将所述多个确定性的中断源中的两个或更多组合在一起,以供考虑;以及
标识与所述多个确定性的中断源中的所述组合的两个或更多个相关联的一个或多个相关性。
33.一种计算机实现的系统,包括用于执行如下操作的装置:
确定错误进入概率,
通过以下对于多个睡眠状态执行奖赏判断以获得相对于设备的多个奖赏判断,
区别一个或多个确定性的中断与一个或多个随机的中断;
确定相对于所述一个或多个确定性的中断中的至少一个的空闲时间;
确定睡眠状态的能量平衡时间;以及
如果所述能量平衡时间超出所述空闲时段,则回避所述奖赏判断,以及
至少部分地基于所述多个奖赏判断,从所述多个睡眠状态中选择所述设备的睡眠状态,
其中,所述错误进入概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率,并且至少部分地基于所估计的随机中断到达速率。
34.如权利要求33所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:
确定错过机会概率,其中,所述奖赏判断是至少部分地基于所述错误进入概率和所述错过机会概率执行的。
35.如权利要求34所述的计算机实现的系统,其特征在于,所述错过机会概率是在与睡眠状态相关联的能量平衡时间之后将发生全部概率性中断的概率。
36.如权利要求34所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:使用随机过程来确定所述错误进入概率和所述错过机会概率。
37.如权利要求33所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:
确定错误进入处罚;以及
确定错过机会处罚,其中,所述奖赏判断至少部分地基于所述错误进入处罚和所述错过机会处罚。
38.如权利要求33所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:确定正确的状态增益,其中,所述奖赏判断至少部分地基于所述正确的状态增益。
39.如权利要求33所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:标识多个确定性的中断源,其中,将分别地对于两个或更多中断源,确定所述空闲时段。
40.如权利要求39所述的计算机实现的系统,其特征在于,包括用于如下操作的装置:
将所述多个确定性的中断源中的两个或更多组合在一起,以供考虑;以及
标识与所述多个确定性的中断源中的所述组合的两个或更多个相关联的一个或多个相关性。
CN201180076069.7A 2011-12-27 2011-12-27 使用基于奖赏的睡眠状态选择的电源管理 Expired - Fee Related CN104024977B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067377 WO2013100901A1 (en) 2011-12-27 2011-12-27 Power management using reward-based sleep state selection

Publications (2)

Publication Number Publication Date
CN104024977A CN104024977A (zh) 2014-09-03
CN104024977B true CN104024977B (zh) 2017-12-26

Family

ID=48698145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180076069.7A Expired - Fee Related CN104024977B (zh) 2011-12-27 2011-12-27 使用基于奖赏的睡眠状态选择的电源管理

Country Status (5)

Country Link
US (1) US9507403B2 (zh)
EP (1) EP2798436B1 (zh)
CN (1) CN104024977B (zh)
TW (1) TWI570547B (zh)
WO (1) WO2013100901A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2798436B1 (en) 2011-12-27 2017-05-17 INTEL Corporation Power management using reward-based sleep state selection
JP6175980B2 (ja) * 2013-08-23 2017-08-09 富士通株式会社 Cpuの制御方法、制御プログラム、情報処理装置
JP6209042B2 (ja) * 2013-09-30 2017-10-04 ルネサスエレクトロニクス株式会社 データ処理装置
US9395788B2 (en) * 2014-03-28 2016-07-19 Intel Corporation Power state transition analysis
JP2017111745A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム、及び、半導体装置の制御方法
CN106055079B (zh) * 2016-05-31 2017-11-24 广东欧珀移动通信有限公司 一种中央处理器的管理方法、及装置
US20180188797A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Link power management scheme based on link's prior history

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666537A (en) * 1994-08-12 1997-09-09 Intel Corporation Power down scheme for idle processor components

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200732905A (en) 2006-02-24 2007-09-01 Via Tech Inc Power-saving method and system of the central processing unit
US20070266385A1 (en) 2006-05-11 2007-11-15 Arm Limited Performance level setting in a data processing system
US7974800B2 (en) * 2006-12-12 2011-07-05 International Business Machines Corporation Method, apparatus, and program for detecting the correlation between repeating events
US8495403B2 (en) * 2008-12-31 2013-07-23 Intel Corporation Platform and processor power management
US8683242B2 (en) * 2009-06-09 2014-03-25 Northwestern University System and method for leveraging human physiological traits to control microprocessor frequency
US8219834B2 (en) * 2009-08-12 2012-07-10 International Business Machines Corporation Predictive power gating with optional guard mechanism
US8635469B2 (en) 2009-12-22 2014-01-21 Intel Corporation Method and apparatus for I/O devices assisted platform power management
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
EP2798436B1 (en) 2011-12-27 2017-05-17 INTEL Corporation Power management using reward-based sleep state selection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666537A (en) * 1994-08-12 1997-09-09 Intel Corporation Power down scheme for idle processor components

Also Published As

Publication number Publication date
TWI570547B (zh) 2017-02-11
EP2798436B1 (en) 2017-05-17
US20140289546A1 (en) 2014-09-25
WO2013100901A1 (en) 2013-07-04
EP2798436A4 (en) 2015-08-12
EP2798436A1 (en) 2014-11-05
CN104024977A (zh) 2014-09-03
TW201342031A (zh) 2013-10-16
US9507403B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
CN104024977B (zh) 使用基于奖赏的睡眠状态选择的电源管理
TWI605333B (zh) 用於電源及效能之適應性停用及啓用睡眠狀態之技術
US7493477B2 (en) Method and apparatus for disabling a processor core based on a number of executions of an application exceeding a threshold
US9513964B2 (en) Coordinating device and application break events for platform power saving
US9292073B2 (en) Power management using relative energy break-even time
CN108804231B (zh) 一种内存优化方法、装置、可读存储介质及移动终端
EP2580657B1 (en) Information processing device and method
US20120166731A1 (en) Computing platform power management with adaptive cache flush
EP2790106A2 (en) Performance measurement unit, processor core including the same and process profiling method
US20140006824A1 (en) Using device idle duration information to optimize energy efficiency
US20140258749A1 (en) Dynamically entering low power states during active workloads
US20120089761A1 (en) Apparatus and method for processing an interrupt
CN103221899A (zh) 触觉输入设备、微处理器系统和控制触觉输入设备的方法
US9135195B2 (en) Prediction of electronic component behavior in bus-based systems
US8972763B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
EP3230875B1 (en) Adaptive memory access to local and non-local memories
CN102012881A (zh) 基于总线监控器的系统芯片总线优先级动态配置装置
CN107003959B (zh) 虚拟遗留线
US9348732B2 (en) Microstackshots
CN117951072A (zh) 片上系统及其操作方法
CN111124941A (zh) 内存碎片清理方法、电子设备及具有存储功能的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171226

Termination date: 20191227

CF01 Termination of patent right due to non-payment of annual fee