CN104022192B - Led 芯片及其制作方法 - Google Patents
Led 芯片及其制作方法 Download PDFInfo
- Publication number
- CN104022192B CN104022192B CN201410266865.2A CN201410266865A CN104022192B CN 104022192 B CN104022192 B CN 104022192B CN 201410266865 A CN201410266865 A CN 201410266865A CN 104022192 B CN104022192 B CN 104022192B
- Authority
- CN
- China
- Prior art keywords
- chip
- electrode
- sub
- series
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 23
- 239000007771 core particle Substances 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 28
- 238000005538 encapsulation Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 238000012858 packaging process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 57
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000001704 evaporation Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000011900 installation process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制作方法。该LED芯片包括多个LED子芯片，其中，LED芯片中不同的LED子芯片的电极之间以串联和/或并联的形式连接。与通过在多个已成型子芯片的焊盘进行后期打线封装得到的大功率LED芯片不同，本发明的LED芯片是通过直接将各LED子芯片的电极进行连接而形成。这种直接在LED子芯片内部进行电极连接得到的LED芯片，在后期封装过程中无需进行繁复的打线工序，能够大大简化封装工序，还能够提高LED芯片的可靠性。同时，各LED子芯片内部电极进行连线后，也能够去除原本位于LED子芯片电极上的焊盘，相应地，能够减少因焊盘和焊盘上的连线引起的遮光面积，从而提高芯片的发光强度。
Description
技术领域
本发明涉及芯片制作领域，具体而言，涉及一种LED芯片及其制作方法。
背景技术
随着第三代半导体技术的蓬勃发展，半导体照明以节能，环保，亮度高，寿命长等优点，成为社会发展的焦点，也带动了整个行业上中下游产业的方兴未艾。GaN基LED芯片是半导体照明的“动力”，近年来其性能得到大幅提升，生产成本也不断降低，为半导体照明走进千家万户做出突出贡献。
传统的LED芯片为正装结构，其是从正面出光。正装结构的LED芯片，其正面布有可以与P型GaN层形成欧姆接触的透明导电层，透明导电层越厚，导电性越好，然而其吸光越多。在此基础上，不易使透明导电层同时获得高的光提取效率和好的导电性能，鱼与熊掌不可兼得。另外，正装结构的LED芯片，其P型电极和N型电极均设置在正面，具有严重的挡光效果。以上两方面的因素很大程度上影响了LED芯片的外量子效率。
此外，传统的大功率型LED芯片(如5W、10W等)大多是通过在后期封装过程中，将多颗LED芯片的焊盘以串、并联形式封装在本身具有电路结构的支架中而得到的。这种方式对封装技术要求很高，串并联时打线多，不但工艺繁复，而且产品的可靠性难以保证。
发明内容
本发明旨在提供一种LED芯片及其制作方法，以解决现有技术中将多颗LED芯片的焊盘进行打线时工艺繁复的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种LED芯片，包括多个LED子芯片，其中，LED芯片中，不同的LED子芯片的电极之间通过引线以串联和/或并联的形式直接连接。
进一步地，LED子芯片的电极之间通过引线连接，相互连接的LED子芯片的电极之间具有引线凹槽，引线形成在引线凹槽中。
进一步地，LED子芯片的电极和电极之间的引线为一体成型。
进一步地，多个LED子芯片包括：第一外接子芯片、第二外接子芯片以及串联子芯片组，串联子芯片组包括n个串联子芯片，其中n≥1；其中，当n＝1时，串联子芯片组中的串联子芯片的P电极与第一外接子芯片的N电极相连，串联子芯片组中的串联子芯片的N电极与第二外接子芯片的P电极相连；
当n≥2时，串联子芯片组中包括第1串联子芯片和第n串联子芯片，其中，第1串联子芯片的P电极与第一外接子芯片的N电极相连；第n串联子芯片的N电极与第二外接子芯片的P电极相连；串联子芯片组的n个串联子芯片中，沿第1串联子芯片至第n串联子芯片方向，后一串联子芯片的P电极与前一串联子芯片的N电极依次相连形成串联结构。
进一步地，多个LED子芯片包括多组串联子芯片组；每一组串联子芯片组中，第1串联子芯片的P电极与第一外接子芯片的N电极相连，第n串联子芯片的N电极与第二外接子芯片的P电极相连。
进一步地，多个LED子芯片中，多组串联子芯片组中串联子芯片的数量n值相同或不同。
进一步地，多个LED子芯片中，多组串联子芯片组中串联子芯片的数量n值都为1。
进一步地，每一个串联子芯片包括两个芯粒，每一个串联子芯片中的两个芯粒共享一个P电极或共享一个N电极。
进一步地，第一外接子芯片的P电极上具有P型焊盘，第二外接子芯片的N电极上具有N型焊盘，优选P型焊盘、N型焊盘和LED子芯片的电极及电极之间的引线为一体成型。
进一步地，LED芯片的多个LED子芯片呈阵列式结构排列，优选阵列式结构的形状为矩形、圆形、三角形或五角形。
进一步地，LED子芯片为倒装结构。
根据本发明的另一方面，还提供了一种LED芯片的制作方法，包括在衬底上形成多个LED子芯片的步骤，其中，在形成多个LED子芯片的步骤中，包括形成LED子芯片的电极的步骤，以及使不同的LED子芯片的电极通过引线以串联和/或并联的形式直接连接的步骤。
进一步地，形成多个LED子芯片的电极的步骤包括：形成各LED子芯片的电极沟槽，并根据所欲形成的各LED子芯片电极的串联和/或并联关系，同时在电极沟槽之间形成引线凹槽；在电极沟槽中形成各LED子芯片的电极，同时在引线凹槽中形成引线。
进一步地，形成各LED子芯片的电极和引线之后或同时，在第一外接子芯片的P电极上形成P型焊盘，以及在第二外接子芯片的N电极上形成N型焊盘。
应用本发明的一种LED芯片及其制作方法，该LED芯片中，与通过在多个已成型的子芯片的焊盘进行后期打线封装得到的大功率LED芯片不同，上述LED芯片是通过直接将各LED子芯片的电极进行串联和/或并联连接而形成的。这种直接在LED子芯片内部进行电极连接得到的LED芯片，在后期封装过程中无需进行繁复的打线工序，能够大大简化封装工序，还能够提高LED芯片的可靠性。同时，各LED子芯片内部电极进行连线后，也能够去除原本位于LED子芯片电极上的焊盘，相应地，能够减少因焊盘和焊盘上的连线引起的遮光面积，提高芯片的发光强度。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本发明一种实施方式中LED芯片的结构示意图。
其中，100为第一外接子芯片；101为第一外接子芯片的P型焊盘；102为第一外接子芯片的N电极；200为第二外接子芯片；201为第二外接子芯片的P电极；202为第二外接子芯片的N型焊盘；300为第一串联子芯片组；310为串联子芯片，301为串联子芯片310的P电极；302为串联子芯片310的N电极；303为导电通孔，306和307为串联子芯片310中的两个芯粒。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
正如本发明背景技术部分指出的，现有技术中的LED芯片是通过将多颗LED芯片的焊盘进行打线制作而成，这种对多颗LED芯片的焊盘进行打线的方法存在工艺繁复的问题。为了解决这一问题，本发明发明人提供了一种LED芯片，包括多个LED子芯片，其中，LED芯片中，不同的LED子芯片的电极之间通过引线以串联和/或并联的形式直接连接。
单个LED芯片的电路结构往往包括一个P电极、位于P电极上的P型焊盘、一个N电极和位于N电极上的N型焊盘。P电极与芯片外延层中的P型层(比如P型GaN层)相连，N电极与芯片外延层中的N型层(比如N型GaN层)相连。P电极与N电极用以充当芯片内部电路的引线。而位于P电极上的P型焊盘和位于N电极上的N型焊盘则是用以充当外接引线的焊位点。通过后期将多颗LED芯片的P型焊盘和N型焊盘进行打线封装，便能够使多颗LED芯片导通，形成一个功率较大的LED芯片。此外，为了便于封装打线，焊盘往往具有较大的面积。
与上述的通过在多个已成型的子芯片的焊盘进行后期打线封装得到的大功率LED芯片不同，本发明所提供的上述LED芯片是通过直接将各LED子芯片的电极进行串联和/或并联连接而形成的。这种直接在LED子芯片内部进行电极连接得到的LED芯片，在后期封装过程中无需进行繁复的打线工序，能够大大简化封装工序，还能够提高LED芯片的可靠性。同时，各LED子芯片内部电极进行连线后，也能够去除原本位于LED子芯片上的焊盘，相应地，能够减少因焊盘和焊盘上的连线引起的遮光面积，提高芯片的发光强度。
在一种优选的实施方式中，上述LED子芯片的电极之间通过引线连接，相互连接的LED子芯片的电极之间具有引线凹槽，引线形成在引线凹槽中。在引线凹槽中形成引线，通过引线连接各LED子芯片的电极，能够提高LED芯片产品的可靠性。同时，也能够避免通过搭接引线的方式在LED子芯片上形成杂乱的引线团，从而减少因这些杂乱的引线团引起的遮光面积，进而提高芯片的发光强度。一种更优选的实施方式中，LED子芯片的电极和电极之间的引线为一体成型。在LED芯片的制备过程中，形成各LED子芯片的电极的同时形成电极之间的引线，能够简化制备工序，提高产品生产效率。
本发明所提供的上述LED芯片中，各LED子芯片的电极之间的连接关系可以根据所需要的总功率和子芯片的个数进行调整。在一种优选的实施方式中，如图1所示，上述多个LED子芯片包括第一外接子芯片100；第二外接子芯片200；以及串联子芯片组300，串联子芯片组包括n个串联子芯片310；其中，n≥1；当n＝1时，串联子芯片组300中的串联子芯片的P电极301与第一外接子芯片的N电极102相连，串联子芯片组300中的串联子芯片的N电极302与第二外接子芯片的P电极201相连；当n≥2时，串联子芯片组300中包括：第1串联子芯片，第1串联子芯片的P电极与第一外接子芯片的N电极102相连，第n串联子芯片，第n串联子芯片的N电极与第二外接子芯片的P电极201相连；串联子芯片组300的n个串联子芯片310中，沿第1串联子芯片至第n串联子芯片方向，后一串联子芯片的P电极与前一串联子芯片的N电极依次相连形成串联结构。
在上述LED芯片中设置第一外接子芯片和第二外接子芯片，能够通过外接子芯片将外部电源与LED芯片连接起来实现照明，也能够通过外接子芯片将不同的LED芯片连接起来形成更大功率的LED芯片。上述串联子芯片组中相邻的两个串联子芯片，前一个子芯片的N电极与后一个子芯片的P电极相连，依次连接，能够将各LED子芯片串联起来，形成串联式的LED芯片。
本发明上述LED芯片中，在两个外接子芯片之间只要含有一组串联子芯片组，就能够得到串联式的LED芯片。在一种优选的实施方式中，如图1所示，上述多个LED子芯片包括多组串联子芯片组300；每一组串联子芯片组300中，第1串联子芯片的P电极与第一外接子芯片的N电极相连，第n串联子芯片的N电极与第二外接子芯片的P电极相连。
上述“多组”的含义为至少两组。将多组串联子芯片组中每一组的“第1串联子芯片的P电极与第一外接子芯片的N电极相连，第n串联子芯片的N电极与第二外接子芯片的P电极相连”，能够将各组串联子芯片组并联起来，得到串、并联相结合的LED芯片。本领域技术人员有能力根据所需芯片的功率和各串联子芯片组中串联子芯片的数量调整串联子芯片组的数目。此外，一种优选的实施方式中，上述多组串联子芯片组300中串联子芯片310的数量n值相同或不同。进一步优选地，上述LED子芯片中，多组串联子芯片组300中串联子芯片310的数量n值都为1。这样的情况下，位于两个外接子芯片之间的各子芯片相互之间为并联连接。
此外，在实际的应用过程中，如图1所示，第一外接子芯片100可以包括多个相互并联的P电极外接子芯片，这些P电极外接子芯片的P电极相连并汇集在一个总的P电极上。而这些P电极外接子芯片的多个N电极，可以相互连接后再与一组串联子芯片中的第一串联子芯片的P电极相连，也可以分别与多组串联子芯片中的多个第1串联子芯片的P电极相连。同样地，第二外接子芯片200可以包括多个相互并联的N电极外接子芯片，这些N电极外接子芯片的N电极相连并汇集在一个总的N电极上。而这些N电极外接子芯片的多个P电极，可以相互连接后再与一组串联子芯片中的第一串联子芯片的N电极相连，也可以分别与多组串联子芯片中的多个第n串联子芯片的N电极相连。
本发明上述LED芯片中，只要包括一组或多组串联子芯片组，就能够实现LED子芯片之间的串、并联连接关系。在一种优选的实施方式中，每一个串联子芯片310包括两个芯粒306、307，306和307为两个并联的芯粒，每一个串联子芯片中的两个芯粒共享一个P电极或共享一个N电极。此处的“芯粒”是指芯片的最小单元，每一个芯粒包括一个P电极和一个N电极。每一个串联子芯片包括两个芯粒，并将两个芯粒共享一个P电极或共享一个N电极，相当于每一个串联子芯片中又包括两个相互并联的LED子芯片。两个芯粒共享一个P电极或共享一个N电极，能够进一步减少因两个芯粒的两个P电极之间或两个N电极之间的连线引起的遮光面积，从而进一步提高LED芯片的发光强度。当每一个串联子芯片包括两个芯粒，每一个串联子芯片中的两个芯粒共享一个P电极时或共享一个N电极，可以利用同一根连线将两个芯粒的两个N电极相连或两个P电极相连，同时将该连线与下一个串联子芯片的两个芯粒中共享的P电极相连，实现两个串联子芯片的串联连接。
本发明上述LED芯片中，第一外接子芯片的P电极和第二外接子芯片的N电极能够用于与外部电源或者是与其他LED芯片相连接。在一种优选的实施方式中，上述第一外接子芯片的P电极上具有P型焊盘，第二外接子芯片的N电极上具有N型焊盘。本发明LED芯片中，仅在第一外接子芯片的P电极上设立P型焊盘101，在第二外接子芯片的N电极上设立N型焊盘202，就能够便于将该LED芯片与外部电源连接，或者将多个LED芯片相互连接形成更大功率的LED芯片。同时，除第一外接子芯片的P电极上的P型焊盘和第二外接子芯片的N电极上的N型焊盘之外，鉴于各LED子芯片中的电极已形成串联和/或并联结构，无需在各LED子芯片的P电极和N电极上形成焊盘。从而能够简化后期封装工艺，并提高整个LED芯片的发光效率。在实际制作的过程中，优选地，上述P型焊盘101、N型焊盘202和LED子芯片的电极及电极之间的引线为一体成型。这样能够进一步简化制作工艺，提高生产效率。本领域技术人员有能力选择具体的一体成型的方法。
根据本发明上述的教导，本领域技术人员有能力选自各LED子芯片的排列方式。在一种优选的实施方式中，上述LED芯片的LED子芯片呈阵列式结构排列。将各LED子芯片按照阵列式结构排列，有利于简化各LED子芯片的电极之间的连线分布，简化布线工艺。同时，还有利于减小整个LED芯片的遮光面积，提高其发光强度。优选阵列式结构的形状为矩形、圆形、三角形或五角形。
本发明上述LED芯片中，单个LED子芯片的结构可以是本领域技术人员所熟悉的任意结构，只要将单个LED子芯片的电极进行串联和/或并联连接即可避免后期打线工序。在一种优选的实施方式中，上述LED子芯片为倒装结构。相较于正装结构的LED子芯片而言，采用倒装结构的LED子芯片形成的LED芯片从背面出光，能够提高芯片的外量子效率。
根据本发明上述的教导，本领域技术人员有能力选择由各倒装结构的LED子芯片形成的LED芯片的具体结构。比如，每一个LED子芯片包括外延层和形成在外延层上的沟槽，这些沟槽中形成有P电极和N电极。其中，外延层从上到下依次包括：衬底；N型GaN层，N型GaN层生长在衬底上；有源区量子阱层，有源区量子阱层包含若干对InGaN/GaN阱垒结构，生长在N型GaN层上；P型GaN层，P型GaN层生长在有源区量子阱层上；第一绝缘隔离层，生长在用于形成P电极和N电极的沟槽的侧壁上，与沟槽中的衬底、N型GaN层、有源区量子阱层及P型GaN层相接触；欧姆接触层，欧姆接触层生长在P型GaN层上；导电反射层，导电反射层生长在欧姆接触层上；保护层，保护层生长在导电反射层上；第二绝缘隔离层，第二绝缘隔离层生长在用于形成P电极和N电极的沟槽的侧壁上，与第一绝缘隔离层相接触；在用于形成P电极的沟槽中具有P型电极，该P型电极位于保护层和绝缘隔离层之上；N型电极，该N型电极铺设在N型GaN层和绝缘隔离层之上；第三绝缘隔离层，该钝化层铺设在整个芯粒表面，只露出两个外接子芯片的焊盘。根据实际需要，上述外延层中的各层也可以做相应的调整，本领域技术人员有能力选择，在此不再赘述。此外，如图1所示，在同一个LED子芯片中，往往需要在其N电极上穿孔(通常称通孔)，并在通孔内填充金属形成导电通孔303，以使同一个LED子芯片本身的P电极与自身外延层中的N型GaN层相连。具体的导电通孔303的个数可以任意设置，在此不再赘述。
另外，本发明还提供了一种LED芯片的制作方法，包括在衬底上形成多个LED子芯片的步骤，其中，在形成多个LED子芯片的步骤中，包括形成LED子芯片的电极的步骤，以及使不同的LED子芯片的电极通过引线以串联和/或并联的形式直接连接的步骤。
与通过在多个已成型的子芯片的焊盘进行后期打线封装得到的大功率LED芯片不同，本发明所提供的上述制作方法中，在同一衬底上形成多个LED子芯片的步骤中，形成LED子芯片的电极时，同时将不同的LED子芯片的电极连接成串联和/或并联的形式。实际是在形成多个LED子芯片的电极时，原位布线，实现原位串并连接。这就使后期封装过程中无需进行繁复的打线工序，能够大大简化封装工序，还能够提高LED芯片的可靠性。同时，各LED子芯片内部电极进行连线后，也能够去除原本位于LED子芯片电极上的焊盘，相应地，能够减少因焊盘和焊盘上的连线引起的遮光面积，提高芯片的发光强度。
本发明上述制作方法中，只要在形成和LED子芯片的电极的过程中进行布线，就能够简化后期的封装工序。本领域技术人员也有能力选择具体的形成各LED子芯片电极的工艺。在一种优选的实施方式中，形成多个LED子芯片的电极的步骤包括：形成各LED子芯片的电极沟槽，并根据所欲形成的各LED子芯片电极的串联和/或并联关系，同时在电极沟槽之间形成引线凹槽；然后，在电极沟槽中形成各LED子芯片的电极，同时在所述引线凹槽中形成所述引线。按照所欲形成的各电极的位置和各电极的连接关系同时形成电极沟槽和引线凹槽，能够在后期的电极形成过程中实现电极和引线的一次成型。这大大简化了布线工序。同时，这种原位布线的方式还能够提高最终产品的可靠性。具体的一次成型工艺采用本领域技术人员所惯用的方法即可。比如，在掩膜层上图形化，露出电极沟槽和引线凹槽的位置，然后利用蒸镀等方法同时在电极沟槽、引线凹槽中和其他掩膜上形成金属层，剥离掩膜后及形成了电极和引线。
在一种优选的实施方式中，形成各LED子芯片的电极和引线之后或同时，在第一外接子芯片的P电极上形成P型焊盘，以及在第二外接子芯片的N电极上形成N型焊盘。
在一种优选的实施方式中，在形成每一个串联子芯片的步骤中，在每一个欲形成串联子芯片的区域内，同时形成两个芯粒，并使两个芯粒共享一个P电极。上述方法形成的串联子芯片中，相当于每一个串联子芯片包括两个并联的LED子芯片。这就有利于在有限的面积上形成更多的LED子芯片，同时还能减小因电极之间的连线过多导致的遮光面积提高、发光效率下降的问题。
以下结合具体实施例对本发明作进一步详细描述，这些实施例不能理解为限制本发明所要求保护的范围。
实施例1
本实施例制作了一种LED芯片，具体制作工艺如下：
在2英寸的衬底上通过黄光、蒸镀、清洗制作出15个LED子芯片待制作区域，这些待制作区域从左到右分为3列，每列包括5个待制作区域；
按照正装工艺，在上述15个LED子芯片待制作区域上形成P电极和N电极的待制作区域，形成电极待制作衬底；
在上述电极待制作衬底上形成一层覆盖整个衬底的掩膜层，然后图形化该掩膜层，露出每一个P电极、N电极的待制作区域及各电极的连线位置。按照设计，上述15个LED子芯片待制作区域中，每一列的第1个LED子芯片共同组成第一外接子芯片，每一列的第5个LED子芯片共同组成第二外接子芯片，其他LED子芯片均为串联子芯片。具体的，第一列中的第2至4个LED子芯片组成第一串联子芯片组，第二列中的第2至4个LED子芯片组成第二串联子芯片组。
图形化后，以蒸镀的方式在衬底表面形成一整层电极金属层，然后剥离剩余的掩膜层，即形成了各电极、各电极之间的连线以及位于第一外接子芯片P电极上的P型焊盘、和位于第二外接子芯片N电极上的N型焊盘，形成待封装大功率LED芯片。
进一步形成大功率LED芯片。
实施例2
本实施例制作了一种LED芯片，具体制作工艺如下：
在2英寸的衬底上通过黄光、蒸镀、清洗制作出15个LED子芯片待制作区域，这些待制作区域从左到右分为3列，每列包括5个待制作区域；
按照倒装工艺，在上述15个LED子芯片待制作区域上形成P电极和N电极的待制作区域，形成电极待制作衬底；
在上述电极待制作衬底上形成一层覆盖整个衬底的掩膜层，然后图形化该掩膜层，露出每一个P电极、N电极的待制作区域及各电极的连线位置。按照设计，上述15个LED子芯片待制作区域中，每一列的第1个LED子芯片共同组成第一外接子芯片，每一列的第5个LED子芯片共同组成第二外接子芯片，其他LED子芯片均为串联子芯片。具体的，第一列中的第2至4个LED子芯片组成第一串联子芯片组，第二列中的第2至4个LED子芯片组成第二串联子芯片组。
图形化后，以蒸镀的方式在衬底表面形成一整层电极金属层，然后剥离剩余的掩膜层，即形成了各电极和各电极之间的连线以及位于第一外接子芯片P电极上的P型焊盘、和位于第二外接子芯片N电极上的N型焊盘，形成待封装大功率LED芯片。
进一步形成大功率LED芯片。
实施例3
本实施例制作了一种LED芯片，具体制作工艺如下：
在2英寸的衬底上通过黄光、蒸镀、清洗制作出15个LED子芯片待制作区域，这些待制作区域从左到右分为3列，每列包括5个待制作区域；
按照倒装工艺，在上述15个LED子芯片待制作区域上形成P电极和N电极的待制作区域。此过程中，在15个待制作区域中的每一个区域中形成两个预备芯粒，具体的，在每一个区域的两端形成2个N电极沟槽，在2个N电极沟槽中形成1个P型沟槽，进而形成电极待制作衬底；
在上述电极待制作衬底上形成一层覆盖整个衬底的掩膜层，然后图形化该掩膜层，露出每一个P电极、N电极的待制作区域及各电极的连线位置。按照设计，上述15个LED子芯片待制作区域中，每一列的第1个LED子芯片共同组成第一外接子芯片，每一列的第5个LED子芯片共同组成第二外接子芯片，其他LED子芯片均为串联子芯片。具体的，第一列中的第2至4个LED子芯片组成第一串联子芯片组，第二列中的第2至4个LED子芯片组成第二串联子芯片组。
图形化后，以蒸镀的方式在衬底表面形成一整层电极金属层，然后剥离剩余的掩膜层，即形成了各电极和各电极之间的连线以及位于第一外接子芯片P电极上的P型焊盘、和位于第二外接子芯片N电极上的N型焊盘，形成待封装大功率LED芯片。
进一步形成大功率LED芯片。
对比例1
本实施例制作了一种LED芯片，具体制作工艺如下：
在2英寸的衬底上通过黄光、蒸镀、清洗制作出15个LED子芯片待制作区域，这些待制作区域从左到右分为3列，每列包括5个待制作区域；
按照正装工艺，在上述15个LED子芯片待制作区域上形成相互独立的15个LED子芯片，并在每一个子芯片的P电极和N电极上分别形成P型焊盘和N型焊盘。
按照设计，上述15个LED子芯片待制作区域中，上述15个LED子芯片待制作区域中，每一列的第1个LED子芯片共同组成第一外接子芯片，每一列的第5个LED子芯片共同组成第二外接子芯片，其他LED子芯片均为串联子芯片。具体的，第一列中的第2至4个LED子芯片组成第一串联子芯片组，第二列中的第2至4个LED子芯片组成第二串联子芯片组，第二列中的第2至4个LED子芯片组成第二串联子芯片组。
对上述15个独立的LED子芯片进行打线封装，每一组串联子芯片组中，靠近第一外接子芯片的串联子芯片的P型焊盘与第一外接子芯片的N型焊盘相连，靠近第二外接子芯片的串联子芯片的N型焊盘与第二外接子芯片的P型焊盘相连；在相邻的两个串联子芯片中，靠近第一外接子芯片的串联子芯片的N型焊盘与靠近第二外接子芯片的串联子芯片的P型焊盘相连，进一步形成大功率LED芯片。
对上述实施例1至3和对比例1中制作得到的大功率LED芯片进行性能表征。
表征方法：
1)注入总电功率：采用惠特FWP6000点测机对上述实施例1至3和对比例1中制作得到的大功率LED芯片的功率进行表征；其中，点测机在测量上述不同LED芯片时注入的电流恒定，为350mA；
2)发光强度：采用惠特FWP6000点测机对上述实施例1至3和对比例1中制作得到的大功率LED芯片的发光强度进行表征；
3)良品率：采用惠特FWP6000点测机对上述实施例1至3和对比例1中制作得到的大功率LED芯片的良品率进行表征；表征结果如表1所示：
表1
从以上的数据中，可以看出，本发明上述的实施例实现了如下技术效果：应用本发明实施例1至3中的制作工艺形成的LED芯片，其在相同的注入电流下，功率更小，但发光效率反而更高，表明芯片在能耗较低的情况下具有较高的发光效率。此外，应用本发明实施例1至3中的制作工艺形成的LED芯片还具有较高的良品率，表明本发明所提供的芯片制备方法具有更高的可靠性。
特别地，将原位电极连线工艺和倒装工艺相结合，形成的LED芯片具有更低的能耗和更高的发光效率。
更为特别地，在一个LED子芯片中设置两个芯粒，且使两个芯粒共享一个P电极，得到的LED芯片具有更高的发光效率和良品率。
此外，应用本发明的制作方法得到的LED芯片，其芯片电压、漏电、抗静电能力(ESD性能)、反向电压、开启电压等各方面参数均表现优良。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种LED芯片，包括多个LED子芯片，其特征在于，所述LED芯片中，不同的所述LED子芯片的电极之间以串联和/或并联的形式连接；
所述LED子芯片的电极之间通过引线连接，所述LED子芯片的外延层上设有用于形成电极的电极沟槽，相互连接的所述LED子芯片的所述电极沟槽之间形成引线凹槽，所述引线形成在所述引线凹槽中，所述LED子芯片的电极和电极之间的引线为一体成型；
所述多个LED子芯片包括：
第一外接子芯片(100)；
第二外接子芯片(200)；以及
串联子芯片组(300)，所述串联子芯片组(300)包括n个串联子芯片(310)，其中n≥1；
当n＝1时，所述串联子芯片组(300)中的串联子芯片的P电极(301)与所述第一外接子芯片的N电极(102)相连，所述串联子芯片组(300)中的串联子芯片的N电极(302)与所述第二外接子芯片的P电极(201)相连；
当n≥2时，所述串联子芯片组(300)中包括：
第1串联子芯片，所述第1串联子芯片的P电极与所述第一外接子芯片的N电极(102)相连，
第n串联子芯片，所述第n串联子芯片的N电极与所述第二外接子芯片的P电极(201)相连；
所述串联子芯片组(300)的n个串联子芯片(310)中，沿第1串联子芯片至第n串联子芯片方向，后一串联子芯片的P电极与前一串联子芯片的N电极依次相连形成串联结构；
每一个所述串联子芯片(310)包括两个芯粒，每一个所述串联子芯片(310)中的两个芯粒共享一个P电极或共享一个N电极。
2.根据权利要求1所述的LED芯片，其特征在于，所述多个LED子芯片包括多组所述串联子芯片组(300)；每一组所述串联子芯片组(300)中，所述第1串联子芯片的P电极与所述第一外接子芯片的N电极相连，所述第n串联子芯片的N电极与所述第二外接子芯片的P电极相连。
3.根据权利要求2所述的LED芯片，其特征在于，所述多个LED子芯片中，多组所述串联子芯片组(300)中串联子芯片(310)的数量n值相同或不同。
4.根据权利要求2所述的LED芯片，其特征在于，所述多个LED子芯片中，多组所述串联子芯片组(300)中串联子芯片(310)的数量n值都为1。
5.根据权利要求2至4中任一项所述的LED芯片，其特征在于，所述第一外接子芯片的P电极上具有P型焊盘(101)，所述第二外接子芯片的N电极上具有N型焊盘(202)。
6.根据权利要求5所述的LED芯片，其特征在于，所述LED芯片的多个所述LED子芯片呈阵列式结构排列。
7.根据权利要求1所述的LED芯片，其特征在于，所述LED子芯片为倒装结构。
8.一种权利要求1至7中任一项所述的LED芯片的制作方法，包括在衬底上形成多个LED子芯片的步骤，其特征在于，在形成多个所述LED子芯片的步骤中，包括形成所述LED子芯片的电极的步骤，以及使不同的所述LED子芯片的电极以串联和/或并联的形式连接的步骤。
9.根据权利要求8所述的制作方法，其特征在于，形成多个所述LED子芯片的电极的步骤包括：
形成各所述LED子芯片的电极沟槽，并根据所欲形成的各所述LED子芯片电极的串联和/或并联关系，同时在所述电极沟槽之间形成引线凹槽；
在所述电极沟槽中形成各所述LED子芯片的电极，同时在所述引线凹槽中形成所述引线。
10.根据权利要求9所述的制作方法，其特征在于，形成各所述LED子芯片的电极和所述引线之后，在所述第一外接子芯片的P电极上形成P型焊盘，以及在所述第二外接子芯片的N电极上形成N型焊盘。
11.根据权利要求5所述的制作方法，其特征在于，所述P型焊盘(101)、所述N型焊盘(202)和所述LED子芯片的电极及电极之间的引线为一体成型。
12.根据权利要求6所述的制作方法，其特征在于，所述阵列式结构的形状为矩形、圆形、三角形或五角形。
13.根据权利要求10所述的制作方法，其特征在于，形成各所述LED子芯片的电极和所述引线的同时，在所述第一外接子芯片的P电极上形成P型焊盘，以及在所述第二外接子芯片的N电极上形成N型焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410266865.2A CN104022192B (zh) | 2014-06-16 | 2014-06-16 | Led 芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410266865.2A CN104022192B (zh) | 2014-06-16 | 2014-06-16 | Led 芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022192A CN104022192A (zh) | 2014-09-03 |
| CN104022192B true CN104022192B (zh) | 2017-10-17 |
Family
ID=51438853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410266865.2A Active CN104022192B (zh) | 2014-06-16 | 2014-06-16 | Led 芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022192B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468318A (zh) * | 2010-11-04 | 2012-05-23 | 上海蓝光科技有限公司 | 一种高压直流发光二极管芯片结构及其制造方法 |
| CN102881799A (zh) * | 2011-07-11 | 2013-01-16 | 郭文平 | 一种高压led芯片及制作方法 |
| CN103219352A (zh) * | 2013-03-28 | 2013-07-24 | 湘能华磊光电股份有限公司 | 阵列式结构的led组合芯片及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6957899B2 (en) * | 2002-10-24 | 2005-10-25 | Hongxing Jiang | Light emitting diodes for high AC voltage operation and general lighting |
| CN102768930B (zh) * | 2010-12-29 | 2015-03-11 | 清华大学 | 场发射电子器件 |
-
2014
- 2014-06-16 CN CN201410266865.2A patent/CN104022192B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468318A (zh) * | 2010-11-04 | 2012-05-23 | 上海蓝光科技有限公司 | 一种高压直流发光二极管芯片结构及其制造方法 |
| CN102881799A (zh) * | 2011-07-11 | 2013-01-16 | 郭文平 | 一种高压led芯片及制作方法 |
| CN103219352A (zh) * | 2013-03-28 | 2013-07-24 | 湘能华磊光电股份有限公司 | 阵列式结构的led组合芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022192A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7001728B2 (ja) | 光電素子 | |
| CN103247734B (zh) | 半导体发光器件 | |
| JP5755885B2 (ja) | 複数の電極パッドを有する発光ダイオード | |
| US9281459B2 (en) | Light-emitting device | |
| JP2011181921A5 (ja) | 半導体発光装置及びその製造方法 | |
| TW201703279A (zh) | 高壓發光二極體及其製造方法 | |
| CN107223285A (zh) | 发光元件以及发光二极管 | |
| CN102368516A (zh) | 高压led器件及其制造方法 | |
| CN103311420B (zh) | 具有多单元阵列的半导体发光器件 | |
| CN107681026B (zh) | 一种发光二极管及其制备方法 | |
| CN104022192B (zh) | Led 芯片及其制作方法 | |
| CN202957291U (zh) | 大功率cob封装led结构 | |
| CN104752414A (zh) | 发光部件和发光装置以及其制造方法 | |
| CN105322068B (zh) | 发光二极管芯片及其制作方法 | |
| TWI479652B (zh) | 薄膜發光二極體裝置 | |
| CN212434644U (zh) | Led芯片和高压led芯片 | |
| CN202712178U (zh) | 由倒装发光单元阵列组成的立体发光器件 | |
| CN202049955U (zh) | 使用定电压电源供应器且用于增加电流量的多晶封装结构 | |
| KR100642785B1 (ko) | 발광 칩 | |
| CN202917531U (zh) | 高效高压led芯片 | |
| CN102544048A (zh) | 一种大功率GaN基发光二极管及其制作方法 | |
| CN104009135A (zh) | 新型阵列led高压芯片及其制备方法 | |
| TW201401484A (zh) | 發光元件晶片組及其電路與銲線連結方法 | |
| KR102100286B1 (ko) | 발광다이오드 구조 | |
| CN207458944U (zh) | 超大功率led芯片以及超大功率led器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |