CN103997343A - 基于sigma-delta结构的快速高精度模数转换器 - Google Patents

基于sigma-delta结构的快速高精度模数转换器 Download PDF

Info

Publication number
CN103997343A
CN103997343A CN201410242752.9A CN201410242752A CN103997343A CN 103997343 A CN103997343 A CN 103997343A CN 201410242752 A CN201410242752 A CN 201410242752A CN 103997343 A CN103997343 A CN 103997343A
Authority
CN
China
Prior art keywords
analog
sub
output
switch
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410242752.9A
Other languages
English (en)
Other versions
CN103997343B (zh
Inventor
高静
杨柳
姚素英
史再峰
徐江涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201410242752.9A priority Critical patent/CN103997343B/zh
Publication of CN103997343A publication Critical patent/CN103997343A/zh
Application granted granted Critical
Publication of CN103997343B publication Critical patent/CN103997343B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及数模混合集成电路设计领域,为相比于传统模数转换器,在保持对模拟电路精度和匹配度较低要求的前提下,大幅缩短模数转换所需要的时间,实现在高速情况的模数转换。为此,本发明采取的技术方案是,基于sigma-delta结构的快速高精度模数转换器,由N级子模数转换器组成,每个子模数转换器有两种状态:用于对输入信号进行采样的转换状态和进行输出的保持状态;电压输出到第二级子模数转换器;第二级子模数转换器处于转换状态,采样完毕后进入保持状态,电压输出到第三级子模数转换器;依次类推,直到第N个子模数转换器;累加结果就是整个模数转换器的输出。本发明主要应用于数模混合集成电路设计。

Description

基于sigma-delta结构的快速高精度模数转换器
技术领域
本发明涉及数模混合集成电路设计领域,特别涉及模拟数字转换器的设计及电路实现。具体讲,涉及基于sigma-delta结构的快速高精度模数转换器。
技术背景
sigma-delta模数转换器对于电路匹配度和模拟电路的指标要求较低,但是它的速度较低,不能用于高速模数转换领域。因为对于1阶sigma-delta模数转换器,若需要10位转换精度,至少需要电路工作210即1024个周期,如果采用高阶结构,所需转换时间则会减少,但是无论是一阶还是高阶结构,在转换越高精度的数据时,所需要的转换时间将增加。
在需要高速模拟数字转换器的场合,通常采用流水线型模数转换器、算法型模数转换器和快闪型模数转换器。快闪型模数转换器需要的硬件多,获得n位分辨率需要2n个比较器,在较高位数时需要的面积和功耗很大。循环型模数转换器和流水线型模数转换器是速度较快的模数转换器,但它们的精度因为依靠集成电路中器件匹配度而受到了限制,同时也对模拟电路的指标提出了更高的要求。
因此,使用sigma-delta模数转换器可以降低对模拟电路精度和匹配度的要求,然而其转换速度慢的特点限制了其在高速情况下的应用。本发明通过将Sigma-Delta模数转换器的基本原理应用在高速情况下,以在高速模数转换时获得其优势。
发明内容
为克服现有技术的不足,相比于传统的sigma-delta模数转换器,在保持对模拟电路精度和匹配度较低要求的前提下,大幅缩短模数转换所需要的时间,使其可以应用在高速情况的模数转换。为此,本发明采取的技术方案是,基于sigma-delta结构的快速高精度模数转换器,由N级子模数转换器组成,每个子模数转换器有两种状态:用于对输入信号进行采样的转换状态和进行输出的保持状态;输入信号输入第一级子模数转换器中,此时第一级子模数转换器处于转换状态,采样完毕后进入保持状态,电压输出到第二级子模数转换器;第二级子模数转换器处于转换状态,采样完毕后进入保持状态,电压输出到第三级子模数转换器;依次类推,直到第N个子模数转换器;N级子模数转换器的数字输出均输入累加器进行按位累加,第一级子模数转换器的输出作为最高位,第二级子模数转换器的输出作为次高位,依次类推,累加结果就是整个模数转换器的输出。
子模数转换器结构为:输入信号依次经联动开关S1中第一个开关、采样电容、联动开关S2中第一个开关进入放大器反相输入端;放大器输出经并联的反馈电容、开关S3反馈回反相输入端;放大器输出端依次经1位模数转换器、计数器进行输出;1位模数转换器输出还通过1位数模转换器、联动开关S2中第二个开关连接到采样电容输入端;采样电容输出端经联动开关S1中第二个开关连接至中心电压Vcm;放大器同相输入端连接至中心电压Vcm
子模数转换器结构内部连接关系进一步具体为:首先联动开关S1导通,联动开关S2断开,开关S3导通,此时采样电容C1上积累电荷,同时积分电容C2上积累的电压清零,然后,联动开关S1断开,联动开关S2导通,开关S3断开,采样电容C1上的电荷转移到积分电容C2上,完成一次积分过程;然后保持开关S3断开,轮流导通联动开关S1和联动开关S2,对输入信号进行积分;
在保持状态下,子模数转换器的工作状态类似于采样保持电路:联动开关S1、联动开关S2、开关S3均保持断开。运放输出电压保持不变,从Vout输出,为下一级子模数转换器提供输入电压。
与已有技术相比,本发明的技术特点与效果:
使用本发明的电路结构,在对模拟电路精度和匹配度的要求较低的情况下,可以实现快速的模数转换。
本发明针对sigma-delta型模数转换器在高精度下转换时间较长的问题,采用分布转换的方式,将所需精度分为三部分,分别用类似一阶sigma-delta模数转换器的子模数转换器完成。若采用传统的一阶sigma-delta模数转换器,实现12位精度,至少需4096个时钟周期。若采用本发明的结构,在使用三级结构的情况下,每一级得到4位精度,每32个时钟周期就可以转换一个数据。
附图说明
图1模数转换器结构图。
图2子模数转换器电路图。
图3控制开关时序图。
具体实施方式
本发明提出使用级联结构进行模数转换,每一级子模数转换器是一个低位数的一阶sigma-delta调制器,多级子模数转换器进行级联,每一级分别交替工作在转换阶段和保持阶段。
以下以三个子模数转换器的级联进行说明。实际实施中,可以使用不同级数的子模数转换器。输入信号输入第一级子模数转换器中,第一级子模数转换器的电压输出输入第二级子模数转换器,第二级子模数转换器的输出输入第三级子模数转换器。三级子模数转换器的数字输出均输入累加器进行按位累加,第一级子模数转换器的输出作为高位,第二级子模数转换器的输出作为中间位,第三级子模数转换器的输出作为低位,累加结果就是整个模数转换器的输出。电路结构如图1所示。
每级子模数转换器的结构相同,电路结构如图2所示。子模数转换器由以下几部分组成:运算放大器、采样电容C1、积分电容C2、联动开关S1S2、开关S3、1位ADC、1位DAC和计数器。S1控制输入Vin到采样电容C1的连接以及采样电容C1到中心电平Vcm的连接,S2控制1位DAC输出到采样电容C1的连接以及采样电容C1到积分电容C2和运放负输入端的连接,S3控制积分电容C2两端的连接,运放的输入负端和输出分别接积分电容C2两端的连接,运放输入正端接中心电平Vcm,运放输出连接到1位ADC的输入同时作为子模数转换器的电压输出Vout,1位ADC的输出连接到计数器的输出和1位DAC的输入,计数器的输出为子模数转换器的数字输出Dout
每一级的子模数转换器都有两种工作状态:转换状态和保持状态。转换状态和保持状态的时序图如图3所示。
在转换状态下,子模数转换器的工作状态类似于sigma-delta模数转换器:首先联动开关S1导通,联动开关S2断开,开关S3导通。此时采样电容C1上积累电荷,同时积分电容C2上积累的电压清零。然后,联动开关S1断开,联动开关S2导通,开关S3断开,采样电容C1上的电荷转移到积分电容C2上,完成一次积分过程。然后保持开关S3断开,轮流导通联动开关S1和联动开关S2,对输入信号进行积分。
在保持状态下,子模数转换器的工作状态类似于采样保持电路:联动开关S1、联动开关S2、开关S3均保持断开。运放输出电压保持不变,从Vout输出,为下一级子模数转换器提供输入电压。
电路整体工作过程如下:首先,是第一种工作状态,第一个子模数转换器进入转换状态,从输入电压进行采样,并得到4位转换结果,此时第二个和第三个模数转换器分别处于保持状态和转换状态,第二个子模数转换器的电压输出Vout给第三个子模数转换器提供输入电压。然后,是第二类种工作状态,第一个子模数转换器进入保持状态,它的输出提供给第二个子模数转换器,第二个子模数转换器进入转换状态,得到下4位转换结果。此时第三个子模数转换器处于保持状态。之后回到第一种状态,第二个子模数转换器的输出电压提供给第三个子模数转换器进行转换,得到后4位转换结果。经过三个工作状态,将这三个转换结果按位合并,可以得到最终的12位转换结果。这样,每经过一次这两类工作状态,就可以得到一次输入的转换结果。
下面以单端和三级电路为例说明本发明的具体实施方案,在实际实施中,电路也可以是差动形式或采用更高的级联数。
输入信号的范围为0-5V,中心电压Vcm=2.5V,使用C1和C2的电容分别为0.5pf和1pf。首先,输入信号输入第一级子模数转换器,第一级模数转换器进入转换阶段。联动开关S1闭合,S2打开,采样电容上积累(Vin-Vcm)*C1的电荷。同时开关S3闭合,积分电容上积累的电荷清零,输出点电压等于中心电压Vout=2.5V。然后联动开关S1和S3打开,联动开关S2闭合,采样电容上积累的电荷(Vin-Vcm)*C1转移到了积分电容上,当输入电压为3.5V时,输出点Vout的电压改变了(Vin-Vcm)*C1/C2=0.5V。电路完成一次积分过程,同时1位ADC将输出点电压与中心电平比较,输出高电平1。当1位ADC输出分为1和0时,1位DAC输出分别为5V和0V,这是加到采样电容上的负反馈。之后重复以上过程,不同的是,开关S3保持打开状态,不再对积分电容清零。这个过程进行24=16个周期,1位ADC的输出经过计数器得到4位量化数字输出。
之后,第一个子模数转换器进入保持状态,它的输出提供给第二个子模数转换器,第二个子模数转换器进入转换状态,得到4位转换结果。最后,第二个子模数转换器处于保持状态,它的输出提供给第三个子模数转换器得到4位转换结果。与此同时,新的数据已经输入第一个子模数转换器进行转换。这样,每经过32个周期,就可以得到一个12位的模数转换结果。

Claims (3)

1.一种基于sigma-delta结构的快速高精度模数转换器,其特征是,由N级子模数转换器组成,每个子模数转换器有两种状态:用于对输入信号进行采样的转换状态和进行输出的保持状态;输入信号输入第一级子模数转换器中,此时第一级子模数转换器处于转换状态,采样完毕后进入保持状态,电压输出到第二级子模数转换器;第二级子模数转换器处于转换状态,采样完毕后进入保持状态,电压输出到第三级子模数转换器;依次类推,直到第N个子模数转换器;N级子模数转换器的数字输出均输入累加器进行按位累加,第一级子模数转换器的输出作为最高位,第二级子模数转换器的输出作为次高位,依次类推,累加结果就是整个模数转换器的输出。
2.如权利要求1所述的基于sigma-delta结构的快速高精度模数转换器,其特征是,子模数转换器结构为:输入信号依次经联动开关S1中第一个开关、采样电容、联动开关S2中第一个开关进入放大器反相输入端;放大器输出经并联的反馈电容、开关S3反馈回反相输入端;放大器输出端依次经1位模数转换器、计数器进行输出;1位模数转换器输出还通过1位数模转换器、联动开关S2中第二个开关连接到采样电容输入端;采样电容输出端经联动开关S1中第二个开关连接至中心电压Vcm;放大器同相输入端连接至中心电压Vcm
3.如权利要求1所述的基于sigma-delta结构的快速高精度模数转换器,其特征是,子模数转换器结构内部连接关系进一步具体为:首先联动开关S1导通,联动开关S2断开,开关S3导通,此时采样电容C1上积累电荷,同时积分电容C2上积累的电压清零,然后,联动开关S1断开,联动开关S2导通,开关S3断开,采样电容C1上的电荷转移到积分电容C2上,完成一次积分过程;然后保持开关S3断开,轮流导通联动开关S1和联动开关S2,对输入信号进行积分;
在保持状态下,子模数转换器的工作状态类似于采样保持电路:联动开关S1、联动开关S2、开关S3均保持断开。运放输出电压保持不变,从Vout输出,为下一级子模数转换器提供输入电压。
CN201410242752.9A 2014-05-30 2014-05-30 基于sigma‑delta结构的快速高精度模数转换器 Expired - Fee Related CN103997343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410242752.9A CN103997343B (zh) 2014-05-30 2014-05-30 基于sigma‑delta结构的快速高精度模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410242752.9A CN103997343B (zh) 2014-05-30 2014-05-30 基于sigma‑delta结构的快速高精度模数转换器

Publications (2)

Publication Number Publication Date
CN103997343A true CN103997343A (zh) 2014-08-20
CN103997343B CN103997343B (zh) 2017-02-15

Family

ID=51311366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410242752.9A Expired - Fee Related CN103997343B (zh) 2014-05-30 2014-05-30 基于sigma‑delta结构的快速高精度模数转换器

Country Status (1)

Country Link
CN (1) CN103997343B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
姚素英等: "一种用于CMOS图像传感器的10位高速列级ADC", 《天津大学学报》 *
浦寿杰等: "三阶1-1-1级联∑-△调制器的设计及仿真", 《微电子学》 *
高静等: "高速列并行10位模数转换电路的设计", 《天津大学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器
CN111245438B (zh) * 2020-02-14 2022-05-20 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN103997343B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US9912341B2 (en) Data conversion with redundant split-capacitor arrangement
US20050219097A1 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
CN102111156B (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN101977058A (zh) 带数字校正的逐次逼近模数转换器及其处理方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN107769784B (zh) 一种过采样式Pipeline SAR-ADC系统
CN111711453B (zh) 逐次逼近型模数转换器
US10965304B2 (en) N-bit hybrid structure analog-to-digital converter and integrated circuit chip including the same
CN104967451A (zh) 逐次逼近型模数转换器
CN103986469A (zh) 采用两步处理及硬件复用的sigma-delta模数转换器
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
US20140002291A1 (en) Analog to digital conversion architecture and method with input and reference voltage scaling
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
CN105811984B (zh) 输入采样与转换电路
CN104092466A (zh) 一种流水线逐次逼近模数转换器
CN106301376B (zh) 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器
CN110995268B (zh) 多阶逐次逼近型n bit模数转换器
CN204376879U (zh) 具有混合型dac电容阵列结构的sar adc
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN1885723A (zh) 信号幅度区间划分的电荷重分配逐次逼近a/d转换器
CN109462402B (zh) 混合型流水线adc结构
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
CN109450449B (zh) 参考电压控制电路和模数转换器
CN105375926B (zh) 伪差分电容型逐次逼近模数转换器
CN103997343A (zh) 基于sigma-delta结构的快速高精度模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20210530

CF01 Termination of patent right due to non-payment of annual fee