CN103996652B - 后道工序(beol)互连方案 - Google Patents

后道工序(beol)互连方案 Download PDF

Info

Publication number
CN103996652B
CN103996652B CN201310190400.9A CN201310190400A CN103996652B CN 103996652 B CN103996652 B CN 103996652B CN 201310190400 A CN201310190400 A CN 201310190400A CN 103996652 B CN103996652 B CN 103996652B
Authority
CN
China
Prior art keywords
self
layer
metal
assembled monolayer
sam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310190400.9A
Other languages
English (en)
Other versions
CN103996652A (zh
Inventor
郭启良
郭子骏
李香寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103996652A publication Critical patent/CN103996652A/zh
Application granted granted Critical
Publication of CN103996652B publication Critical patent/CN103996652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成后道工序金属互连层的方法。通过在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域来实施该方法。在金属互连层区域内的半导体衬底上形成具有多个金属结构的金属互连层。然后，在多个金属结构之间的区域中的半导体衬底的表面上形成层间介电层。本发明还公开了后道工序互连方案。

Description

后道工序(BEOL)互连方案
技术领域
本发明涉及半导体技术领域，更具体地，涉及后道工序互连方案。
背景技术
现代集成芯片包含成百万个半导体器件。通过形成在集成芯片上的器件上方的后道工序(back-end-of-the line)金属互连层来电互连半导体器件。典型的集成芯片包括多个后道工序金属互连层，该多个后道工序金属互连层包括与金属接触件(即通孔)垂直连接在一起的不同尺寸的金属线。
通常使用双镶嵌工艺来形成后道工序金属互连层。在双镶嵌工艺中，在半导体衬底的表面上沉积介电材料(例如，低k电介质、极低k电介质)。然后选择性地蚀刻介电材料以在用于通孔层和邻接的金属层的介电材料中形成空腔。在典型的先通孔双镶嵌工艺中，首先在介电材料中蚀刻通孔，然后在通孔的顶部形成金属线沟槽。在形成通孔和沟槽之后，在空腔内沉积扩散阻挡层和晶种层。然后使用电化学镀层工艺用金属(例如铜)同时填充通孔和金属沟槽。最后，使用化学机械抛光工艺平坦化衬底的表面以去除任何多余的金属。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种形成金属后道工序互连层的方法，包括：
在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域；
在所述金属互连层区域内的半导体衬底上选择性地沉积包括多个金属结构的金属互连层；以及
在所述多个金属结构之间的区域中的半导体衬底上沉积层间介电层。
在可选实施例中，沉积所述一个或多个自组装单层包括：在下面的层间介电层上选择性地沉积第一自组装单层(SAM)；在下面的金属互连层上选择性地沉积第二自组装单层(SAM)；将所述半导体衬底选择性地暴露于紫外辐射图案，其中所述紫外辐射图案降解所述第一SAM的一部分或所述第二SAM的一部分；以及，去除所述第一SAM或所述第二SAM的被降解部分以形成金属互连层区域。
在可选实施例中，所述第一SAM包括：头基，包含三氯化硅(SiCl3)或三甲氧基甲硅烷(Si(OCH3)3)；烷基链；以及，端基，包含甲基。
在可选实施例中，所述第二SAM包括：头基，包含巯基或硫醇；烷基链；以及，端基，包含甲基。
在可选实施例中，所述金属互连层包括通过化学镀工艺沉积的铜金属或合金。
在可选实施例中，所述方法进一步包括：在所述金属互连层区域中沉积钯层。
在可选实施例中，所述方法进一步包括：在所述化学镀工艺期间在铜金属中加入合金掺杂物，其中所述合金掺杂物被配置成与层间介电材料反应以在所述金属互连层和所述层间介电材料之间形成自成形阻挡层。
在可选实施例中，所述合金掺杂物包括镁(Mg)、铝(Al)、铬(Cr)、锰(Mn)、钛(Ti)、锆(Zr)、银(Ag)、铌(Nb)、硼(B)、铟(In)、锡(Sn)和钼(Mo)中的一种或多种。
在可选实施例中，所述方法进一步包括：在形成所述层间介电材料之后对所述半导体衬底进行退火，对所述半导体衬底进行退火形成所述自成形阻挡层。
在可选实施例中，所述第一SAM和所述第二SAM沉积为具有基本相同的厚度。
根据本发明的另一方面，还提供了一种形成后道工序(BEOL)金属互连层的方法，包括：
在位于衬底上的下面的第一层间介电层上选择性地沉积第一自组装单层膜(SAM)；
在位于所述衬底上的下面的金属互连层上选择性地沉积第二自组装单层膜(SAM)；
将所述第一SAM或所述第二SAM选择性地暴露于辐射，其中所述辐射使所述第一SAM或所述第二SAM的一部分被降解；
去除所述第一SAM或所述第二SAM的被降解部分；
化学镀金属和合金掺杂物以在所述第一SAM或所述第二SAM的被去除区域形成包括一个或多个金属结构的第一金属互连层；
在所述多个金属结构之间的区域中的衬底上选择性地形成第二层间介电层；以及
在形成所述第二层间介电层之后对所述衬底进行退火，对所述衬底进行退火在所述多个金属结构和所述第二层间介电层之间形成自成形阻挡层。
在可选实施例中，所述方法进一步包括：在去除所述第一SAM或所述第二SAM的被降解部分之后选择性地沉积钯层。
在可选实施例中，所述方法进一步包括：通过重复选择性沉积所述第一SAM和所述第二SAM、选择性暴露所述第一SAM或所述第二SAM、去除所述第一SAM或所述第二SAM的被降解部分以及所述化学镀工艺，在所述BEOL金属互连层上方形成另外的BEOL金属互连层。
在可选实施例中，所述方法进一步包括：在所述另外的BEOL金属互连层的多个金属结构之间的区域中的衬底上选择性沉积第二层间介电层。
根据本发明的又一方面，还提供了一种集成芯片，包括：
第一金属互连层，设置在第一层间介电层内；
第一自组装单层(SAM)，设置在所述第一层间介电层上方并且具有一个或多个开口；
第二层间介电层，设置在所述第一SAM上；以及
第二金属互连层，设置在所述第二层间介电层中并且位于所述第一SAM的一个或多个开口中。
在可选实施例中，所述集成芯片进一步包括：第二自组装单层(SAM)，选择性地位于部分所述第一金属互连层或所述第二金属互连层上方。
在可选实施例中，所述第一SAM和所述第二SAM包括：亲水的头基；烷基链；以及，疏水的端基。
在可选实施例中，所述第一SAM和所述第二SAM具有基本相同的厚度。
在可选实施例中，所述集成芯片进一步包括：钯层，垂直设置在所述第一层间介电层和所述第二金属互连层之间并且横向设置在所述第一SAM的一个或多个开口之一内。
在可选实施例中，所述集成芯片进一步包括：自成形阻挡层，包括金属氧化物或者金属硅酸盐氧化物，所述自成形阻挡层设置在所述第一金属互连层和所述第一层间介电层之间。
附图说明
图1示出使用自组装单层形成的后道工序堆叠件的一些实施例的截面图；
图2是用于形成后道工序金属互连层的方法的一些实施例的流程图；
图3是用于形成后道工序金属互连层的方法的一些实施例的流程图；
图4-图16是对其实施形成后道工序金属互连层的方法的示例半导体衬底的一些实施例的截面图。
具体实施方式
参考附图作出本文的描述，其中相似的参考编号通常用于指代相似的元件，并且各种结构不必按比例绘制。在以下的描述中，为了说明的目的，给出许多具体细节以便于理解。应该理解，附图的细节不旨在用于限制本发明，而是非限制性实施例。然而，例如可以用这些具体细节的较少部分来实行本文所描述的一个或多个方面，这对本领域技术人员来说是显而易见的。在其他情况下，以框图的形式示出已知的结构和器件以便于理解。
双镶嵌金属化工艺会存在许多潜在的可能影响金属互连层质量的蚀刻缺陷。例如，为了阻止金属线沟槽进一步蚀刻下方的通孔，在蚀刻金属线沟槽之前在通孔中插入光刻胶塞。如果所形成的光刻胶塞的高度过高，则介电材料可能蚀刻不足而留下栅栏缺陷(fence defects)。与此相反，如果所形成的光刻胶插件的高度过低，则介电材料可能过蚀刻而留下小平面缺陷(facet defects)。而且，在PR剥离期间，蚀刻可能损伤介电材料(例如，损伤介电沟槽侧壁)。这样的蚀刻缺陷可能产生对金属互连线的可靠性造成负面影响的空隙或凹陷缺陷。
因此，本发明涉及一种形成后道工序金属互连层的方法，其降低了对金属互连层周围的介电材料的损伤。该方法通过在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域来实施。在金属互连层区域内的半导体衬底上形成具有多个金属结构的金属互连层。然后在位于多个金属结构之间的区域中的半导体衬底上形成层间介电层。通过在沉积层间介电层之前使用一个或多个自组装单层来形成金属互连层，降低了对层间介电层的蚀刻损伤。
图1示出具有所公开的后道工序金属互连堆叠件的集成芯片的一些实施例的截面图100。
集成芯片包括半导体衬底102。在半导体衬底102上设置第一层间介电(ILD)层104a，并且在第一ILD层104a内设置包括多个金属结构的第一金属互连层V0。第一金属互连层V0可以包括接触/通孔层，其提供延伸穿过第一ILD层104a的垂直互连。在一些实施例中，第一金属互连层V0可以包括多个导电接触件(例如钨、铜等)，其将后道工序金属互连堆叠件(例如，金属互连层M1、V1等)连接至半导体衬底102内的多个半导体器件。
在第一ILD层104a上方设置第一自组装单层(self-assembled monolayer,SAM)106。第一SAM 106包括有序组装的有机分子，其含有与第一ILD层104a接触的头基，和通过分子链连接至头基的端基。第一SAM 106沿第一ILD层104a的顶面延伸并且包括暴露下面的材料的多个开口114a-114b。在第一SAM 106上方设置第二ILD层104b。在第二ILD层104b内和第一SAM 106中的多个开口114a-114b的至少一个内设置包括多个金属结构的第二金属互连层M1。第二金属互连层M1可以包括第一薄铜金属层。
在一些实施例中，在多个开口114a-114b的一个或多个内的第二金属互连层M1的底部设置金属催化层110。金属催化层110将第二金属互连层M1与下面的材料隔开。例如，金属催化层110可以位于设置在第一ILD层104a上方的铜或合金互连层M1的底部，或者位于设置在由导电材料(例如，钨、铜等)构成的第一金属互连层V0上方的铜互连层M1的底部。在一些实施例中，金属催化层110包括钯。
还在第二ILD层104b的上方设置第一自组装单层(SAM)106。第一SAM 106沿第二ILD层104b的顶面延伸并且包括暴露下面的材料的多个开口116a-116b。还在第一SAM 106中的至少一个开口116b中的第二金属互连层M1上方设置第二自组装单层(SAM)112。第二SAM 112包括有序组装的有机分子，该有机分子包含与第二金属互连层M1接触的头基和通过分子链连接至头基的端基。
第一SAM 106和第二SAM 112包括头基(位于底面上)和端基(位于顶面上)。在一些实施例中，第一SAM 106和第二SAM 112包括疏水(即防止粘附)的端基。例如，金属催化层110不能粘附在第一SAM 106和第二SAM 112的疏水表面上，因此金属催化层110形成在第一SAM 106或第二SAM 112的开口(例如114或116)中。在一些实施例中，第一SAM106和第二SAM112包括决定SAM是否粘附至下方的金属表面或下方的电介质表面的头基。例如，第一SAM106可以包括允许其粘附至下面的电介质表面的头基，而第二SAM 112可以包括允许其粘附至下面的金属表面的头基。
在第一SAM 106中的开口116a中的第二金属互连层M1上方设置包括多个金属结构的第三金属互连层V1。第三金属互连层V1垂直连接至下面的第二金属互连层M1并且垂直延伸穿过第三ILD层104c和第一SAM106。第三ILD层104c设置在第一SAM 106上且位于第三金属互连层V1的多个金属结构之间的区域中。
在一些实施例中，两个相邻的金属互连层可以包括相同的材料。例如，第二金属互连层M1和第三金属互连层V1可以包括铜。在这样的实施例中，相邻的金属互连层形成连续的金属结构(例如，第二金属互连层M1和第三金属互连层V1形成连续的铜材料且它们之间没有设置金属催化层)。
在金属互连层V0、M1、V1和ILD层104a-104c之间设置自成形的阻挡层108。自成形的阻挡层108阻止金属互连层V0、M1、V1内的金属分子扩散至ILD层104a-104c。在一些实施例中，自成形的阻挡层108包括金属氧化物或者金属硅酸盐氧化物。
图2示出用于在集成芯片上形成后道工序互连层的方法200的一些实施例的流程图。应该理解，可以反复实施方法200的操作204-208以在后道工序金属互连堆叠件内形成多个金属互连层。
操作202中，提供半导体衬底。
操作204中，使用一个或多个自组装单层(SAM)在半导体衬底上限定金属互连层区域。金属互连层区域是后续将形成金属互连层的金属结构(例如，金属沟槽或金属通孔)的区域。通过在半导体衬底的表面上沉积一个或多个自组装单层来限定金属互连层区域。
在一些实施例中，通过在金属互连层区域的外面沉积SAM来限定金属互连层区域，SAM具有阻止金属容易地粘附至SAM的界面特性的头基。在这样的实施例中，SAM将使得金属在金属互连层区域内累积而阻止金属在金属互连层区域外面累积。
在一些其他的实施例中，通过在半导体衬底上沉积一个或多个SAM并且随后在半导体衬底的表面上对金属互连层区域开口来限定金属互连层区域。一个或多个SAM具有不允许金属容易地粘附至该一个或多个SAM的界面特性的端基，而金属互连层区域的开口具有允许金属容易地粘附至金属互连层区域的开口的界面特性。
操作206中，在金属互连层区域内的半导体衬底上选择性地沉积包括多个金属结构的金属互连层。金属互连层可以包括被配置以提供横向互连的金属线层或者被配置以提供垂直互连的金属通孔层。在一些实施例中，使用化学镀工艺来形成金属互连层，该化学镀工艺由设置在金属互连层区域中的晶种材料生成多个金属结构。在一些实施例中，晶种材料可以包括下面的金属互连层，而在其他实施例中晶种材料可以包括金属催化层。在一些实施例中，金属互连层可以包括掺杂有掺杂合金的第一金属(例如铜)，掺杂合金包含浓度低于第一金属的第二金属(例如钼)。
操作208中，在半导体衬底上形成ILD层。以填充在金属互连层的多个金属结构之间的区域中的方式在半导体衬底上形成ILD层。在一些实施例中，ILD层可以包括低k介电层或者极低k介电层。
操作210中，加热半导体衬底以形成自成形的阻挡层。通过掺杂合金和ILD层之间的反应在金属互连层和ILD层之间的界面处形成自成形的阻挡层。自成形的阻挡层阻止金属互连层扩散至ILD层中。
因此，方法200通过在由一个或多个自组装单层限定的区域中形成金属结构以及随后在金属结构之间形成ILD层来生成金属互连层。本领域技术人员将认识到，由于在金属结构上形成ILD层，所以消除了传统的双镶嵌工艺中出现的蚀刻问题(例如，过蚀刻ULK、小平面缺陷、栅栏缺陷等)。
图3示出用于在集成芯片上形成后道工序(BEOL)金属互连层的示例性方法300的一些实施例的流程图。
虽然以下示出和描述了所公开的方法(例如方法200和300)的一系列操作或事件，但是应该理解，所示出的这些行为或事件的顺序不作限制性解释。例如，一些行为可以以不同的顺序发生和/或与不同于本文中所示出和/或所描述的其他操作或事件同时发生。此外，可以不需要所示出的所有行为来实施本发明的一个或多个方面或实施例。而且，可以以一个或多个分离的操作和/或阶段来执行本文所描述的一个或多个操作。
操作302中，提供半导体衬底。半导体衬底可以包括任何类型的半导体基体(例如，硅、SiGe、SOI)，诸如半导体晶圆和/或晶圆上的一个或多个管芯，以及任何其他类型的半导体和/或与此相关联的外延层。在一些实施例中，半导体衬底包括硅原料，诸如具有<100>取向的单晶硅。在其他实施例中，半导体衬底可以是生长在半导体的表面上的外延层。
操作304中，在设置在半导体衬底上方的第一ILD层内形成第一金属互连层。在一些实施例中，第一金属互连层可以包括通孔/接触层，其将后道工序金属互连堆叠件(例如，金属互连层M1、V1等)连接至半导体衬底内的多个半导体器件。
操作306中，在第一ILD层上选择性地沉积第一自组装单层(SAM)。第一SAM包括通过分子链连接至端基的头基。在一些实施例中，头基包括使第一SAM吸引至第一ILD层的亲水的界面特性，从而允许第一SAM容易地粘附至第一ILD层而不是第一金属互连层。在一些实施例中，端基提供疏水的界面特性。疏水的界面特性排斥金属，从而阻止金属粘附至第一SAM。
操作308中，在第一金属互连层上选择性地沉积第二自组装单层(SAM)。第二SAM包括通过分子链连接至端基的头基。在一些实施例中，头基包括使第二SAM吸引至第一金属互连层的亲水的界面特性，从而允许第二SAM容易地粘附至第一金属互连层而不是第一ILD层。在一些实施例中，端基提供了排斥金属的疏水的界面特性，从而阻止金属粘附至第二SAM。
操作310中，将第一SAM和/或第二SAM选择性地暴露于辐射源以光图案化第一SAM和第二SAM。在一些实施例中，辐射源可以包括生成紫外(UV)辐射图案的紫外辐射源。将第一SAM和/或第二SAM选择性地暴露于紫外辐射图案的操作使得暴露区域降解，从而可以在不去除未暴露的第一SAM和第二SAM的区域的情况下选择性地去除暴露区域。
操作312中，选择性地去除第一SAM和第二SAM的暴露(即被降解)区域以形成一个或多个开口，一个或多个开口限定将要形成第二金属互连层的金属互连层区域。
操作314中，可以在金属互连层区域中选择性地沉积金属催化层。金属催化层起晶种层的作用，通过金属镀工艺可以由晶种层形成金属互连层。在一些实施例中，金属催化层可以包括钯层。
操作316中，实施化学镀工艺以形成第二金属互连层，第二金属互连层包括位于金属互连层区域中的多个独立的金属结构。使用化学镀工艺和金属镀工艺(不使用电极)形成第二金属互连层。
操作318中，在位于第二金属互连层的多个独立的金属结构之间的区域中的半导体上形成第二ILD层。
在一些实施例中，可以在操作320中平坦化半导体衬底。半导体衬底的平坦化从衬底去除了多余的电介质和金属材料以实现具有合适的高度和平坦化表面的金属互连层，可以在该平坦化表面上形成后续的金属互连层。在一些实施例中，可以反复重复操作304-320以在半导体衬底上形成多个金属互连层(例如，第一金属互连层、位于第一金属互连层上方的第二金属互连层等)。
操作322中，对半导体衬底进行退火以形成自成形的阻挡层。在退火期间，半导体衬底暴露于提升的温度中。自成形的阻挡层阻止了金属结构至相邻的介电材料中的扩散。
图4-15的截面图示出了方法300在其上实施的示例性半导体衬底的一些实施例。
图4示出了对应于操作302的截面图400的一些实施例。截面图400示出了半导体衬底102的一个实例。半导体衬底102包括非外延的硅衬底。
图5示出了对应于操作304的截面图500的一些实施例。如截面图500所示，在半导体衬底102上形成第一ILD层104a。在第一ILD层104a内形成第一金属互连层V0。在一些实施例中，第一金属互连层V0包括接触/通孔层。接触/通孔层可以包括例如钨材料。
图6示出对应于操作306和308的截面图600的一些实施例。如截面图600所示，在第一ILD层104a上选择性地沉积第一自组装单层(SAM)106，并且在第一金属互连层V0上沉积第二自组装单层(SAM)112。在一些实施例中，所沉积的第一SAM 106和第二SAM 112的厚度基本上相同。
在一些实施例中，第一SAM 106包括粘附至第一ILD层104a而不是第一金属互连层V0的头基，而第二SAM 112包括粘附至第一金属互连层V0的头基。在这样的实施例中，可以通过旋涂在半导体衬底102上沉积第一SAM 106和第二SAM 112。一旦被旋涂在半导体衬底上，第一SAM 106将粘附至第一ILD 104a而不是第一金属互连层V0。然后第二SAM 112旋涂在位于半导体衬底102上方的第一金属互连层V0上。
图7A-7B示出本文所提供的第一SAM和第二SAM的一些实施例。
如图7A中的700所示，在包括ILD层104的衬底上形成第一SAM 106。第一SAM 106包括通过分子链704(即尾巴)的方式连接至端基706(即官能团)的头基702。头基702具有使第一SAM 106吸引至ILD层104的亲水的界面特性。在一些实施例中，头基702可以包括三氯化硅(SiCl3)或者三甲氧基甲硅烷(Si(OCH3)3)，其提供亲水的界面特性。在一些实施例中，分子链704可以包括烷基链，诸如亚甲基(CH2)n。端基706具有排斥金属的疏水的界面特性，从而阻止金属粘附至第一SAM 106。在一些实施例中，端基706可以包括甲基(CH3)，其提供疏水的界面特性。
如图7B中的708所示，第二SAM 112形成在包括金属互连层716的衬底上。第二SAM112包括通过分子链712(即尾巴)的方式连接至端基714(即官能团)的头基710。头基710具有使第二SAM 112吸引至金属互连层716的亲水的界面特性。在一些实施例中，头基710可以包括巯基或者硫醇，其提供亲水的界面特性。在一些实施例中，分子链712可以包括烷基链，诸如亚甲基(CH2)n。端基714具有排斥金属的疏水的界面特性，从而阻止金属粘附至第二SAM112。在一些实施例中，端基714可以包括甲基(CH3)，其提供疏水的界面特性。
图8示出对应于操作312的截面图800的一些实施例。如截面图800所示，光刻胶802用于选择性地将第一SAM 106和第二SAM 112暴露于紫外辐射804。在第一SAM 106和第二SAM 112的暴露于紫外辐射804的区域中，SAM分子被光氧化，这减少了SAM层。
图9示出了对应于操作312的截面图900的一些实施例。如截面图900所示，从衬底去除暴露于紫外辐射804的第一SAM 106和第二SAM 112的区域，从而产生多个开口114a-114b。在一些实施例中，可以使用极性溶剂冲洗掉暴露于紫外辐射804的第一SAM 106和第二SAM 112的区域的SAM分子。在从第一ILD层104a上方去除第一SAM 106之后，第一ILD层104a的暴露表面可以包括OH键。第一SAM 106和第二SAM 112中的多个开口114a-114b限定将形成第二金属互连层的金属互连层区域。
图10示出对应于操作314的截面图1000的一些实施例。如截面图1000所示，在第一SAM 106和第二SAM 112中的开口114a-114b内沉积金属催化层110。在一些实施例中，第一SAM 106和第二SAM 112的端基(例如，CH3)包括疏水表面，该疏水表面阻止金属催化层(例如钯)粘附至被第一SAM 106和第二SAM 112覆盖的区域中的衬底。在这样的实施例中，可以在已经去除第一SAM 106和第二SAM 112的亲水区域中选择性地沉积金属催化层(例如钯)。
图11示出对应于操作316的截面图1100的一些实施例。如截面图1100所示，化学镀工艺形成独立于金属催化层110的第二金属互连层M1的金属结构。在一些实施例中，将衬底浸入包括金属离子1104(例如，铜离子)和还原剂的化学镀溶液1102中。在不施加外部电源的情况下，化学镀溶液中的还原剂使得化学镀溶液1102中的金属离子1104沉积到金属催化层110上。在一些实施例中，金属离子1104包括铜离子。在其他实施例中，金属离子1104可以包括例如铝、钨、钼、钛、氮化钛、氮化钽或者金属硅化物。
在一些实施例中，化学镀溶液1102进一步包括合金掺杂物1106。合金掺杂物1106与金属离子1104混合从而得到包含金属离子1104和合金掺杂物1106的独立的金属结构。随后可以通过退火激活(例如，操作320)合金掺杂物1106以形成自成形的阻挡层。在各种实施例中，合金掺杂物1106包括镁(Mg)、铝(Al)、铬(Cr)、锰(Mn)、钛(Ti)、锆(Zr)、银(Ag)、铌(Nb)、硼(B)、铟(In)、锡(Sn)和钼(Mo)中的一种或多种。
图12示出对应于操作318的截面图1200的一些实施例。如截面图1200所示，第二ILD层104b填充在第二金属互连层M1的独立的金属结构之间的区域中。在一些实施例中，第二ILD层104b可以包括极低k(ULK)旋涂玻璃(例如，具有介电常数k≈2.2)。这样的ULK旋涂玻璃(SOG)是可以以液态形式施加到衬底中的层间介电材料。ULK旋涂玻璃可以通过旋涂沉积到衬底表面，并且填充在独立的金属结构之间的区域中，从而在既有的金属和/或接触结构周围形成基本上平坦化的极低k介电材料。
在一些实施例中，可以在沉积第二ILD层104b之后平坦化半导体衬底的表面。在一些实施例中，例如可以使用化学机械抛光工艺(CMP)平坦化半导体衬底以从执行在先的加工操作后保留的衬底表面去除多余的材料(例如，金属、介电材料)。CMP工艺形成基本上平坦的衬底表面。
图13-15示出截面图1300-1500的一些实施例，示出方法300的重复操作以在后道工序堆叠件中形成另外的金属互连层(例如V1)。
图13对应于截面图1300的实施例，参考截面图1300，在第二ILD层104b上沉积第一SAM 106，并且在第二金属互连层M1上沉积第二SAM112。从开口116a处的第二金属互连层M1上方去除第二SAM 112，开口116a限定将要形成第三金属互连层的金属互连层区域。
图14对应于截面图1400的实施例，参考截面图1400，在开口116a处的第二金属互连层M1上形成第三金属互连层V1。由于第二金属互连层M1是导电或催化材料，所以没有必要在开口116a中沉积金属催化层。因此，所得到的金属堆叠件不包括位于第二金属互连层M1和第三金属互连层V1之间的金属催化层。而且，由于不在第二金属互连层M1上方形成第三金属互连层V1，所以并不从第二金属互连层M1上方去除第二SAM 112。
图15对应于截面图1500的实施例，参考截面图1500，第三ILD层104c填充在第三金属互连层V1的金属结构之间的区域中。
图16是对应于操作320的截面图1600。如截面图1600所示，通过将衬底暴露于增加衬底温度的热能1602中来对衬底退火。退火使得金属互连层V0、M1和V1中的合金掺杂物与周围的层间介电层104a、104b和104c反应以形成自成形的阻挡层108。在金属互连层和层间介电层之间设置自成形的阻挡层108。在一些实施例中，自成形的阻挡层108包括金属氧化物或者金属硅酸盐氧化物。
在一些实施例中，将半导体衬底暴露于小于或等于400℃的温度下。可以根据用于形成自成形的阻挡层的合金掺杂物元素来改变退火时间。可以通过改变退火的温度和时间长度来改变自成形的阻挡层的厚度。
应该理解，整个说明书是参考示例性结构论述本文所描述的方法的各方面，这些方法不受所给出的相应结构的限制。例如，图15中列出的方法不限于图6-15中所示出的结构。相反，可以彼此独立和单独地实施方法和结构，而不必考虑附图中所描述的任何具体方面。此外，可以以任何合适的方式来形成本文所描述的层，诸如旋涂、溅射、生长和/或沉积技术等。
而且，本领域技术人员在阅读和/或理解说明书和附图的基础上可以作出等同的更改和/或修改。本发明包括所有这样的修改和更改并且通常不旨在用于限制。例如，尽管本文中示出和描述的附图具有具体的掺杂类型，但是应该理解本领域技术人员可以采用可选的掺杂类型。
此外，虽然参考若个实施例中的一个已公开具体的特征或方面，然而如所期望的可以将这些特征或方面与其他实施方式的一个或多个其他特征和/或方面结合。而且，本文所使用的术语“包含”、“具有”、“带有”、“有”和/或它们的派生词意图包括在类似“包括”的含义内。而且，“示例性”仅意味着一个实例而不是最好的。还应该认识到，为简单和易于理解的目的，本文所描述的部件、层和/或元件相对于另一个部件、层和/或元件具有具体的尺寸和/或方位，但实际尺寸和/或方位可以与本文所示出的不同。
因此，本发明涉及一种形成后道工序金属互连层的方法，其降低了对金属互连层周围的介电材料的损伤。
在一些实施例中，本发明涉及一种形成金属后道工序互连层的方法。该方法包括在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域。该方法进一步包括在金属互连层区域内的半导体衬底上选择性地沉积包括多个金属结构的金属互连层。该方法进一步包括在多个金属结构之间的区域中的半导体衬底上沉积层间介电层。
在其他实施例中，本发明涉及一种形成后道工序金属互连层的方法。该方法包括在设置在衬底上的下面的第一层间介电层上选择性地沉积第一自组装单层(SAM)，并且在设置在衬底上的下面的金属互连层上选择性地沉积第二自组装单层(SAM)。该方法进一步包括选择性地将第一SAM或第二SAM暴露于辐射，其中辐射降解第一SAM或者第二SAM的一部分。该方法进一步包括去除第一SAM或第二SAM的降解部分。该方法进一步包括在第一SAM或第二SAM的去除区域化学镀包含一种或多种金属的金属互连层。该方法进一步包括在多个金属结构之间的区域中的衬底上选择性地形成第二层间介电层。该方法进一步包括在形成第二层间介电层之后对衬底进行退火，其中对衬底进行退火形成在多个金属结构和第二层间介电层之间的自成形的阻挡层。
在其他实施例中，本发明涉及集成芯片，该集成芯片包括设置在第一层间介电层内的第一金属互连层。第一自组装单层(SAM)位于第一层间介电层上方并且具有一个或多个开口。第二层间介电层位于第一SAM上。第二金属互连层设置在第二层间介电层中并且位于第一SAM中的一个或多个开口中。

Claims (18)

1.一种形成金属后道工序互连层的方法，包括：
在半导体衬底上沉积一个或多个自组装单层以限定金属互连层区域，其中，沉积所述一个或多个自组装单层包括：在位于所述半导体衬底上的第一层间介电层上选择性地沉积第一自组装单层(SAM)；在位于所述半导体衬底上的第一金属互连层上选择性地沉积第二自组装单层(SAM)；将所述半导体衬底选择性地暴露于紫外辐射图案，其中所述紫外辐射图案降解所述第一自组装单层的一部分或所述第二自组装单层的一部分；以及去除所述第一自组装单层或所述第二自组装单层的被降解部分以形成所述金属互连层区域；
在所述金属互连层区域内的半导体衬底上选择性地沉积包括多个金属结构的第二金属互连层；以及
在所述多个金属结构之间的区域中的半导体衬底上沉积第二层间介电层。
2.根据权利要求1所述的方法，其中，所述第一自组装单层包括：
头基，包含三氯化硅(SiCl3)或三甲氧基甲硅烷(Si(OCH3)3)；
烷基链；以及
端基，包含甲基。
3.根据权利要求1所述的方法，其中，所述第二自组装单层包括：
头基，包含巯基或硫醇；
烷基链；以及
端基，包含甲基。
4.根据权利要求1所述的方法，其中，所述第二金属互连层包括通过化学镀工艺沉积的铜金属或合金。
5.根据权利要求4所述的方法，进一步包括：
在所述金属互连层区域中沉积钯层。
6.根据权利要求4所述的方法，进一步包括：
在所述化学镀工艺期间在铜金属中加入合金掺杂物，其中所述合金掺杂物被配置成与所述第二层间介电层反应以在所述第二金属互连层和所述第二层间介电层之间形成自成形阻挡层。
7.根据权利要求6所述的方法，其中，所述合金掺杂物包括镁(Mg)、铝(Al)、铬(Cr)、锰(Mn)、钛(Ti)、锆(Zr)、银(Ag)、铌(Nb)、硼(B)、铟(In)、锡(Sn)和钼(Mo)中的一种或多种。
8.根据权利要求6所述的方法，进一步包括：
在形成所述第二层间介电层之后对所述半导体衬底进行退火，对所述半导体衬底进行退火形成所述自成形阻挡层。
9.根据权利要求8所述的方法，其中，所述第一自组装单层和所述第二自组装单层沉积为具有基本相同的厚度。
10.一种形成后道工序(BEOL)金属互连层的方法，包括：
在位于衬底上的第一层间介电层上选择性地沉积第一自组装单层膜(SAM)；
在位于所述衬底上的金属互连层上选择性地沉积第二自组装单层膜(SAM)；
将所述第一自组装单层或所述第二自组装单层选择性地暴露于辐射，其中所述辐射使所述第一自组装单层或所述第二自组装单层的一部分被降解；
去除所述第一自组装单层或所述第二自组装单层的被降解部分；
化学镀金属和合金掺杂物以在所述第一自组装单层或所述第二自组装单层的被去除区域形成包括一个或多个金属结构的第一金属互连层；
在所述多个金属结构之间的区域中的衬底上选择性地形成第二层间介电层；以及
在形成所述第二层间介电层之后对所述衬底进行退火，对所述衬底进行退火在所述多个金属结构和所述第二层间介电层之间形成自成形阻挡层。
11.根据权利要求10所述的方法，进一步包括：
在去除所述第一自组装单层或所述第二自组装单层的被降解部分之后选择性地沉积钯层。
12.根据权利要求10所述的方法，进一步包括：
通过重复选择性沉积所述第一自组装单层和所述第二自组装单层、选择性暴露所述第一自组装单层或所述第二自组装单层、去除所述第一自组装单层或所述第二自组装单层的被降解部分以及所述化学镀工艺，在所述后道工序金属互连层上方形成另外的后道工序金属互连层。
13.根据权利要求12所述的方法，进一步包括：
在所述另外的后道工序金属互连层的多个金属结构之间的区域中的衬底上选择性沉积第二层间介电层。
14.一种集成芯片，包括：
第一金属互连层，设置在第一层间介电层内；
第一自组装单层(SAM)，设置在所述第一层间介电层上方并且具有一个或多个开口；
第二层间介电层，设置在所述第一自组装单层上；以及
第二金属互连层，设置在所述第二层间介电层中并且位于所述第一自组装单层的一个或多个开口中；
第二自组装单层，选择性地位于部分所述第一金属互连层或所述第二金属互连层上方。
15.根据权利要求14所述的集成芯片，其中，所述第一自组装单层和所述第二自组装单层包括：
亲水的头基；
烷基链；以及
疏水的端基。
16.根据权利要求14所述的集成芯片，其中，所述第一自组装单层和所述第二自组装单层具有基本相同的厚度。
17.根据权利要求14所述的集成芯片，进一步包括：
钯层，垂直设置在所述第一层间介电层和所述第二金属互连层之间并且横向设置在所述第一自组装单层的一个或多个开口之一内。
18.根据权利要求14所述的集成芯片，进一步包括：
自成形阻挡层，包括金属氧化物或者金属硅酸盐氧化物，所述自成形阻挡层设置在所述第一金属互连层和所述第一层间介电层之间。
CN201310190400.9A 2013-02-20 2013-05-21 后道工序(beol)互连方案 Active CN103996652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/771,175 2013-02-20
US13/771,175 US9343356B2 (en) 2013-02-20 2013-02-20 Back end of the line (BEOL) interconnect scheme

Publications (2)

Publication Number Publication Date
CN103996652A CN103996652A (zh) 2014-08-20
CN103996652B true CN103996652B (zh) 2017-07-14

Family

ID=51310767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190400.9A Active CN103996652B (zh) 2013-02-20 2013-05-21 后道工序(beol)互连方案

Country Status (3)

Country Link
US (1) US9343356B2 (zh)
CN (1) CN103996652B (zh)
TW (1) TWI545689B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257330B2 (en) * 2013-11-27 2016-02-09 Applied Materials, Inc. Ultra-thin structure to protect copper and method of preparation
EP3310707A1 (en) * 2015-06-22 2018-04-25 INTEL Corporation Integrating mems structures with interconnects and vias
US10049974B2 (en) 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
US11227798B2 (en) * 2016-09-29 2022-01-18 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US10504723B2 (en) * 2017-01-05 2019-12-10 Applied Materials, Inc. Method and apparatus for selective epitaxy
TWI750352B (zh) * 2017-03-31 2021-12-21 日商東京威力科創股份有限公司 鍍膜處理方法，鍍膜處理系統及記憶媒體
WO2018194899A1 (en) * 2017-04-21 2018-10-25 Applied Materials, Inc. Low temperature selective epitaxial silicon deposition
EP3399544B1 (en) 2017-05-04 2022-04-13 IMEC vzw Selective deposition of dielectric materials
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10790142B2 (en) * 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
DE102018102448B4 (de) 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
US10361120B2 (en) * 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US11075113B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping layer and methods thereof
US11107727B2 (en) 2019-05-10 2021-08-31 International Business Machines Corporation Double metal double patterning with vias extending into dielectric
JP7203995B2 (ja) * 2019-09-25 2023-01-13 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置
US11205592B2 (en) * 2020-01-16 2021-12-21 International Business Machines Corporation Self-aligned top via structure
US11361989B2 (en) 2020-02-11 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing interconnect structures including air gaps
US11437313B2 (en) 2020-02-19 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method of forming a semiconductor device with resistive elements
US11810817B2 (en) 2020-10-14 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ CMP self-assembled monolayer for enhancing metal-dielectric adhesion and preventing metal diffusion
US11705363B2 (en) 2021-03-19 2023-07-18 Samsung Electronics Co., Ltd Fully aligned via integration with selective catalyzed vapor phase grown materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669025A (zh) * 2007-04-27 2010-03-10 Nxp股份有限公司 生物传感器芯片及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238610B2 (en) * 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7368377B2 (en) * 2004-12-09 2008-05-06 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for selective deposition of a thin self-assembled monolayer
TW200739892A (en) 2006-04-06 2007-10-16 Ibm An image sensor with Cu wiring and method of eliminating high reflectivity interfaces therefrom
TWI516573B (zh) 2007-02-06 2016-01-11 安堤格里斯公司 選擇性移除ＴｉＳｉＮ之組成物及方法
TWI423752B (zh) 2007-06-05 2014-01-11 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 多層無芯支撐結構的製作方法
US8039966B2 (en) * 2009-09-03 2011-10-18 International Business Machines Corporation Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
JP2013183014A (ja) 2012-03-01 2013-09-12 Toshiba Corp パターン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669025A (zh) * 2007-04-27 2010-03-10 Nxp股份有限公司 生物传感器芯片及其制造方法

Also Published As

Publication number Publication date
US9343356B2 (en) 2016-05-17
TW201434107A (zh) 2014-09-01
CN103996652A (zh) 2014-08-20
US20140231998A1 (en) 2014-08-21
TWI545689B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
CN103996652B (zh) 后道工序(beol)互连方案
TWI518862B (zh) 銅互連結構中之微結構修改
US9536834B2 (en) Reverse damascene process
TWI360845B (en) Semiconductor device
EP3029724B1 (en) Metallization method for semiconductor structures
US10816729B2 (en) Hybrid photonic and electronic integrated circuits
US20070218685A1 (en) Method of forming trench contacts for MOS transistors
US20150162277A1 (en) Advanced interconnect with air gap
CN103515304A (zh) 无蚀刻损伤和esl的双镶嵌金属互连件
JP2010517267A (ja) 基板貫通相互接続を形成する方法
CN102394227A (zh) 可降低方块电阻的铜互连结构的制造方法
CN102543835A (zh) 开口的填充方法
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US9659869B2 (en) Forming barrier walls, capping, or alloys /compounds within metal lines
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
KR20080047541A (ko) 반도체 장치 상에 캐핑 레이어를 형성하는 방법
US7709866B2 (en) Method for forming semiconductor contacts
CN103646914B (zh) 一种低介电常数薄膜的紫外线处理方法
JP2022527203A (ja) ダブル・メタル・パターニング
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
EP3843130A1 (en) A method for forming an interconnection structure
KR100492915B1 (ko) 반도체 디스플레이 디바이스 제조 방법
KR20140111911A (ko) 화학적 직접 패턴 도금 상호연결 금속화 및 이에 의해 생산된 금속 구조물
CN112259503A (zh) 双大马士革工艺方法
KR20060082924A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant