CN103995792A - 用于优化通过通信链路所发射的数据信号的相位的技术 - Google Patents

用于优化通过通信链路所发射的数据信号的相位的技术 Download PDF

Info

Publication number
CN103995792A
CN103995792A CN201310750886.7A CN201310750886A CN103995792A CN 103995792 A CN103995792 A CN 103995792A CN 201310750886 A CN201310750886 A CN 201310750886A CN 103995792 A CN103995792 A CN 103995792A
Authority
CN
China
Prior art keywords
data
phase
signal
transceiver
communication link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310750886.7A
Other languages
English (en)
Inventor
格雷戈尔格·科达尼
高塔姆·巴蒂亚
彼得·C·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103995792A publication Critical patent/CN103995792A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

用于优化通过通信链路所发射的数据信号的相位的技术。第一收发器配置为通过通信链路向第二收发器发射第一数据信号。第二收发器通过调节配置为对第一数据信号采样的采样时钟来维持对第一信号的时钟数据恢复(CDR)锁定。当通信链路逆转方向时,第二收发器配置为向第一收发器发射第二数据信号,该第二数据信号的相位基于对采样时钟所做出的调节而被调节。

Description

用于优化通过通信链路所发射的数据信号的相位的技术
技术领域
本发明总地涉及计算机硬件,并且更具体地,涉及用于优化通过通信链路所发射的数据信号的相位的技术。
背景技术
诸如中央处理单元(CPU)或并行处理单元(PPU)的现代计算机芯片通常包括多个配置为经由通信链路相互通信的芯片部件。例如,给定芯片部件可包括发射器,其配置为通过通信链路向包括在另一个芯片部件内部的接收器发射数据信号。常规的接收器时常实现时钟数据恢复(CDR)硬件以恢复来自通过通信链路从发射器所接收的数据信号的时序信息。采用所恢复的时序信息,接收器能够经由采样时钟以精确的时间间隔来对所接收的数据信号进行采样,并且因此可以重建原始的、所发射的信号,
当以该方式实现CDR时,发射器通常和接收器一起实施初始训练例程,以校正与接收器相关联的CDR硬件并建立对所接收的数据信号的CDR锁定。CDR硬件可随后持续地优化采样时钟相位,以在初始训练例程之后维持CDR锁定。之所以要求这类持续优化是因为所接收的数据信号的相位可能随时间而变化(例如由于与发射器和/或通信链路本身相关联的物理波动),所以CDR硬件必须调节采样时钟的相位以追踪那些相位变化。
上文所讨论的基于CDR的方法还可采用双向通信链路来实现,双向通信链路允许在芯片部件之间以任一方向发射数据。例如,给定芯片部件内的收发器可配置为通过双向通信链路向另一个芯片部件内的另一个收发器发射数据信号或从另一个芯片部件内的另一个收发器接收数据信号。在该情况中,每个芯片部件可包括CDR,其配置为重建与所接收的数据信号相关联的时序信息。每个芯片部件还可实施上文所述的初始训练例程,以建立对相对应的所接收的数据信号的CDR锁定,并且随后持续优化采样时钟相位以维持该CDR锁定。该方法很好地适合于频繁接收数据信号的收发器,因为这类收发器会持续优化采样时钟相位并且因此维持CDR锁定。
然而,不频繁接收数据信号的收发器不能持续优化采样时钟相位,并且因此不能维持CDR锁定。当给定收发器失去CDR锁定,该收发器必须再次实施训练例程以校正CDR硬件并重新获得CDR锁定。该情况是有问题的,因为训练例程可能要求大量的时间来实施,并且在那段时间期间通信链路不能传输任何有用数据。此外,实施训练例程要求额外的电力,所以增加了通信链路和/或相关联的收发器的整体电力要求。
因此,本领域需要的是用于在通信链路中维持CDR锁定的更有效的技术。
发明内容
本发明的一个实施例包括用于通过(from across)通信链路向第一收发器发射数据的计算机实现方法,所述方法包括:通过所述通信链路从所述第一收发器接收第一数据信号,对所述第一数据信号的第一部分进行采样以产生采样数据,基于所述采样数据确定将被应用到所述第一数据信号的第二部分以补偿与所述通信链路相关联的相位变化的第一相位调节,基于第一相位调节将第二相位调节应用到第二数据信号,以同样补偿与所述通信链路相关联的所述相位变化,以及通过所述通信链路向所述第一收发器发射所述第二数据信号。
本发明的一个优点是,第二收发器能够促进第一收发器通过补偿由通信链路的物理特性的改变所引起的相位变化来维持对第二数据信号的时钟数据恢复(CDR)锁定。因此,第一和第二收发器不需要与对方一起实施多余的校正例程。
附图说明
因此,可以详细地理解本发明的上述特征,并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述,其中一些实施例在附图中示出。然而,应当注意的是,附图仅示出了本发明的典型实施例,因此不应被认为是对其范围的限制,本发明可以具有其他等效的实施例。
图1是示出了配置为实现本发明的一个或多个方面的计算机系统的框图;
图2是示出了根据本发明一个实施例的、配置为与另一个收发器通信的收发器的框图;
图3A-3C是根据本发明各实施例的、与数据转移操作相关联的不同时序图的概念示图;以及
图4是根据本发明的一个实施例的、用于优化通过图2中所示的通信链路所发射的数据信号的相位的方法步骤的流程图。
具体实施方式
在下面的描述中,将阐述大量的具体细节以提供对本发明更透彻的理解。然而,本领域的技术人员应该清楚,本发明可以在没有一个或多个这些具体细节的情况下得以实施。在其他实例中,未描述公知特征以避免对本发明造成混淆。
系统概述
图1为示出了配置为实现本发明的一个或多个方面的计算机系统100的框图。计算机系统100包括中央处理单元(CPU)102和包括设备驱动程序103的系统存储器104。CPU102和系统存储器104经由可以包括存储器桥105的互连路径通信。存储器桥105可以是例如北桥芯片,经由总线或其他通信路径106(例如超传输(HyperTransport)链路)连接到输入/输出(I/O)桥107。I/O桥107,其可以是例如南桥芯片,从一个或多个用户输入设备108(例如键盘、鼠标)接收用户输入并且经由路径106和存储器桥105将该输入转发到CPU102。并行处理子系统112经由总线或其他通信路径113(例如外围部件互连(PCI)express、加速图形端口(AGP)或超传输链路)耦连到存储器桥105;在一个实施例中,并行处理子系统112是将像素传递到显示设备110(例如常规的基于阴极射线管(CRT)或液晶显示器(LCD)的监视器)的图形子系统。系统盘114也连接到I/O桥107。交换器116提供I/O桥107与诸如网络适配器118以及各种插卡120和121的其他部件之间的连接。其他部件(未明确示出),包括通用串行总线(USB)或其他端口连接、压缩光盘(CD)驱动器、数字视频光盘(DVD)驱动器、胶片录制设备及类似部件,也可以连接到I/O桥107。图1所示的互连各部件的通信路径可以使用任何适合的协议实现,诸如PCI、PCI-Express(PCIe)、AGP、超传输或者任何其他总线或点到点通信协议,并且如本领域已知的,不同设备间的连接可使用不同协议。
在一个实施例中,并行处理子系统112包含经优化用于图形和视频处理的电路,包括例如视频输出电路,并且构成图形处理单元(GPU)。在另一个实施例中,并行处理子系统112包含经优化用于通用处理的电路,同时保留底层(underlying)的计算架构,本文将更详细地进行描述。在又一个实施例中,可以将并行处理子系统112与一个或多个其他系统元件集成,诸如存储器桥105、CPU102以及I/O桥107,以形成片上系统(SoC)。
应该理解,本文所示系统是示例性的,并且变化和修改都是可能的。连接拓扑,包括桥的数目和布置、CPU102的数目以及并行处理子系统112的数目,可根据需要修改。例如,在一些实施例中,系统存储器104直接连接到CPU102而不是通过桥,并且其他设备经由存储器桥105和CPU102与系统存储器104通信。在其他替代性拓扑中,并行处理子系统112连接到I/O桥107或直接连接到CPU102,而不是连接到存储器桥105。而在其他实施例中,I/O桥107和存储器桥105可能被集成到单个芯片上。大型实施例可以包括两个或更多个CPU102以及两个或更多个并行处理系统112。本文所示的特定部件是可选的;例如,任何数目的插卡或外围设备都可能得到支持。在一些实施例中,交换器116被去掉,网络适配器118和插卡120、121直接连接到I/O桥107。
在本发明的一个实施例中,并行处理子系统112包括一个或多个并行处理单元(PPU),其每一个包括一个或多个芯片部件。给定PPU内的芯片部件可表示例如图形处理硬件部分,其配置为向PPU内的其他芯片部件写数据或从PPU内的其他芯片部件读数据。可替代地,在另一个示例中,给定PPU内的芯片部件可表示通用计算硬件部分,其配置为向PPU内的其他芯片部件写数据到或从PPU内的其他芯片部件读数据。PPU内的任何给定的芯片部件集可经由通信链路被耦连在一起,并且每个这类芯片部件可包括收发器,其配置为实现用于优化将被发射的数据信号的相位的技术,如下文结合图2所更详细讨论的。
优化数据信号的相位
图2是示出了根据本发明一个实施例的、配置为与另一个收发器212通信的收发器202的框图。在实践中,收发器202和212可各自驻留在包括在图1所示的计算机系统100内的不同的集成电路(IC)内。例如,收发器202可驻留在GPU102内,而收发器212可驻留在并行处理子系统112内的PPU内。可替代地,收发器202和202可以两者都驻留在计算机系统100内的给定的集成电路内。收发器202和212配置为经由通信链路222向对方发射数据信号以及从对方接收数据信号。
通信链路222可以是配置为在收发器202和212之间传输数据信号的高速串行数据总线。在本发明的一个实施例中,通信链路222是包括单一数据路径的半双工通信链路,并且收发器202或212中的给定的一个可通过该数据路径向另一个收发器发射数据或者从另一个收发器接收数据。在另一个实施例中,通信链路222可以是包括多个数据路径的全双工通信链路,并且收发器202和212可配置为同时向对方发射数据和从对方接收数据。在实践中,通信链路222可以是配置为将数据信号从收发器202传输到收发器212并且随后逆转方向并将数据信号从收发器212传输到收发器202的双向通信链路。
当通信链路在收发器202和212之间传输了很长时间的数据信号时,该通信链路的物理性质可能改变。这些改变可能影响与通过通信链路222所传输的数据信号相关联的各种特性。例如,当通信链路222包括配置为将数据信号传输为周期性的电脉冲的电线集时,那些电线的温度可能随时间而增加,从而引起那些电信号的相位发生变化。通信链路222的物理特性以及通过该通信链路所传输的数据信号可受到种种因素的影响。那些因素可包括用于耦连到通信链路222的收发器的电源电平、用于那些收发器内的采样时钟的电源电平、与通过通信链路222的数据信号的传输的处理变化等等。总之,通信链路受制于种种处理-温度-电压(PVT)波动。
收发器202和212可通过实现专门的硬件来负责补偿(account for)这些变化,该硬件配置为调节所接收的数据信号的相位和/或调节将被发射的数据信号的相位。收发器202和212还可配置为通过和对方一起实施校正例程来计算将应用到所接收的数据信号和/或将被发射的数据信号的缺省相位调节。如所示的,收发器202包括时钟数据恢复(CDR)单元204、相位调节累加器208以及相位插值器210,其中CDR单元包括采样时钟206。同样地,收发器212包括CDR单元214、相位调节累加器218以及相位插值器220,其中CDR单元214包括采样时钟216。
当收发器202接收到来自收发器212的数据信号时,CDR单元204配置为实现采样时钟206以便以具体时间间隔对所接收的信号进行采样。CDR单元204还配置为持续调节采样时钟206的相位以维持对所接收的数据信号的最优的采样位置和CDR锁定,从而追踪与该数据信号相关联的相位变化。再者,这类相位变化可由与通信链路222或与收发器212相关联的物理特性的改变而引起,诸如例如PVT波动。相位调节累加器208配置为记录由CDR单元204对采样时钟206所做出的相位调节。相位插值器210配置为将那些相位调节应用到从收发器202发射到收发器212的数据信号,从而降低与通信链路222相关联的物理特性的改变对所发射的数据信号的影响。
收发器212被类似于收发器202地配置。具体来讲,CDR单元214配置为实现采样时钟216以便以具体时间间隔对所接收的信号进行采样,还配置为持续调节采样时钟216的相位以维持对所接收的数据信号的最优的采样位置和CDR锁定,从而追踪与该数据信号相关联的相位变化。相位调节累加器218配置为记录由CDR单元214对采样时钟216所做出的相位调节。相位插值器220配置为随后将那些相位调节应用到从收发器212发射到收发器202的信号。
以上文所描述的方式来配置收发器202和212,那么每个这类收发器能够记录维持对所接收数据信号的最优采样时钟位置和CDR锁定所要求的相位调节。给定收发器可随后将相对应的相位调节应用到将被发射的数据信号。采用该方法,收发器202和212中的每一个能够在CDR锁定将正常地丢失的情况下维持CDR锁定。
例如,在收发器202较长一段时间向收发器212发射第一数据信号的情况下,CDR单元204可能在那段时间期间内未接收到任何数据,并且因此可能不能以上文所描述的方法持续调节采样时钟206的相位。因此,CDR单元可能不能追踪由通信链路222的物理特性所引起的相位变化。然而,CDR单元214持续调节采样时钟216的相位以维持对从收发器202所接收的第一数据信号的最优采样位置和CDR锁定,从而追踪那些相位变化。当通信链路222逆转方向时,收发器212向收发器202发射第二数据信号,收发器212将那些相位调节应用到第二信号,从而补偿了通信链路222的物理特性的改变。因此,CDR单元204内的采样时钟206的相位可接近于最优采样位置,并且CDR单元204尽管不能实施持续调节但可保持CDR锁定。此处所描述的示例还在下文中结合图3A-3C更详细描述。
图3A是根据本发明一个实施例的、与数据转移操作相关联的一套时序图302和306的概念示图。如所示的,时序图302反映在由收发器202所实施的写操作期间、与将在时间T0处被发射的第一信号相关联的眼图。位置304指示与第一数据信号相关联的相位,并且可表示用于第一数据信号的最优采样位置。在该示例中,数据信号在时钟边沿被最优地采样,然而其他最优采样位置也落到本发明的范围内。
时序图306反映与由收发器212所接收的第一信号相关联的眼图。位置308指示CDR单元214内的采样时钟216的采样位置。如所示的,采样时钟216的采样位置是非正常的,并且位置308相对于最优采样位置移动了相位增量(delta)310。相位增量310可以是由例如与通信链路222或收发器202和/或212相关联的PVT波动所引起的系统延迟。CDR单元214配置为依据相位增量310来调节采样时钟216的相位以维持最优采样位置并补偿这些变化,如下文结合图3B所更详细讨论的。
图3B是是根据本发明一个实施例的、与数据转移操作相关联的一套时序图312和316的概念示图。如所示的,时序图312反映与上文结合图3A所讨论的第一信号相关联的眼图,并且时序图316反映与由收发器212所接收的第一信号相关联的眼图。如也示出的,CDR单元214已依据相位增量310调节了采样时钟216的采样位置以驻留在最优采样位置处,如图3B中示出的位置318。当CDR单元214调节采样时钟216的相位以便以本文讨论的方式来维持最优采样位置时,相位调节累加器218配置为记录那些相位调节,以将其应用到收发器212随后发射的数据信号,如下文结合图3C所更详细讨论的。
图3C是是根据本发明一个实施例的、与数据转移操作相关联的一套时序图322和326的概念示图。如所示的,时序图326反映在读操作期间在时间T2处、与由收发器212向收发器202所发射的第二数据信号相关联的眼图。在时间T0和事件T2之间可能消逝了大量的时间。相位插值器220配置为依据相位增量310来调节第二信号的相位,以补偿发生在该时间期间的与通信链路222相关联的物理变化,上文结合图3A所述的。相位增量310是具有给定量级,并且相位插值器220基于该给定量级依据正的或负的相位增量310来调节第二信号的相位。
时序图322反映与由收发器202所接收的第二数据信号相关联的眼图。位置324指示CDR单元204内的采样时钟206的采样位置。如所示的,采样时钟216的采样位置接近于最优的,因为收发器212已经调节了第二数据信号的相位以补偿与通信链路222相关联的物理变化。在该示例中,收发器202能够和收发器212一起维持CDR锁定尽管已经很长时间没有从收发器212接收到数据。因此,收发器可以避免必须实施训练例程以重新校正CDR单元204内的采样时钟206。
现在参考回图2,在本发明的一个实施例中,收发器202和212中的每一个还配置为维持相位偏移值,该相位偏移值表示与收发器202和212相关联的硬件差异所引起的相位改变。这些硬件差异可表示例如与收发器202和212相关联的数据路径之间的物理差异。当将相位调节应用到将被发射的数据信号时,收发器202或212之一还可将相位偏移值合并到那些相位调节中以补偿硬件差异。收发器202和212还可周期性地实施校正例程以量化补偿那些硬件差异所需要的相位调节。校正例程可涉及例如收发器202和212采用通信链路222的快速逆转而交换短数据突发。在另一个实施例中,收发器202和212中的每一个可在确定所接收数据信号的相位由于例如与通信链路222或收发器202或212之一相关联的PVT波动而已变化了阈值量之后实现上文所述的方法。
本文结合图2所描述的并且结合图3A-3C以示例的方式所描述的方法还在下文中结合图4更详细讨论。
图4是根据本发明一个实施例的、用于在图2中示出的通信链路中优化采样器时钟位置的方法步骤的流程图。虽然结合图1和2的系统描述了方法步骤,但是本领域技术人员将理解配置为以任何次序实施方法步骤的任何系统均在本发明的范围内。
方法400开始于步骤402,此处收发器212内的CDR单元214通过通信链路222接收第一数据信号。第一数据信号可以是例如由收发器202所发起的写操作。通信链路222是高速总线,其配置为在收发器202和212之间传输数据信号。在本发明的一个实施例中,通信链路222是半双工链路,其包括单一数据路径,并且收发器202或212中的给定的一个可通过该数据路径向另一个收发器发射数据或从另一个收发器接收数据。在实践中,通信链路222可将数据信号从收发器202传输到收发器212,并且可随后逆转方向并将数据信号从收发器212传输到收发器202。CDR单元214内的采样时钟216配置为基于与该采样时钟相关联的采样位置对第一信号进行采样,此处采样位置反映采样时钟216的相位。
在步骤404,收发器212内的CDR单元将相位位移应用到采样时钟216以优化相对于第一数据信号的数据恢复。CDR单元214配置为持续调节采样时钟216的相位以维持对第一数据信号的最佳采样位置和CDR锁定,从而追踪与该数据信号相关联的相位变化。这类相位变化可能由与通信链路222或与收发器202相关联的物理特性的改变所引起,诸如例如PVT波动。
在步骤406,收发器212内的相位调节累加器218记录在步骤404应用到采样时钟216的相位调节。相位调节累加器218可追踪应用到时钟216的总的相位调节或者可以递增地累加随时间的各个相位调节。在步骤408,收发器212确定通信链路222是否准备好逆转方向和将数据信号从收发器212发射到202。如果收发器212确定通信链路222未准备好逆转方向,则方法400返回到步骤402并继续进行上文所描述的。如果收发器212确定通信链路222准备好逆转方向,则方法400前进到步骤410。
在步骤410,收发器212内的相位插值器220采用第二数据信号移动的相位使该数据信号通过通信链路222被发射到收发器202,该移动的相位反映在步骤404由CDR单元214应用到采样时钟216的相位调节。方法400随后结束。当收发器202接收到第二信号时,该信号的相位可充分地接近与采样时钟206相关联的最优采样位置,这允许CDR单元204维持对第二信号的CDR锁定而无需实施校正例程。
总而言之,第一收发器配置为通过通信链路向第二收发器发射第一数据信号。第二收发器通过调节配置为对第一数据信号采样的采样时钟来维持对第一信号的时钟数据恢复(CDR)锁定。当通信链路逆转方向时,第二收发器配置为向第一收发器发射第二数据信号,该第二数据信号的相位基于对采样时钟所做出的调节而被调节。
有利地,收发器能够促进另一个收发器通过补偿由通信链路的物理特性的改变所引起的相位变化来维持对所接收的数据信号的时钟数据恢复(CDR)锁定。因此,收发器不需要与另一个收发器一起实施多余的校正例程。
本发明的一个实施例可被实现为与计算机系统一起使用的程序产品。该程序产品的程序定义实施例的各功能(包括本文中描述的方法)并且可以被包含在各种计算机可读存储介质上。示例性计算机可读存储介质包括但不限于:(i)不可写的存储介质(例如,计算机内的只读存储器设备,诸如可由CD-ROM驱动器读取的CD-ROM盘、闪存存储器、ROM芯片或任何类型的固态非易失性半导体存储器),在其上存储永久性信息;和(ii)可写的存储介质(例如,磁盘驱动器或硬盘驱动器内的软盘或者任何类型的固态随机存取半导体存储器),在其上存储可更改的信息。
以上已参照具体实施例对本发明进行了描述。然而,本领域技术人员将理解的是,可对此做出各种修改和改变而不脱离如随附权利要求书中所阐述的本发明的较宽精神和范围。因此,前面的描述以及附图应被视为是例示性而非限制性的意义。

Claims (10)

1.一种用于通过通信链路向第一收发器发射数据的计算机实现方法,所述方法包括:
通过所述通信链路从所述第一收发器接收第一数据信号;
对所述第一数据信号的第一部分进行采样以产生采样数据;
基于所述采样数据确定要被应用到所述第一数据信号的第二部分以补偿与所述通信链路相关联的相位变化的第一相位调节;
基于第一相位调节将第二相位调节应用到第二数据信号,以同样补偿与所述通信链路相关联的所述相位变化;以及
通过所述通信链路向所述第一收发器发射所述第二数据信号。
2.根据权利要求1所述的计算机实现方法,其中采样时钟配置为基于所述第一相位调节维持对所述第一数据信号的时钟数据恢复(CDR)锁定。
3.根据权利要求1所述的计算机实现方法,其中所述第一相位调节包括具有第一量级的正的或负的相位位移,并且所述第二相位调节包括实质上具有第一量级的负的或正的相位位移。
4.根据权利要求1所述的计算机实现方法,进一步包括:
基于所述第一相位调节和相位偏移将第三相位调节应用到第三数据信号;以及
通过所述通信链路向所述第一收发器发射所述第三数据信号。
5.根据权利要求4所述的计算机实现方法,其中所述相位偏移依据以下步骤来确定:
向所述第一收发器发射具有第一相位值的第一数据突发;
从所述第一收发器接收具有第二相位值的第二数据突发;以及
基于所述第一相位值和所述第二相位值之间的相位差计算所述相位偏移,其中所述相位偏移反映由与所述第一收发器相关联的数据路径所引起的相位改变。
6.根据权利要求1所述的计算机实现方法,进一步包括:
通过所述通信链路从所述第一收发器接收第三数据信号;
对所述第三数据信号的第三部分进行采样以产生附加的采样数据;
基于所述附加的采样数据确定要被应用到所述第三数据信号的第四部分以补偿与所述通信链路相关联的所述相位变化的第三相位调节;
确定所述第三相位调节未超过阈值,其中所述第三相位调节被存储为相位偏移;
通过所述通信链路向所述第一收发器发射第四数据信号而无需补偿与所述通信链路相关联的所述相位变化,其中所述相位偏移反映所述相位变化,并且其中所述第一收发器内的采样时钟配置为维持对所述第四数据信号的时钟数据恢复(CDR)锁定。
7.根据权利要求1所述的计算机实现方法,其中所述通信链路包括高速双向串行数据总线。
8.根据权利要求1所述的计算机实现方法,其中与所述通信链路相关联的所述相位变化是由与所述通信链路相关联的处理-电压-温度(PVT)波动引起的。
9.一种配置为通过通信链路向第一收发器发射数据的计算设备,包括:处理单元,其配置为:
通过所述通信链路从所述第一收发器接收第一数据信号;
对所述第一数据信号的第一部分进行采样以产生采样数据;
基于所述采样数据确定要被应用到所述第一数据信号的第二部分以补偿与所述通信链路相关联的相位变化的第一相位调节;
基于第一相位调节将第二相位调节应用到第二数据信号,以同样补偿与所述通信链路相关联的所述相位变化;以及
通过所述通信链路向所述第一收发器发射所述第二数据信号。
10.根据权利要求9所述的计算设备,其中采样时钟配置为基于所述第一相位调节维持对所述第一数据信号的时钟数据恢复(CDR)锁定。
CN201310750886.7A 2013-02-20 2013-12-31 用于优化通过通信链路所发射的数据信号的相位的技术 Pending CN103995792A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/772,157 2013-02-20
US13/772,157 US9407427B2 (en) 2013-02-20 2013-02-20 Technique for optimizing the phase of a data signal transmitted across a communication link

Publications (1)

Publication Number Publication Date
CN103995792A true CN103995792A (zh) 2014-08-20

Family

ID=51263726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310750886.7A Pending CN103995792A (zh) 2013-02-20 2013-12-31 用于优化通过通信链路所发射的数据信号的相位的技术

Country Status (4)

Country Link
US (1) US9407427B2 (zh)
CN (1) CN103995792A (zh)
DE (1) DE102013020813B4 (zh)
TW (1) TW201433902A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241384A (zh) * 2019-07-19 2021-01-19 上海复旦微电子集团股份有限公司 一种通用的高速串行差分信号分路电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110768664B (zh) * 2019-10-23 2023-12-26 新华三信息安全技术有限公司 数据采样方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020094786A1 (en) * 2001-01-16 2002-07-18 Shlomo Berliner Distance measurement using half-duplex RF techniques
US20090310667A1 (en) * 2006-04-04 2009-12-17 Hae-Chang Lee Phase control block for managing multiple clock domains in systems with frequency offsets
CN101610090A (zh) * 2008-06-20 2009-12-23 大唐移动通信设备有限公司 一种零中频发射机和校准零中频发射信号的方法
CN101651474A (zh) * 2008-08-12 2010-02-17 大唐移动通信设备有限公司 多天线零中频发射机及其校准方法
CN102136858A (zh) * 2010-01-25 2011-07-27 中国移动通信集团公司 一种基站校准方法和校准装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961862B2 (en) * 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices
US8274339B2 (en) 2010-04-29 2012-09-25 Intel Corporation Automatic frequency control architecture with digital temperature compensation
TWI411272B (zh) 2010-06-11 2013-10-01 Realtek Semiconductor Corp 接收機等化器校正裝置與方法
US9191190B2 (en) * 2011-04-29 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and apparatus for digital host-lock mode in a transceiver
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020094786A1 (en) * 2001-01-16 2002-07-18 Shlomo Berliner Distance measurement using half-duplex RF techniques
US20090310667A1 (en) * 2006-04-04 2009-12-17 Hae-Chang Lee Phase control block for managing multiple clock domains in systems with frequency offsets
CN101610090A (zh) * 2008-06-20 2009-12-23 大唐移动通信设备有限公司 一种零中频发射机和校准零中频发射信号的方法
CN101651474A (zh) * 2008-08-12 2010-02-17 大唐移动通信设备有限公司 多天线零中频发射机及其校准方法
CN102136858A (zh) * 2010-01-25 2011-07-27 中国移动通信集团公司 一种基站校准方法和校准装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241384A (zh) * 2019-07-19 2021-01-19 上海复旦微电子集团股份有限公司 一种通用的高速串行差分信号分路电路及方法

Also Published As

Publication number Publication date
TW201433902A (zh) 2014-09-01
US9407427B2 (en) 2016-08-02
US20140233612A1 (en) 2014-08-21
DE102013020813A1 (de) 2014-08-21
DE102013020813B4 (de) 2021-05-27

Similar Documents

Publication Publication Date Title
US10355888B2 (en) Selectabe-tap equalizer
US11949539B2 (en) Burst-tolerant decision feedback equalization
EP1151387B1 (en) Apparatus and method for topography dependent signaling
US8489912B2 (en) Command protocol for adjustment of write timing delay
US7477068B2 (en) System for reducing cross-talk induced source synchronous bus clock jitter
US11726947B2 (en) Interface device and method of operating the same
US8861667B1 (en) Clock data recovery circuit with equalizer clock calibration
US9880949B1 (en) Cross clock compensation between layers in peripheral component interconnect express
US10002090B2 (en) Method for improving the performance of synchronous serial interfaces
TWI417736B (zh) 用於控制高速雙向通訊之系統
WO2012078341A1 (en) Memory components and controllers that utilize multiphase synchronous timing references
US10523340B2 (en) Transmitting device and receiving device providing relaxed impedance matching
CN103995792A (zh) 用于优化通过通信链路所发射的数据信号的相位的技术
US20120317380A1 (en) Device and method for a half-rate clock elasticity fifo
US20220400035A1 (en) Latch circuit and equalizer including the same
US7440530B1 (en) Circuit for and method of optimizing the transmission of data on a communication channel
US12019876B1 (en) Feed forward training of memory interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140820

RJ01 Rejection of invention patent application after publication