CN103995687A

CN103995687A - 分级架构的ct探测器寄存器内容传输方法和ct探测器

Info

Publication number: CN103995687A
Application number: CN201410053963.8A
Authority: CN
Inventors: K.盖斯林格; A.格拉夫; E.戈茨; S.哈特曼
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2013-02-18
Filing date: 2014-02-18
Publication date: 2014-08-20
Anticipated expiration: 2034-02-18
Also published as: CN103995687B; DE102013202572B4; US9103919B2; US20140231663A1; DE102013202572A1

Abstract

本发明涉及一种用于传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA的被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的中间寄存器，通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA新的寄存器内容传送到下一个层级，通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中，并且在由中央控制器非同步传达读出指令的情况下，仅仅从寄存器表中读出所述寄存器内容。另外本发明还涉及一种用于执行该方法的CT-探测器。

Description

分级架构的CT探测器寄存器内容传输方法和CT探测器

技术领域

本发明涉及一种用于在中央控制器和与其相连的带有被称为FPGA的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中所述FPGA被划分为至少两个层级，并且在连续发生的CT-探测器的读取期间循环地超过一个层级来执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器和FPGA的第一层级之间执行写入指令和读出指令。

本发明另外还涉及CT-系统的CT-探测器，由中央控制单元通过寄存器内容的写入指令和读出指令来控制该CT-探测器，其中所述CT-探测器具有大量带有被称为层级之间彼此相连的FPGA的可自由编程模块的硬件组件，并且所述FPGA分别具有带有寄存器内容的寄存器。

背景技术

现有技术中普遍公知的CT-探测器具有多个带有可自由编程模块（=FPGA）的硬件组件。FPGA的不同信息（寄存器内容）在运行中必须由外部中央控制器来写入、读取和评估。该中央控制器仅仅拥有到CT-探测器的通讯连接。因此必须在CT-探测器中实现FPGA之间的内部连接路径，经过所述连接路径，中央控制器可以在任何时间访问所有寄存器。在此所述中央控制器以CT-探测器的固定反应时间为前提。因为用于寄存器访问的内部连接在单独的FPGA上长度不同，并且部分地无法直接访问相应的寄存器，对于不同寄存器的反应时间也取决于其层级而变化。在此由中央控制器所要求的最大反应时间部分地无法被遵守。

在此以“读取”方式进行两个层级之间的数据传输，相应于CT-探测器的一般时序行为（Timingverhalten）。由此为了克服每个层级需要分别的读取的持续时间（测量辐射的探测器元件的集成时间和读出时间）。为了从层级上相距遥远的FPGA到达寄存器，需要相应的数倍读取时间。

对此并行地在CT-探测器有内部的控制流程，其同样地同时评估其它FPGA的寄存器内容。为此必须始终集中地和直接地提供所有FPGA的最新的寄存器值。另外的要求是寄存器在多个并行工作的HW-组件中的同步应用。该“广播”访问应该由中央控制器仅通过寄存器访问实现。

在公知的CT-探测器中，中央控制器必须撤销多个更新命令，直至所希望的寄存器的内容能够在必要时向下经过多个层级应答并且往回传输，直至可供使用。借助该方案仅能艰难和缓慢地访问CT-探测器中的所有寄存器。另外该做法非常容易出错，因为为了内部控制流程，要将单独寄存器值添加到既有的数据传输段落上，以便快速和同步地达到所需要的寄存器内容。

借助现有技术中的探测器对于层级相距遥远的FPGA的直接访问是不可能的。在这里访问必须成本过高地经过寄存器组开始。该事实显著减小了用于对这样的FPGA进行访问的带宽。另外其使得控制复杂化，因为在这里始终需要更多的访问，直至可以对寄存器写入或读取。然而中央控制器的写入请求或读取请求应该能够立刻被处理。

发明内容

本发明因此要解决的技术问题是，发现一种用于在中央控制器和与其相连的硬件组件之间传输CT-探测器的分级相连的FPGA的寄存器内容的方法，其实现了FPGA的寄存器内容的时间上优化的访问。相应地本发明还要解决的技术问题是，发现一种改进的CT-系统的CT-探测器，在所述探测器中通过FPGA的寄存器内容的写入指令和读出指令控制中央控制单元。

该技术问题通过具有本发明技术特征的解决方案来解决。本发明还具有优选的改进方案。

发明人意识到，通过在CT-探测器的控制-FPGA中引入中央寄存器管理能够解决上面描述的问题。所述控制-FPGA拥有到中央控制器的直接物理连接。因此，它是在来自中央控制器的读取请求或写入请求时的第一联络对象（Ansprechpartner）。

在控制-FPGA中的中央寄存器管理在此如此被实施，即在表中内部保存所有位于CT-探测器中的寄存器的完整图像。为此，其不断地通过分离的高速连接自动地获取所有FPGA的最新寄存器内容，并且由此可以始终保证在控制-FPGA中有最新的寄存器值。如果现在从中央控制器中发出读取请求，这个请求可以立刻借助源自寄存器表中存储的寄存器图像的最新的值来操作。在写入请求的情况下，待写入值由中间寄存器中的控制FPGA接受并且直接签收。循环地工作的例行程序将源自中间寄存器的待写入的值经过内部连接自动地分配到正确的FPGA。

为了向外唯一地应答各自的FPGA的寄存器地址，中央寄存器管理为每个FPGA分配特定的“地址偏移”。也即是说，所有CT-探测器-寄存器彼此之间存在于线性定址中。现可以将单独的FPGA的寄存器直接定址。也即是说所有寄存器都可以仅仅借助一个访问被写入或被读取。在此完全取消了带有升级命令的复杂的处理和寄存器组。

为了同时和同步地访问多个FPGA-寄存器，可以设置额外的“广播”地址区域以供使用。然后如果在该地址区域写入，寄存器管理模组自动地将该写入指令与读取同步地分配给所有被涉及的FPGA。

概括而言这意味着，为了能直接提供在分级上彼此连接的FPGA的尽可能最新的寄存器内容而在最高层级层面（例如在控制单元或控制-FPGA中）维持一个表（寄存器表），在该表中位于更低分级的FPGA的所有寄存器内容被镜像。此外相应于在CT-探测器中的两个分级的层面之间的数据传输循环，所述数据传输循环与探测器的集成循环和读出循环（读取）被同步化，每次读取将位于更低一个层面的FPGA的寄存器内容逐步地分别向上一个层级传输，并且一旦抵达最高层级就记录在寄存器表中。随之会实现，在最高层级分别存在有寄存器表的尽可能最新的寄存器内容。该寄存器表可以非同步地由中央控制单元读出，并且随之没有延迟地供使用。

如果在CT-探测器中实现了超过两个FPGA的层级层面，则额外建议，将中间寄存器表添加到介于最高和最低层级之间的FPGA，从而在那里每次所有位于更低分级并且与分别的FPGA相连的FPGA的所有寄存器内容被镜像。以该方式然后使得每次读取时，寄存器内容分别向上一个层级被传输，从而在寄存器表中分别存在所有FPGA的寄存器内容，其中源自第n级层级的FPGA的寄存器内容具有n次读取的变更（Alter）。

额外地根据相应颠倒的图解将FPGA中新的待写入的寄存器内容经过分级层级由高到低地分配，其中当然不是每次将所有存在的寄存器内容，而是仅仅将实际待写入的寄存器内容在读取循环中由上往下地传输。相应地对于位于更低层分级的寄存器内容仅提供存储空间，在其中仅仅能够暂存带有相应的寄存器地址的待写入的寄存器内容。

相应于上面所描述的本发明的基本思路，由发明人建议一种用于在中央控制器和与其相连的分别带有至少一个被称为FPGA的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中所述FPGA被划分为至少两个层级，并且在连续发生的CT-探测器的读取期间循环地经由超过一个层级执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器和FPGA的第一层级之间执行写入指令和读出指令，其中根据本发明：

-所述第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的寄存器，

-通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA的新的寄存器内容传送到下一个层级，

-通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中，并且

-在由中央控制器非同步传达读出指令的情况下，仅仅从寄存器表中读出所述寄存器内容。

通过根据本发明的方法考虑了，在可非同步访问的探测器的配件中保存所有位于更低分级的FPGA的所有最大程度的最新的寄存器内容，而不必在请求时首先越过多次读取将请求指令经过层级层面传送和然后将所请求的寄存器内容艰难地逐步地在分级上向上传输。如此产生了反应时间的大幅收益。

发明人另外还对于分级复杂的CT-探测器的结构的情况建议：

-将FPGA至少划分为三个层级，其中至少有一个介于第一层级和最后层级之间的中间层级，

-在所述至少一个中间层级中，在分别的至少一个中间寄存器上写入分别位于更低层分级的FPGA的寄存器内容，并且每次读取时被传输到下一个更低的层级，和另外

-在分别的中间寄存器表中，每次读取时重新记录位于更低分级的FPGA的读出的寄存器内容，并且每次读取时传输到下一个更高的层级。

还具有优势的是，在每次读取期间分别进行毗邻的层级的寄存器内容的双向传输。

另外在每个寄存器表中应该将所有相连的并且位于更低层分级的FPGA的寄存器内容进行备份，并且在超过两个层级的情况下也在每个中间寄存器表中备份所有相连的并且位于更低层分级的FPGA的寄存器内容。

除了根据本发明的方法以外发明人还建议CT-系统的CT-探测器的改进，其由中央控制单元通过寄存器内容的写入指令和读出指令来控制，其中所述CT-探测器具有大量带有层级彼此之间相连的被称为FPGA的可自由编程模块的硬件组件，并且所述FPGA分别具有带有寄存器内容的寄存器。所述根据本发明的改进在于，在第一层级中设置至少一个控制单元，其具有用于位于更低层分级的FPGA被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的寄存器。

CT-探测器的扩展可以具有优势在于，设置至少一种工具，借助其在运行中使得通过每一次新的CT-探测器的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA新的寄存器内容传送到下一个更低的层级。

具体地可以在该步骤中给出，功能上定义的工具例如由相应的软件组成，所述软件在CT-探测器的运行中执行所要求的功能。替代地，如其在FPGA中典型的一样，当然也可以通过固定连线的电路来实施这样的编程。

另外还建议，存在至少一种装备，借助其通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中。

此外还建议，设置至少一种工具，借助其在由中央控制器非同步传达读出指令的情况下，仅仅从控制单元的寄存器表中读出寄存器内容。

对于分级复杂的CT-探测器的结构的情况发明人另外还建议：

-所述FPGA被至少划分为三个层级，其中至少有一个介于第一和最后层级之间的中间层级，

-在所述至少一个中间层级中，在至少一个FPGA中设置了至少一个用于分别位于更低层分级的FPGA的寄存器内容的中间寄存器，并且

-在所述至少一个中间层级中，在至少一个FPGA中存储了至少一个用于位于更低分级的FPGA的被读出的寄存器内容的中间寄存器表。

通过该构造在中间层级，也就是在除了第一和最后一级以外的所有分级层级，保持中间寄存器表和中间寄存器，在其中分别将源自于在分级上更低布置的FPGA的或者说待写入的寄存器内容暂存，以便它们借助分别的下一次读取可以被传输到下一个层级。

还具有优势的是，在每个寄存器表中备份有所有相连的并且位于更低层分级的FPGA的寄存器内容，并且另外在每个中间寄存器表中备份有所有相连的并且位于更低层分级的FPGA的寄存器内容。

附图说明

以下结合优选实施例借助附图更进一步阐述本发明，其中仅仅示出便于理解本发明的必需的技术特征。以下附图标记被使用：1：CT-系统；2：X射线发射器；3：探测器；4：X射线发射器；5：探测器；5.1：控制-FPGA；5.1.1：寄存器表；5.1.2：寄存器；5.2.1-5.2.n；5.3.1-5.3.m：位于低一个层级的FPGA；5.2.2.1-5.2.3.1：中间寄存器表；5.2.2.2,5.2.3.2：中间寄存器；6：机架外壳；7：患者；8：患者卧榻；9：系统轴；10：控制和计算单元；DE₁-DE_k：探测器元件；DMAR：控制和操控电路板；SBPL_h：信号背板高（Signal back plane high）；SBPL_l：信号背板低；MBPL₁-MBPL_m：模组背板；Prg₁-Prg_n：计算机程序；R：寄存器；ZM：中央寄存器管理；I、II、III：层级。

其中：

图1表示带有根据本发明的CT-探测器的CT-系统，

图2表示带有在两个层级I到II分级布置的FPGA的CT-探测器，

图3表示带有在三个层级I到III分级布置的FPGA的CT-探测器，和

图4表示带有按照图3的关于硬件组件划分的分级架构的CT-探测器

具体实施方式

图1示出CT-系统1，具有公知的结构，由机架外壳6、位于其中的机架、在其上的一个或多个（在这里是两个）CT-探测器3和5以及两个分别与CT-探测器相对布置的X射线发射器2和4组成。另外图1还示出患者卧榻8，在其上可以布置有患者7，以便为了通过测量场扫描而在旋转的发射器/探测器-系统之间移动。

CT-系统通过计算和控制单元10来控制，其也承担对于CT-探测器的中央控制的任务。关于CT-系统1，为了说明CT-探测器根据本发明的结构，给出了由32行的CT-探测器5的象征性的剖视图。在此CT-探测器的结构对应于下面以图3和4准确描述的根据本发明的CT-探测器的架构。

如同之前阐述的本发明的核心在于，将位于更低分级的并不可直接联络的FPGA的寄存器在最高的层级层面镜像并且持续更新，从而可以由中央控制器在任何时间并且不必注意循环读取地进行对于所镜像的寄存器内容的访问。为此可以将对应于中央控制器和FPGA的编程的程序Prg₁-Prg_n作为工具来设计。

在图2中图示性示出了根据本发明布置的CT-探测器5。所述CT-探测器5通过通讯连接与中央控制器10相连，经过所述连接一方面可以将待写入的寄存器内容由中央控制器10传输到探测器5，另一方面可以请求在探测器中分级地通过其它通讯连接进行通信的FPGA的寄存器内容。在这里示出的实施中，CT-探测器5具有两个层级I和II，其中第一最高层级I通过控制-FPGA5.1构成。该控制-FPGA5.1根据本发明具有带有用于镜像所有位于更低层级的FPGA的寄存器表5.1.1和用于暂存寄存器内容的寄存器5.1.2的中央寄存器管理ZM，所述寄存器内容的值通过中央控制器单元被传输到控制-FPGA5.1，以便记录在更低层级的FPGA的寄存器中。

如果控制-FPGA5.1从中央控制器获得新的待写入的寄存器内容，则这些内容将在寄存器5.1.2中直至下一次读取前被暂存，并且然后借助下一次读取循环被传输到下一个层级的定址的FPGA，并且在那里被写入到寄存器。

如果控制-FPGA5.1获得关于在分级上位于更低一级的FPGA5.2.1至5.2.n的诸多寄存器R中的一个的最新寄存器内容的请求，则不必单独取得该寄存器内容，而是可以直接从寄存器表5.1.1中提取。以此方式实现了对于分级联接的FPGA的寄存器内容的极其快速的外部访问。

在广泛的带有三个或更多层级的分级的情况下，需要额外提供用于待传输的寄存器内容的暂存可能性。示例性的带有三个层级的CT-探测器的实施在图3示出。原则上所述视图对应于图2，然而在FPGA5.2.1至5.2.4之外还额外存在FPGA5.3.1至5.3.m，其构成第三层级III并且分别通过通讯线路与FPGA5.2.2和5.2.3中的一个相连。一个非最终分级的层级的与其它更低层级的FPGA通信的每一个FPGA（在这里是5.2.2和5.2.3）额外具有中间寄存器表5.2.2.1或5.2.3.1和中间寄存器5.2.2.2或5.2.3.2。

通过此种配置的CT-探测器现可以借助位于非最终分级的层级的FPGA中的中间寄存器表包括相应实施的编程逐步地和借助读取连续地将在分级中布置在上面的寄存器表持续更新，从而对于所有（也包括分级相距较远的）FPGA的寄存器内容可以专门地由中央控制器请求，而不必须首先将读出指令通过多次读取“向下”传输，然后将所请求的寄存器内容“向上”传输。在请求寄存器内容时的时间响应由此被显著加速。

图4将源自图3的根据本发明的CT-探测器的示例性的硬件侧的架构再一次以详尽的硬件组件的视图示出。探测器5在其硬件侧的结构中具有控制和操控电路板DMAR，在其中有带有中央寄存器管理ZM（表示第一层级）的控制-FPGA5.1和来自第二层级的两个另外的FPGA5.2.1和5.2.4。另外两个所谓的“信号背板”SBPL_h和SBPL_l,（角标h和l表示高和低）直接通过数据线路与控制和操控电路板DMAR相连，其中每个信号背板表示一个自己的硬件组件。每个信号背板SBPL_h和SBPL_l又在分级上与多个（在这里是六个）模组背板MBPL₁至MBPL₆或者MBPL₇至MBPL_m数据技术地相连。在此每个模组背板MBPL₁至MBPL_m分别集成了FPGA5.3.1至5.3.m。出于清晰性的原因，在该附图中将单独FPGA的内部结构不再具体地配备附图标记，而是仅仅绘图地显示。然而其对应于图3中的FPGA的结构。

还要补充的是在探测器5的底部示出一系列探测器元件DE₁至DE_k。对此指出，在这上面示出的硬件架构不是用于探测器元件的读出而是用于控制。在文章中所描写的寄存器内容的读出仅涉及到CT-探测器的控制而不传输剂量信息。所述源自探测器元件的剂量数据的读出通过单独的、在这里未示出的数据路径进行。

总的说来本发明建议了一种用于传输带有分级的硬件架构的CT-探测器的寄存器内容的方法和一种这样的CT-探测器，其中第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的中间寄存器，通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA的新的寄存器内容传送到下一个层级，通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中，并且在由中央控制器非同步传达读出指令的情况下，仅仅从寄存器表中读出所述寄存器内容。

尽管本发明通过优选的实施例在细节上具体地被描述，但本发明并不被所公开的示例所限制。其它变体也可以由专业技术人员由此推导出来，而不脱离本发明的保护范围。

Claims

1.一种用于在中央控制器（10）和与其相连的分别带有至少一个被称为FPGA（5.1；5.2.1-5.2.n）的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器（5）的寄存器内容的方法，其中所述FPGA（5.1；5.2.1-5.2.n）被划分为至少两个层级（I，II），并且在连续发生的CT-探测器（5）的读取期间，循环地超过一个层级执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器（10）和FPGA（5.1；5.2.1-5.2.n）的第一层级（I）之间执行写入指令和读出指令，其特征在于：

1.1所述第一层级（I）通过控制单元（5.1）构成，其包括用于位于更低层分级的FPGA（5.2.1-5.2.n）的被读出的寄存器内容的寄存器表（5.1.1）和用于待写入的寄存器内容的寄存器（5.1.2），

1.2通过每一次新的读取，将在分别的先前的读取期间从中央控制器（10）到达控制单元（5.1）的对于位于更低分级的FPGA（5.2.1-5.2.n）新的寄存器内容传送到下一个层级（II），

1.3通过每一次新的读取，将所有位于更低层分级的FPGA（5.2.1-5.2.n）的寄存器内容更新地记录在控制单元（5.1）的寄存器表（5.1.1）中，并且

1.4在由中央控制器（10）非同步传达读出指令的情况下，仅仅从寄存器表（5.1.1）中读出所述寄存器内容。

2.根据权利要求1所述的方法，其特征在于：

2.1所述FPGA（5.2.1-5.2.n，5.3.1-5.3.m）被至少划分为三个层级（I，II，III），其中至少有一个介于第一和最后层级之间的中间层级（II），

2.2在所述至少一个中间层级（II）中，在分别的至少一个中间寄存器上写入分别位于更低层分级的FPGA（5.3.1-5.3.m）的寄存器内容，并且每次读取时被传输到下一个更低的层级（III），和另外

2.3在分别的中间寄存器表（5.2.2.1，5.2.3.1）中，在每次读取时重新记录位于更低分级的FPGA（5.3.1-5.3.m）的读出的寄存器内容，并且每次读取时传输到下一个更高的层级（II）。

3.根据上述权利要求1或2所述的方法，其特征在于，在每次读取期间分别进行毗邻的层级（I，II，III）的寄存器内容的双向传输。

4.根据上述权利要求1至3中任一项所述的方法，其特征在于，在每个寄存器表（5.1.1）中备份有所有相连的并且位于更低层分级的FPGA（5.2.1-5.2.n，5.3.1-5.3.m）的寄存器内容。

5.根据上述权利要求2至4中任一项所述的方法，其特征在于，在每个中间寄存器表（5.2.2.1，5.2.3.1）中备份有所有相连的并且位于更低层分级的FPGA（5.3.1-5.3.m）的寄存器内容。

6.一种CT-系统（1）的CT-探测器（5），由中央控制单元（10）通过寄存器内容的写入指令和读出指令来控制，其中所述CT-探测器（5）具有大量带有彼此分层地相连的被称为FPGA（5.1；5.2.1-5.2.n；5.3.1-5.3.m）的可自由编程模块的硬件组件（DMAR,SBPL_h,SBPL_l,MBPL_l-MBPL_m），并且所述FPGA（5.1；5.2.1-5.2.n；5.3.1-5.3.m）分别具有带有寄存器内容的寄存器（R），其特征在于：

6.1在第一层级（I）中设置至少一个控制单元（5.1），其具有用于位于更低层分级的FPGA（5.2.1-5.2.n）的被读出的寄存器内容的寄存器表（5.1.1）和用于待写入的寄存器内容的寄存器（5.1.2）。

7.根据权利要求6所述的CT-探测器（5），其特征在于，设置至少一种工具，借助其在运行中使得通过每一次新的CT-探测器（5）的读取，将在分别的先前的读取期间从中央控制器（10）到达控制单元（5.1）的对于位于更低分级的FPGA（5.2.1-5.2.n）新的寄存器内容传送到下一个更低的层级（II）。

8.根据权利要求6或7所述的CT-探测器（5），其特征在于，设置至少一种工具，借助其使得通过每一次新的读取，将所有位于更低层分级的FPGA（5.2.1-5.2.n）的寄存器内容更新地记录在控制单元（5.1）的寄存器表（5.1.1）中。

9.根据权利要求6至8中任一项所述的CT-探测器（5），其特征在于，设置至少一种工具，借助其使得在由中央控制器（10）非同步传达读出指令的情况下，仅仅从控制单元（5.1）的寄存器表（5.1.1）中读出所述寄存器内容。

10.根据权利要求6至9中任一项所述的CT-探测器（5），其特征在于：

10.1所述FPGA（5.2.1-5.2.n，5.3.1-5.3.m）被至少划分为三个层级（I，II，III），其中至少有一个介于第一和最后层级之间的中间层级（II），

10.2在所述至少一个中间层级（II）中，在至少一个FPGA（5.2.2，5.2.3）中设置了至少一个用于分别位于更低层分级的FPGA（5.3.1-5.3.m）的寄存器内容的中间寄存器（5.2.2.2，5.2.3.2），并且

10.3在所述至少一个中间层级（II）中，在至少一个FPGA（5.2.2，5.2.3）中存储了至少一个用于位于更低分级的FPGA（5.3.1-5.3.m）的被读出的寄存器内容的中间寄存器表（5.2.2.1，5.2.3.1）。

11.根据权利要求6至10中任一项所述的CT-探测器（5），其特征在于，在每个寄存器表（5.1.1）中备份了所有相连的并且位于更低分级的FPGA（5.2.1-5.2.n，5.3.1-5.3.m）的寄存器内容。

12.根据权利要求10或11中任一项所述的CT-探测器（5），其特征在于，在每个中间寄存器表（5.2.2.1，5.2.3.1）中备份了所有相连的并且位于更低分级的FPGA（5.3.1-5.3.m）的寄存器内容。