CN103984653B - 控制方法、存储器控制器与数据传输系统 - Google Patents

Abstract

本发明实施例提供一种控制方法、存储器控制器与数据传输系统。此控制方法包括：接收来自主机系统的一个指令；依据此指令的一个指令码来判断这个指令是否为设置指令；分析此设置指令包括的多个动作信息及相对应这些动作信息的执行顺序；以及根据此执行顺序来执行这些动作信息，其中每一个动作信息是用以要求可复写式非易失性存储器模块执行一预定动作。因此，可以动态地扩充存储器储存装置提供的功能。

Description

控制方法、存储器控制器与数据传输系统

技术领域

本发明涉及一种控制方法，尤其涉及一种可复写式非易失性存储器模块的控制方法、存储器控制器与数据传输系统。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快速存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，可复写式非易失性存储器模块是被一个存储器控制器所控制。存储器控制器会提供多个指令给一个主机系统，并且一个主机系统可以下达这些指令给此存储器控制器来控制可复写式非易失性存储器模块。然而，这些指令是在生产存储器控制器的过程中就已被固定的。若存储器控制器的生产者要加入的新指令以满足特定的功能，则必须要重新设计存储器控制器，此步骤是非常冗长且没有弹性的。因此，如何能够动态地扩充存储器控制器所提供的功能，为此领域技术人员所关心的议题。

发明内容

本发明实施例提供一可复写式非易失性存储器模块的控制方法、存储器控制器与数据传输系统，可以动态地扩充存储器控制器提供的功能。

本发明实施例提出一种可复写式非易失性存储器模块的控制方法，包括：接收来自主机系统的一个第一指令；依据第一指令的一个第一指令码判断第一指令是否为设置指令；分析此设置指令包括的多个第一动作信息及相对应这些第一动作信息的第一执行顺序；以及根据第一执行顺序来执行第一动作信息，其中每一个第一动作信息是用以要求可复写式非易失性存储器模块执行一预定动作。

在本发明实施例中，上述的控制方法还包括：接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息，第二指令码相同于第一指令码，第二动作信息相同于第一动作信息，并且相对应第二动作信息的第二执行顺序与第一执行顺序不同。

在本发明实施例中，上述的控制方法还包括：接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息，第二指令码相同于第一指令码，第二动作信息的其中之一不同于上述的第一动作信息，并且相对应第二动作信息的第二执行顺序相同于第一执行顺序。

在本发明实施例中，上述的控制方法还包括：将第一动作信息的执行结果传送至主机系统。

在本发明实施例中，上述的控制方法还包括：根据第一动作信息与第一执行顺序建立一新指令；以及将此新指令储存在可复写式非易失性存储器当中。

在本发明实施例中，上述的控制方法还包括；接收来自主机系统的一执行指令；以及根据此执行指令来执行上述的新指令。

在本发明实施例中，上述的可复写式非易失性存储器模块包括多个实体擦除单元。此控制方法还包括：将这些实体擦除单元至少划分出一数据区与一隐藏区；以及设置多个逻辑地址以映射至数据区中的实体擦除单元。上述将新指令储存在可复写式非易失性存储器当中的步骤包括：将新指令储存在隐藏区当中。

以另外一个角度来说，本发明实施例提出一种数据传输系统，包括主机系统与存储器储存装置。存储器储存装置包括了可复写示非易失性存储器模块。存储器储存装置是用以接收来自主机系统的一个第一指令，并且依据第一指令的一个第一指令码判断第一指令是否为一设置指令。存储器储存装置也用以分析此设置指令包括的多个第一动作信息及相对应第一动作信息的一个第一执行顺序，并且根据第一执行顺序执行这些第一动作信息。其中每一个第一动作信息是用以要求可复写式非易失性存储器模块执行一个预定动作。

在本发明实施例中，上述的存储器储存装置更用以接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息，第二指令码相同于第一指令码，第二动作信息相同于第一动作信息，并且相对应第二动作信息的一个第二执行顺序与第一执行顺序不同。

在本发明实施例中，上述的存储器储存装置更用以接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息。第二指令码是相同于第一指令码，第二动作信息的其中之一不同于第一动作信息，并且相对应第二动作信息的一个第二执行顺序相同于第一执行顺序。

在本发明实施例中，上述的存储器储存装置更用以将第一动作信息的一执行结果传送至主机系统。

在本发明实施例中，上述的存储器储存装置更用以根据第一动作信息与第一执行顺序建立一新指令，并且将新指令储存在可复写式非易失性存储器当中。

在本发明实施例中，上述的存储器储存装置更用以接收来自主机系统的一执行指令，并且根据此执行指令来执行新指令。

在本发明实施例中，上述的可复写式非易失性存储器模块包括多个实体擦除单元。存储器储存装置更用以将实体擦除单元至少划分出一数据区与一隐藏区，以及设置多个逻辑地址以映射至数据区中的实体擦除单元。上述的新指令是储存在隐藏区当中。

以另外一个角度来说，本发明实施例提出一种存储器控制器，用于控制一可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括多个实体擦除单元。存储器控制器包括主机接口、存储器接口与存储器管理电路。主机接口是用以耦接至一主机系统。存储器接口是用以耦接至可复写式非易失性存储器模块。存储器管理电路是耦接至主机接口与存储器接口，用以接收来自主机系统的一个第一指令，并且依据第一指令的一个第一指令码判断第一指令是否为一设置指令。存储器管理电路也用以分析设置指令包括的多个第一动作信息及相对应第一动作信息的一个第一执行顺序，并且根据第一执行顺序执行第一动作信息。其中每一个第一动作信息是用以要求可复写式非易失性存储器模块执行一预定动作。

在本发明实施例中，上述的存储器管理电路更用以接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息。第二指令码是相同于第一指令码，第二动作信息是相同于第一动作信息，并且相对应第二动作信息的一个第二执行顺序与第一执行顺序不同。

在本发明实施例中，上述的存储器管理电路更用以接收来自主机系统的一个第二指令。此第二指令包括一个第二指令码及多个第二动作信息。第二指令码是相同于第一指令码，第二动作信息的其中之一不同于第一动作信息，并且相对应第二动作信息的一个第二执行顺序相同于第一执行顺序。

在本发明实施例中，上述的存储器管理电路更用以将第一动作信息的一执行结果传送至主机系统。

在本发明实施例中，上述的存储器管理电路更用以根据第一动作信息与第一执行顺序建立一新指令，并且将新指令储存在可复写式非易失性存储器当中。

在本发明实施例中，上述的存储器管理电路更用以接收来自主机系统的一执行指令，并且根据此执行指令来执行新指令。

在本发明实施例中，上述的存储器管理电路更用以将实体擦除单元至少划分出一数据区与一隐藏区，以及设置多个逻辑地址以映射至数据区中的实体擦除单元。上述的新指令是储存在隐藏区当中。

基于上述，在本发明实施例所提出的可复写式非易失性存储器模块的控制方法、存储器储存装置与数据传输系统中，主机系统可以通过设置指令来传送特定的动作信息给存储器存储器储存装置，使得存储器储存装置所提供的功能可被动态地扩充。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A是本发明实施例的主机系统与存储器储存装置；

图1B是本发明实施例的电脑、输入/输出装置与存储器储存装置的示意图；

图1C是本发明实施例的主机系统与存储器储存装置的示意图；

图2是图1A所示的存储器储存装置的结构示意图；

图3是本发明实施例的存储器控制器的结构示意图；

图4是本发明实施例的管理可复写式非易失性存储器模块的范例示意图；

图5是本发明实施例的传送设置指令的示意图；

图6是本发明实施例的可复写式非易失性存储器模块的控制方法的流程图。

【附图标记说明】

1000：主机系统；

1100：电脑；

1102：微处理器；

1103：操作系统；

1104：随机存储器；

1105：应用程序；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：移动存储器；

1214：存储卡；

1216：固态硬盘；

1310：数码相机；

1312：SD卡；

1314：MMC卡；

1316：记忆棒；

1318：CF卡；

1320：嵌入式储存装置；

100：存储器储存装置；

102：连接器；

104：存储器控制器；

106：可复写式非易失性存储器模块；

304(0)～304(R)：实体擦除单元；

202：存储器管理电路；

204：主机接口；

206：存储器接口；

252：缓冲存储器；

254：电源管理电路；

256：差错校验电路；

402：数据区；

404：隐藏区；

410(0)～410(D)：逻辑地址；

500：数据传输系统；

502(0)～502(E)：动作信息；

504(0)～504(F)：指令；

S602、S604、S606、S608、S610：可复写式非易失性存储器模块的控制方法的步骤。

具体实施方式

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1A是本发明实施例的主机系统与存储器储存装置。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存储器(random access memory，RAM)1104、系统总线1108与数据传输接口1110。操作系统1103与应用程序1105会被载入至随机存储器1104并且被微处理器1102执行。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件耦接。通过微处理器1102、随机存储器1104与输入/输出装置1106的操作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的移动存储器1212、存储卡1214或固态硬盘(Solid StateDrive，SSD)1216等的可复写式非易失性存储器储存装置。

一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以计算机系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统的基板上。

图2是图1A所示的存储器储存装置的结构示意图。

请参照图2，存储器储存装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。

在本实施例中，连接器102是兼容于通用串行总线(Universal Serial Bus，USB)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment，SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment，PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express，PCI Express)标准、安全数字(SecureDigital，SD)接口标准、超高速一代(Ultra High Speed-I，UHS-I)接口标准、超高速二代(Ultra High Speed-II，UHS-II)接口标准、记忆棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi Media Card，MMC)接口标准、嵌入式多媒体储存卡(Embedded MultimediaCard，eMMC)接口标准、通用快速存储器(Universal Flash Storage，UFS)接口标准、小型快速(Compact Flash，CF)接口标准、集成设备电路接口(Integrated Device Electronics，IDE)标准或其他适合的标准。

存储器控制器104用以执行以硬件形式或固件形式实现的多个逻辑门电路或指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与擦除等操作。

可复写式非易失性存储器模块106是耦接至存储器控制器104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体擦除单元304(0)～304(R)。例如，实体擦除单元304(0)～304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体擦除单元分别具有多个实体程序化单元，并且属于同一个实体擦除单元的实体程序化单元可被独立地写入且被同时地擦除。例如，每一实体擦除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于此，每一实体擦除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。

更详细来说，实体擦除单元为擦除的最小单位。亦即，每一实体擦除单元含有最小数目之一并被擦除的记忆胞。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本实施例中，每一个实体程序化单元的数据比特区中会包含4个实体存取地址，且一个实体存取地址的大小为512字节(byte，B)。然而，在其他实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，实体擦除单元为实体区块，并且实体程序化单元为实体页面或实体扇。

在本实施例中，可复写式非易失性存储器模块106为多阶记忆胞(Multi LevelCell，MLC)NAND型快速存储器模块，即一个记忆胞中可储存至少2个比特数据。然而，本发明不限于此，可复写式非易失性存储器模块106亦可是单阶记忆胞(Single Level Cell，SLC)NAND型快速存储器模块、复数阶记忆胞(Trinary Level Cell，TLC)NAND型快速存储器模块、其他快速存储器模块或其他具有相同特性的存储器模块。

图3是本发明实施例的存储器控制器的结构示意图。

请参照图3，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制器104的整体操作。具体来说，存储器管理电路202具有多个指令，并且在存储器储存装置100操作时，这些指令会被执行以进行数据的写入、读取与擦除等操作。以下说明存储器管理电路202的操作时，等同于说明存储器控制器104的操作，以下并不在赘述。

在本实施例中，存储器管理电路202的指令是以固件形式来实现。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且这些指令是被烧录至此只读存储器中。当存储器储存装置100操作时，这些指令会由微处理器单元来执行以进行数据的写入、读取与擦除等操作。

在本发明另一实施例中，存储器管理电路202的指令亦可以程序码形式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制器104被使能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的指令载入至存储器管理电路202的随机存储器中。之后，微处理器单元会运行这些指令以进行数据的写入、读取与擦除等操作。

主机接口204是耦接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本实施例中，主机接口204是兼容于USB标准。然而，必须了解的是本发明不限于此，主机接口204亦可以是兼容于PATA标准、IEEE1394标准、PCI Express标准、SATA标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是耦接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。

在本发明实施例中，存储器控制器104还包括缓冲存储器252、电源管理电路254与差错校验电路256。

缓冲存储器252是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。

电源管理电路254是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。

差错校验电路256是耦接至存储器管理电路202并且用以执行差错校验程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，差错校验电路256会为对应此写入指令的数据产生对应的差错校验码(Error Checkingand Correcting Code，ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的差错校验码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的差错校验码，并且差错校验电路256会依据此差错校验码对所读取的数据执行差错校验程序。

图4是本发明实施例的管理可复写式非易失性存储器模块的范例示意图。

必须了解的是，在此描述可复写式非易失性存储器模块106的实体擦除单元的操作时，以“提取”、“划分”、”关联”等词来操作实体擦除单元是逻辑上的概念。也就是说，可复写式非易失性存储器模块的实体擦除单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块的实体擦除单元进行操作。

请参照图4，存储器控制器104可将可复写式非易失性存储器模块的实体擦除单元304(0)～304(R)逻辑地分组为多个区域，例如为数据区402与隐藏区404。数据区402的实体擦除单元是用以储存来自于主机系统1000的数据。一般来说，主机系统1000上的操作系统1103可以存取数据区402中的实体擦除单元，但不会存取隐藏区404中的实体擦除单元。隐藏区404中的实体擦除单元可用以储存来自应用程序1105的数据或是存储器控制器104操作时产生的数据。值得注意的是，存储器管理电路202也可以将实体擦除单元304(0)～304(R)划分出系统区、闲置区、取代区或是其他区域，本发明并不在此限。简单来说，逻辑上属于系统区的实体擦除单元是用以记录系统数据，其中此系统数据包括关于存储器芯片的制造商与型号、存储器芯片的实体擦除单元数、每一实体擦除单元的实体页面数等。逻辑上属于取代区中的实体擦除单元是替代实体擦除单元。例如，可复写式非易失性存储器模块于出厂时会预留4％的实体擦除单元作为更换使用。也就是说，当取代区以外的实体擦除单元损毁时，预留于取代区中的实体擦除单元是用以取代损坏的实体擦除单元。在其它实施例中，上述的系统区与隐藏区404亦可以合并被使用，本发明并不在此限。

在本实施例中，存储器管理电路202会配置逻辑地址410(0)～410(D)以利于在数据区402中的实体擦除单元中进行数据存取。例如，当存储器储存装置100被操作系统1110通过文件系统(例如，FAT32)格式化时，逻辑地址410(0)～410(D)分别地映射至数据区402的实体擦除单元304(0)～304(A)。在此，存储器管理电路202会建立逻辑地址-物理擦除单元映射表(logical address-physical erasing unit mapping table)，以记录逻辑地址与物理擦除单元之间的映射关系。在此实施例中，每一个逻辑地址410(0)～410(D)的大小是相同于一个实体擦除单元304(0)～304(A)的大小，即逻辑地址亦可被称为逻辑区块地址(logical block address，LBA)。然而，在其他实施例中，逻辑地址410(0)～410(D)也可以是一个实体程序化单元的大小或是其他大小，本发明并不在此限定。

存储器管理电路202会提供用于可复写式非易失性存储器106的多个指令给主机系统1000，使操作系统1103可以通过这些指令存取数据区402中的数据。应用程序1105也可以通过操作系统1103下达这些指令来执行一些特殊的操作。例如，这些指令可以包括读取指令、写入指令、用以设定使用者密码的指令、用以设定某些实体擦除单元为只读的指令、或是其他指令，本发明并不限制这些指令的内容。特别的是，存储器管理电路202还会提供多个动作信息给主机系统1000，应用程序1105可以根据这些动作信息来完成特定的功能。具体来说，每一个动作信息是用以要求可复写式非易失性存储器106执行一个预定动作。这些预定动作可要求可复写式非易失性存储器106来读取数据、写入数据或者是擦除一实体擦除单元，但本发明并不限制这些预定动作的内容。当存储器管理电路202所提供的指令并不能达到一个特定的功能时，应用程序1105会挑选至少一个动作信息并且决定这些动作信息的一个执行顺序。应用程序1105会将挑选的动作信息以及决定出的执行顺序通过一个设置指令传送给存储器管理电路202。存储器管理电路202便可以根据此设置指令来完成特定的功能。

图5是本发明实施例的传送设置指令的示意图。

请参照图5，数据传输系统500包括了主机系统1000与存储器储存装置100。存储器管理电路202会提供用于可复写式非易失性存储器106的动作信息502(0)～502(E)与指令504(0)～504(F)给主机系统1000。每一个指令504(0)～504(F)会包括一个指令码，此指令码是用以表示指令的种类(例如，写入指令或是读取指令)。当存储器管理电路202从主机系统1000接收到一个第一指令时，会根据此第一指令的指令码(亦称第一指令码)来判断此第一指令是否为设置指令。若第一指令为设置指令，存储器管理电路202会继续分析此设置指令以取得多个动作信息与这些动作信息的执行顺序。举例来说，应用程序1105传送的设置指令包括了动作信息502(1)与502(E)(亦称第一动作信息)。在接收到此设置指令以后，存储器管理电路202会分析此设置指令以取得动作信息502(1)与502(E)的执行顺序(亦称第一执行顺序)。存储器管理电路202会根据此第一执行顺序来执行动作信息502(1)与502(E)。若执行动作信息502(1)与502(E)后产生了一个执行结果，则存储器管理电路202也会将此执行结果传送回主机系统1000。

在本发明实施例中，应用程序1105可传送多个设置指令给存储器管理电路202，并且这些设置指令可包括不同的动作信息或者是不同的执行顺序。举例来说，存储器管理电路202会接收来自于主机系统1000的一个第二指令。此第二指令的指令码相同于上述第一指令的指令码(即，第二指令也是设置指令)。此第二指令会包括多个第二动作信息。在一实施例中，这些第二动作信息是相同于第一指令中的第一动作信息，但是对应于第二动作信息的执行顺序(亦称第二执行顺序)不同于对应于第一动作信息的执行顺序。在另一实施例中，对应于第二动作信息的执行顺序是相同于对应于第一动作信息的执行顺序，但是第二动作信息的其中之一不同于任意一个第一动作信息。换句话说，应用程序1105可以挑选任意的动作信息，并且决定任意的执行顺序。其中值得说明的是，执行顺序可为动作信息的排列顺序，或于设置指令中另以一码段来提供此动作信息的排列顺序，亦或以另一独立于设置指令的排序指令来提供相对应于此动作信息的排列顺序。

在本发明实施例中，在接收到第一指令以后，存储器管理电路202会根据动作信息502(1)与502(E)以及其执行顺序来建立一个新指令。此新指令中至少会包括动作信息502(1)与502(E)，并且此新指令不同于指令504(0)～504(F)。存储器管理电路202会将此新指令储存在可复写式非易失性存储器模块106当中。例如，存储器管理电路202会将此新指令储存在隐藏区404(如图4所示)的实体擦除单元当中。当应用程序1105需要此新指令对应的功能时，应用程序1105会传送一个执行指令给存储器管理电路202，用以指示执行此新指令。存储器管理电路202在接收到此执行指令以后，便会执行上述的新指令。如此一来，此新指令便可以重复地被执行。

图6是本发明实施例的可复写式非易失性存储器模块的控制方法的流程图。

请参照图6，在步骤S602中，接收来自主机系统的第一指令。在步骤S604中，依据第一指令的指令码判断第一指令是否为一设置指令。若步骤S604的结果为是，分析此设置指令包括的动作信息及这些动作信息的执行顺序(步骤S606)，以及根据此执行顺序执行设置指令中的动作信息(步骤S608)。若步骤S604的桔果为否，执行第一指令(步骤S610)。然而，图6中各步骤已详细说明如上，在此便不再赘述。

综上所述，本发明实施例所提出的控制方法、存储器控制器与数据传输系统，可以将多个动作信息通过设置指令传送给存储器储存装置，使存储器储存装置可根据特定的执行顺序来执行这些动作信息以提供一个特定的功能。如此一来，存储器储存装置提供的功能可以动态地被扩充。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种可复写式非易失性存储器模块的控制方法，其特征在于，包括：

接收来自一主机系统的一第一指令；

依据该第一指令的一第一指令码判断该第一指令是否为一设置指令；

分析该设置指令包括的多个第一动作信息；

在判断该第一指令为该设置指令时，分析相对应该些第一动作信息的一第一执行顺序；

根据该第一执行顺序执行该些第一动作信息，其中每一该些第一动作信息是用以要求该可复写式非易失性存储器模块执行一预定动作；

根据该些第一动作信息与该第一执行顺序建立一新指令；以及

在判断该第一指令非为该设置指令时，执行该第一指令。

2.根据权利要求1所述的控制方法，其特征在于，还包括：

接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息相同于该些第一动作信息，并且一相对应该第二动作信息的一第二执行顺序与该第一执行顺序不同。

3.根据权利要求1所述的控制方法，其特征在于，还包括：

接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息的其中之一不同于该些第一动作信息，并且相对应该些第二动作信息的一第二执行顺序相同于该第一执行顺序。

4.根据权利要求1所述的控制方法，其特征在于，还包括：

将该些第一动作信息的一执行结果传送至该主机系统。

5.根据权利要求1所述的控制方法，其特征在于，还包括：

将该新指令储存在该可复写式非易失性存储器当中。

6.根据权利要求5所述的控制方法，其特征在于，还包括；

接收来自该主机系统的一执行指令；以及

根据该执行指令来执行该新指令。

7.根据权利要求6所述的控制方法，其特征在于，其中该可复写式非易失性存储器模块包括多个实体擦除单元，该控制方法还包括：

将该些实体擦除单元至少划分出一数据区与一隐藏区；以及

设置多个逻辑地址以映射至该数据区中的该些实体擦除单元，

其中将该新指令储存在该可复写式非易失性存储器当中的步骤包括：

将该新指令储存在该隐藏区当中。

8.一种数据传输系统，其特征在于，包括：

一主机系统；以及

一存储器储存装置，包括一可复写示非易失性存储器模块，用以接收来自该主机系统的一第一指令，并且依据该第一指令的一第一指令码判断该第一指令是否为一设置指令，

其中该存储器储存装置用以在判断该第一指令为该设置指令时，分析该设置指令包括的多个第一动作信息及该些第一动作信息，分析相对应该些第一动作信息的一第一执行顺序，并且根据该第一执行顺序执行该些第一动作信息，其中每一该些第一动作信息是用以要求该可复写式非易失性存储器模块执行一预定动作，

其中该存储器储存装置更用以根据该些第一动作信息与该第一执行顺序建立一新指令，

其中该存储器储存装置更用以在判断该第一指令非为该设置指令时，执行该第一指令。

9.根据权利要求8所述的数据传输系统，其特征在于，该存储器储存装置更用以接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息相同于该些第一动作信息，并且相对应该些第二动作信息的一第二执行顺序与该第一执行顺序不同。

10.根据权利要求8所述的数据传输系统，其特征在于，该存储器储存装置更用以接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息的其中之一不同于该些第一动作信息，并且相对应该些第二动作信息的一第二执行顺序相同于该第一执行顺序。

11.根据权利要求8所述的数据传输系统，其特征在于，该存储器储存装置更用以将该些第一动作信息的一执行结果传送至该主机系统。

12.根据权利要求8所述的数据传输系统，其特征在于，其中该存储器储存装置更用以将该新指令储存在该可复写式非易失性存储器当中。

13.根据权利要求12所述的数据传输系统，其特征在于，该存储器储存装置更用以接收来自该主机系统的一执行指令，并且根据该执行指令来执行该新指令。

14.根据权利要求13所述的数据传输系统，其特征在于，该可复写式非易失性存储器模块包括多个实体擦除单元，其中该存储器储存装置更用以将该些实体擦除单元至少划分出一数据区与一隐藏区，以及设置多个逻辑地址以映射至该数据区中的该些实体擦除单元，

其中该新指令是储存在该隐藏区当中。

15.一种存储器控制器，其特征在于，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块包括多个实体擦除单元，该存储器控制器包括：

一主机接口，用以耦接至一主机系统；

一存储器接口，用以耦接至该可复写式非易失性存储器模块；以及

一存储器管理电路，耦接至该主机接口与该存储器接口，用以接收来自该主机系统的一第一指令，并且依据该第一指令的一第一指令码判断该第一指令是否为一设置指令，

其中该存储器管理电路用以在判断该第一指令为该设置指令时，分析该设置指令包括的多个第一动作信息，分析相对应该些第一动作信息的一第一执行顺序，并且根据该第一执行顺序执行该些第一动作信息，其中每一该些第一动作信息是用以要求该可复写式非易失性存储器模块执行一预定动作，

其中该存储器管理电路更用以根据该些第一动作信息与该第一执行顺序建立一新指令，

其中该存储器管理电路更用以在判断该第一指令非为该设置指令时，执行该第一指令。

16.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路更用以接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息相同于该些第一动作信息，并且相对应该些第二动作信息的一第二执行顺序与该第一执行顺序不同。

17.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路更用以接收来自该主机系统的一第二指令，其中该第二指令包括一第二指令码及多个第二动作信息，该第二指令码相同于该第一指令码，该些第二动作信息的其中之一不同于该些第一动作信息，并且相对应该些第二动作信息的一第二执行顺序相同于该第一执行顺序。

18.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路更用以将该些第一动作信息的一执行结果传送至该主机系统。

19.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路更用以将该新指令储存在该可复写式非易失性存储器当中。

20.根据权利要求19所述的存储器控制器，其特征在于，该存储器管理电路更用以接收来自该主机系统的一执行指令，并且根据该执行指令来执行该新指令。

21.根据权利要求20所述的存储器控制器，其特征在于，该可复写式非易失性存储器模块包括多个实体擦除单元，其中该存储器管理电路更用以将该些实体擦除单元至少划分出一数据区与一隐藏区，以及设置多个逻辑地址以映射至该数据区中的该些实体擦除单元，

其中将该新指令是储存在该隐藏区当中。