CN103973289A - 可容错的分形拓扑电路网络结构 - Google Patents

Abstract

本发明公开了一种可容错的分形拓扑电路网络结构，包括一个或多个基础电路单元，基础电路单元包括三个开关和两个功能元件，第一开关的第一端与第一功能元件的第一端连接并作为基础电路单元的第一连接端，第一开关的第二端分别与第二功能元件的第一端和第二开关的第一端连接，第一功能元件的第二端分别与第二开关的第二端和第三开关的第一端连接，第二功能元件的第二端和第三开关的第二端连接并作为基础电路单元的第二连接端。本发明所述电路拓扑结构基于分形设计理论，能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果，可将电路拓扑结构中任一功能元件进行隔离或接入，也可用于需要方便地进行动态调整电学参数的场合。

Description

可容错的分形拓扑电路网络结构

技术领域

本发明涉及一种电路网络结构，尤其涉及一种可容错的分形拓扑电路网络结构。

背景技术

在电子、电气产品设计中，对于不同的使用环境，往往需要有针对性的进行产品的可靠性设计，容错设计就是提高产品可靠性的一种常用方法，而对关键元件进行冗余设计又是容错设计的一种最直接手段。一般的冗余设计包括双模、三模冗余，模数较多的冗余设计由于电路复杂程度随着模数的增加而增加，产品的可靠性增长不再明显。尤其是对于一些串联系统，或较为复杂的串并联系统，仅使用简单的双模或三模冗余设计，也往往在产品体积、重量以及成本上付出很大代价。

此外，在电路设计中，当要求的电阻、电容、电感等元件值为非标准值时，必须使用多个元件进行串并联才能得到需要的设计值。此时，如果在应用中还需要实现阻抗、容抗、感抗等参数的动态精确调整，则一般只能通过设置几组已串并联好的元件，然后通过开关按组切换，来达到不同阻值的动态调整。但这种方法仅适用于阻值调整范围有限的情况下，当要求实现的阻值较多时，通过固定的串并联组实现，就会带来元件数量多、可靠性降低、产品体积大等缺点。

综上，目前还没有一种合理的电路结构，能够实现较大范围容错或可方便调整电学参数同时保持电子元件的高利用率以减小整个电路体积的功能。

发明内容

本发明的目的就在于为了解决上述问题而提供一种可容错的分形拓扑电路网络结构。

本发明通过以下技术方案来实现上述目的：

一种可容错的分形拓扑电路网络结构，包括基础电路单元，所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件，所述第一开关的第一端与所述第一功能元件的第一端连接并作为所述基础电路单元的第一连接端，所述第一开关的第二端分别与所述第二功能元件的第一端和所述第二开关的第一端连接，所述第一功能元件的第二端分别与所述第二开关的第二端和所述第三开关的第一端连接，所述第二功能元件的第二端和所述第三开关的第二端连接并作为所述基础电路单元的第二连接端。

上述基础电路单元中，通过三个开关可以实现两个功能元件的任意隔离，或实现两个功能元件的串联或并联连接，从而实现两个功能元件的任意组合应用。

根据需要，所述基础电路单元可以为一个，所述基础电路单元的两个连接端分别作为所述电路网络结构的两个连接端。

所述基础电路单元也可以为任意多个，所述电路拓扑结构的总电路结构与所述基础电路单元的电路结构相同，用某个所述基础电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路单元，或者，用某个所述电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路；以此类推，最后形成所述电路网络结构。这种替换、迭代的设计称为分形设计，其分形理论的最基本特点是用分数维度的视角和数学方法描述和研究客观事物，也就是用分形分维的数学工具来描述研究客观事物，是一种已经成熟应用的设计方法，但目前尚未应用于电路网络结构的设计中；当利用所述基础电路单元进行迭代构成新的电路网络结构时，其分形迭代理论的最基本特点是结构的自相似性和标度不变性。根据需要，所述基础电路单元可以做零次至任意次迭代，迭代也可以为全迭代或部分迭代，以生成所需的电路网络结构。

根据实际应用需要，所述开关为机械开关或电子开关，也可以为其它所有可完成通断功能的器件；所述第一功能元件和所述第二功能元件均为电子元件或集成芯片，也可以为其它完成特定功能的电路单元。

本发明的有益效果在于：

本发明所述电路网络结构基于分形设计理论，能够简单、方便地实现复杂串并联电路系统的较大范围的容错效果，可将电路网络结构中任一出现故障的功能元件隔离在系统之外，并将备份的功能元件接入系统中；还可方便地用于动态调整电学参数，同时保持功能元件的高利用率以减小整个电路的体积、提高电路可靠性。

附图说明

图1是本发明所述分形拓扑电路网络结构中基础电路单元的电路图；

图2是本发明所述分形拓扑电路网络结构为一次迭代结构的电路图，包含两个基础电路单元；

图3是本发明所述分形拓扑电路网络结构为二次部分迭代结构的电路图，包含三个基础电路单元。

具体实施方式

下面结合附图对本发明作进一步说明：

如图1所示，本发明所述可容错的分形拓扑电路网络结构，包括基础电路单元，基础电路单元包括第一开关K1、第二开关K2、第三开关K3、第一功能元件A1和第二功能元件A2，第一开关K1的第一端与第一功能元件A1的第一端连接并作为基础电路单元的第一连接端U1，第一开关K1的第二端分别与第二功能元件A2的第一端和第二开关K2的第一端连接，第一功能元件A1的第二端分别与第二开关K2的第二端和第三开关K3的第一端连接，第二功能元件A2的第二端和第三开关K3的第二端连接并作为基础电路单元的第二连接端U2。第一开关K1、第二开关K2、第三开关K3可以为机械开关或电子开关，也可以为其它所有可完成通断功能的器件，第一功能元件A1和第二功能元件A2均为电子元件或集成芯片，也可以为其它完成特定功能的电路单元，如电阻、电容、电感、电池或含有加、减以及逻辑运算功能的其它各种电路单元。

根据实际应用需要，本电路网络结构的基础电路单元可以为一个，则如图1所示，基础电路单元的两个连接端U1和U2分别作为本电路网络结构的两个连接端。

基础电路单元也可以为多个，则如图2和图3所示，电路网络结构的总电路结构与基础电路单元的电路结构相同，分形迭代时用某个基础电路单元替换总电路结构的第一功能元件或第二功能元件形成电路单元，或者，用某个电路单元替换总电路结构的第一功能元件或第二功能元件形成电路；以此类推，最后形成所述电路网络结构。

下面以一次迭代和二次部分迭代为例进行说明：

如图2所示，基础电路单元为两个，即图2中的两个虚线框，将基础电路单元中的功能元件用基础电路单元本身替换，生成的电路网络结构的总电路结构与基础电路单元的电路结构相同，包括第一总开关K1’、第二总开关K2’、第三总开关K3’、第一总功能单元A1’和第二总功能单元A2’，两个总连接端分别为U1’和U2’。从电路结构来分析，其中的第一总开关K1’、第二总开关K2’、第三总开关K3’分别与图1中的基础电路单元中的第一开关K1、第二开关K2、第三开关K3对应，第一总功能单元A1’、第二总功能单元A2’分别与图1中的基础电路单元中的第一功能元件A1、第二功能元件A2对应。本例的电路网络结构中的第一总功能单元A1’和第二总功能单元A2’分别由一个基础电路单元替换，从而形成共2个基础电路单元、9个开关和4个功能元件的电路网络结构。

如图3所示，基础电路单元为三个，即图3中的三个虚线框，在一次迭代生成的电路网络结构的基础上再次进行迭代，将一次迭代生成的电路网络结构中的功能元件部分(也可全部)用基础电路单元进行替换，生成的电路拓扑结构的总电路结构与基础电路单元的电路结构相同，包括第一总开关K1’’、第二总开关K2’’、第三总开关K3’’、第一总功能单元A1’’和第二总功能单元A2’’，两个总连接端分别为U1’’和U2’’。从电路结构来分析，其中的第一总开关K1’’、第二总开关K2’’、第三总开关K3’’分别与图1中的基础电路单元中的第一开关K1、第二开关K2、第三开关K3对应，第一总功能单元A1’’、第二总功能单元A2’’分别与图1中的基础电路单元中的第一功能元件A1、第二功能元件A2对应。本例的电路拓扑结构中的第一总功能单元A1’’由一个电路单元替换，该电路单元与上述图2中的电路网络结构相同，在此不再赘述；第二总功能单元A2’’由另一个电路单元替换，该电路单元与上述图2中的电路网络结构仅有一处不同，直接采用了基础电路单元的第二功能元件A2作为上述图2中的电路网络结构的第二总功能单元A2’。本例中最后形成共3个基础电路单元、18个开关和7个功能元件的电路网络结构。

以此类推，可通过对基础电路单元的反复迭代，得到含n个功能元件的电路网络结构，其开关数量为3(n-1)个。

上述各电路网络结构中，可以通过多个开关实现多个功能元件的任意隔离，或实现多个功能元件的串联或并联连接，从而实现多个功能元件的任意组合应用。具体如下：

如图1所示，在未进行迭代时，当第一开关K1、第二开关K2关断，第三开关K3闭合时，第一功能元件A1处于使用状态，第二功能元件A2被隔离；当第一开关K1闭合，第二开关K2、第三开关K3关断时，第二功能元件2处于使用状态，第一功能元件1被隔离。

该电路网络结构还可实现第一功能元件A1和第二功能元件A2串、并联连接，其串、并联状态对应的开关动作如下表(0表示关，1表示开)所示：

	K1	K2	K3
				串联	0	1	0
并联	1	0	1

如图2所示，在进行一次迭代时，为了便于描述，图中对各部件进行了区别标记。在四个功能元件中，可以实现n备m的冗余结构(n+m＝4)。例如，将功能元件A1、A2、A4串联使用，功能元件A3备用，此时的开关状态为010010100(开关顺序如下表)；当功能元件A2出现故障时，需要隔离功能元件A2，把功能元件A3接入，此时的开关状态为010001010。

该电路网络结构实现功能元件A1、A2、A3串、并联连接的开关状态如下表所示(表中只列出了四种典型串、并联连接方式)：

	K1’	K2’	K3’	K1	K2	K3	K4	K5	K6
										A1、A2、A3、A4串	0	1	0	0	1	0	0	1	0
A1、A2、A3、A4并	1	0	1	1	0	1	1	0	1
										A1、A2并，A3、A4串	0	1	0	1	0	1	1	0	1
A1、A2串，A3、A4并	1	0	1	0	1	0	1	0	1

图3的电路网络结构实现冗余的方法及实现串、并联连接的方法与图2相似，在此不再赘述。

上述实施例只是本发明的较佳实施例，并不是对本发明技术方案的限制，在此基础上还可以作无限延伸变化，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本发明专利的权利保护范围内。

Claims (4)

1.一种可容错的分形拓扑电路网络结构，其特征在于：包括基础电路单元，所述基础电路单元包括第一开关、第二开关、第三开关、第一功能元件和第二功能元件，所述第一开关的第一端与所述第一功能元件的第一端连接并作为所述基础电路单元的第一连接端，所述第一开关的第二端分别与所述第二功能元件的第一端和所述第二开关的第一端连接，所述第一功能元件的第二端分别与所述第二开关的第二端和所述第三开关的第一端连接，所述第二功能元件的第二端和所述第三开关的第二端连接并作为所述基础电路单元的第二连接端。

2.根据权利要求1所述的可容错的分形拓扑电路网络结构，其特征在于：所述基础电路单元为一个，所述基础电路单元的两个连接端分别作为所述电路网络结构的两个连接端。

3.根据权利要求1所述的可容错的分形拓扑电路网络结构，其特征在于：所述基础电路单元为任意多个，所述电路网络结构的总电路结构与所述基础电路单元的电路结构相同，用某个所述基础电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路单元，或者，用某个所述电路单元替换所述总电路结构的第一功能元件或第二功能元件形成电路；以此类推，最后形成所述电路网络结构。

4.根据权利要求1、2或3所述的可容错的分形拓扑电路网络结构，其特征在于：所述开关为机械开关或电子开关；所述第一功能元件和所述第二功能元件均为电子元件或集成芯片。