CN103970710A - 自适应服务控制器、片上系统和控制其的方法 - Google Patents

自适应服务控制器、片上系统和控制其的方法 Download PDF

Info

Publication number
CN103970710A
CN103970710A CN201310346570.1A CN201310346570A CN103970710A CN 103970710 A CN103970710 A CN 103970710A CN 201310346570 A CN201310346570 A CN 201310346570A CN 103970710 A CN103970710 A CN 103970710A
Authority
CN
China
Prior art keywords
equipment
signal
main equipment
request
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310346570.1A
Other languages
English (en)
Other versions
CN103970710B (zh
Inventor
郑法澈
柳俊熙
李成贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130019646A external-priority patent/KR102021795B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103970710A publication Critical patent/CN103970710A/zh
Application granted granted Critical
Publication of CN103970710B publication Critical patent/CN103970710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种片上系统（SOC）包括：从设备、多个主设备、互连设备和多个服务控制器。所述主设备产生要求来自所述从设备的服务的请求。所述互连设备通过各自通道耦合到所述从设备和所述主设备，并且所述互连设备对所述请求执行仲裁操作。所述服务控制器依据SOC的操作环境改变而自适应地控制来自所述主设备的请求流。

Description

自适应服务控制器、片上系统和控制其的方法
相关申请的交叉引用
本申请要求于2013年1月24日在USPTO提交的美国临时申请第61/756,217号、于2013年2月25日在韩国知识产权局（KIPO）提交的韩国专利申请第10-2013-0019646号的优先权，其公开在此通过引用被整体并入。
技术领域
本发明构思的示范实施例一般涉及半导体集成电路，且更具体地，涉及自适应服务控制器、片上系统（System on Chip,SOC）和用于控制SOC的方法，用以增强服务质量（QOS）。
背景技术
SOC表示芯片或片上系统，其中各种半导体元件被集成为一个芯片。近期市场的趋势是远离专用集成电路（ASIC）和专用标准产品（ASSP），而转向SOC技术。此外，存在对减小SOC的尺寸并且增加其性能水平的日渐增加的需求。虽然可通过将附加元件集成到一个芯片上增加SOC的集成度，但是SOC的操作速度可能无法充分增加。
发明内容
本发明构思的至少一个示范实施例提供一种服务控制器和包括服务控制器的片上系统（SOC），能够依据SOC的操作环境改变而自适应地控制请求流。
本发明构思的至少一个示范实施例提供一种控制SOC的方法，能够依据SOC的操作环境改变而自适应地控制请求流。
根据本发明构思的示范实施例，一种片上系统（SOC），包括：从设备（或几个从设备）、多个主设备、互连设备和多个服务控制器。主设备产生要求来自从设备的服务的请求。互连设备通过各自的通道耦合到从设备和主设备，并且互连设备对请求执行仲裁操作。服务控制器依据SOC的操作环境改变而自适应地控制来自主设备的请求流。
所述SOC还可以包括：全局控制器，其被配置成基于至少一个状态信号生成全局控制信号，其中全局控制信号指示操作环境改变。服务控制器可以基于全局控制信号控制请求流。
从设备可以包括存储控制器而主设备可以包括调制解调器和显示控制器。状态信号可以包括如下的至少一个：第一状态信号，其在存储控制器的操作温度变得大于阈值温度时被激活；第二状态信号，其在调制解调器已经没有被从设备服务达阈值时间时被激活；以及第三状态信号，其在显示控制器的数据缓冲器速率低于阈值速率时被激活。
每个服务控制器可以包括：监视器，被配置成通过实时检测对应主设备的服务要求水平来产生信用值；以及控制块，被配置成基于操作环境改变产生用于控制监视器的本地控制信号并且基于信用值产生关于来自对应主设备的请求的优先级信息信号。
本地控制信号可以包括溢出值，单位增大值和单位减小值。监视器可以包括：第一计数器，被配置成生成第一事件信号，利用对应于溢出值的时间段来激活；服务检测器，被配置成基于在对应主设备和互连设备之间传送的通道信号生成第二事件信号，其中第二事件信号在对应主设备由从设备服务时被激活；以及第二计数器，被配置成响应于第一事件信号的每一激活而将信用值增大单位增大值，以及被配置成响应于第二事件信号的每一激活而将信用值减小单位减小值。
控制块可以基于操作环境改变来改变溢出值、单位增大值和单位减小值中的至少一个以控制来自对应主设备的请求流。
控制块可以通过减小溢出值、增大单位增大值或减小单位减小值来升级对应主设备的请求流，并且通过增大溢出值，减小单位增大值或增大单位减小值来将来自对应主设备的请求流降级。
本地控制信号还可以包括当操作环境改变发生时提供的强占值（stealvalue），并且第二计数器可以将信用值减小强占值。
服务控制器的至少一个可以包括：限制器，其被配置成响应于来自控制块的限制信号而阻断来自对应主设备的请求流。
控制块可以在信用值小于授权值时激活限制信号，并且基于操作环境改变来改变授权值以控制来自对应主设备的请求流。
限制器可以包括：同步器，被配置成基于限制信号产生同步的限制信号；第一逻辑门，被配置成通过对来自对应主设备的有效信号和同步的限制信号执行逻辑运算来输出掩码的有效信号；和第二逻辑门，被配置成通过对来自互连设备的准备信号和同步的限制信号执行逻辑运算来输出掩码的准备信号。
控制块可以通过划分信用值的范围来设置多个操作模式并且基于该操作模式改变本地控制信号的值以控制来自对应主设备的请求流。
操作模式可以包括：升级模式，对应于信用值大于上边界值；默认模式，对应于信用值小于上边界值且大于下边界值；以及降级模式，对应于信用值小于下边界值。
控制块可以基于操作模式改变本地控制信号的值，从而对应的主设备被允许在升级模式具有比默认模式中大的带宽，以及在默认模式具有比降级模式中大的带宽。
从设备可以包括：请求队列，被配置成存储经由互连设备从主设备传送来的请求；以及调度器，被配置成基于存储的请求的优先级调整关于存储的请求的服务顺序。
主设备可以包括至少一个实时主设备，并且对应于实时主设备的服务控制器可以产生指示实时主设备需要来自从设备的紧急服务的紧急信号。
调度器可以基于紧急信号增加存储的来自实时主设备的请求的优先级。
所述SOC还可以包括在从设备和对应于实时主设备的服务控制器之间点对点耦合的传输线，其中紧急信号可以经由该传输线直接从对应于实时主设备的服务控制器传递到从设备。
主设备可以包括至少一个最佳效果主设备，从设备可以基于操作环境改变产生一外部限制信号，并且对应于最佳效果主设备的服务控制器可以响应于外部限制信号阻断来自最佳效果主设备的请求流。
从设备可以当在请求队列中存储的请求的数量大于阈值数量时激活该外部限制信号。
主设备可以包括至少一个实时主设备，并且从设备可以响应于指示实时主设备需要来自从设备的紧急服务的紧急信号而激活外部限制信号。
实时主设备可以包括显示控制器，而最佳效果主设备包括处理器。
所述SOC还可以包括在从设备和对应于最佳效果主设备的服务控制器之间点对点耦合的传输线，外部限制信号可以经由该传输线直接从从设备传递到对应于最佳效果主设备的服务控制器。
根据本发明构思的示范实施例，提供一种控制片上系统（SOC）的方法，该片上系统SOC包括：至少一个从设备；多个主设备，被配置成分别产生要求来自从设备的服务的请求；以及互连设备，通过各自的通道耦合到从设备和主设备。该方法包括：产生指示从设备和主设备中的至少一个的操作状态的至少一个状态信号；基于状态信号产生全局控制信号，该全局控制信号指示SOC的操作环境改变；以及依据全局控制信号而自适应地控制来自主设备的请求流。
根据本发明构思的示范实施例，提供一种服务控制器，用于控制从主设备到从设备的请求流。该服务控制器包括：监视器，被配置成通过实时检测主设备的服务要求水平来产生信用值；以及控制块，被配置成基于操作环境改变产生用于控制监视器的本地控制信号以及被配置成基于信用值产生关于来自主设备的请求的优先级信息信号。
一种根据本发明构思的示范的片上系统（SOC），包括：从设备；第一主设备和第二主设备，被配置成产生要求来自从设备的服务的请求；传感器，被配置成检测SOC的环境状况是否处于异常状态；服务控制器，被配置成当已经检测到异常状态时增加来自第一主设备和第二主设备中的一个的请求的优先级，并且降低来自第一主设备和第二主设备中的另一个的请求的优先级；和互连设备，通过各自的通道耦合到从设备和各主设备。互连设备被配置成基于对应的优先级对请求执行仲裁操作。
在一示范实施例中，环境状况是从设备的温度，而异常状态指示该温度超过阈值温度。在一示范实施例中，环境状况是在从设备和一个主设备之间的交换的延迟，而异常状态指示该延迟大于阈值时间。在一示范实施例中，环境状况是主设备之一中的数据缓冲器的数据缓冲速率，而异常状态指示该数据缓冲速率低于阈值速率。
附图说明
通过下面结合附图进行的详细描述，本发明构思的示范实施例将更加清楚地被理解。
图1是图解根据本发明构思的示范实施例的系统的框图。
图2是图解根据本发明构思的示范实施例的控制系统的方法的流程图。
图3是图解根据本发明构思的示范实施例的服务控制器的框图。
图4是描述根据本发明构思的示范实施例的检测主设备的服务要求水平的方法的图。
图5是说明图3的服务控制器中的示范监视器的框图。
图6是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图。
图7是说明图5的监视器的示范操作的图。
图8是说明由系统执行的示范处理的时序图。
图9是说明图3的服务控制器中包括的示范限制器的框图。
图10是说明图3的服务控制器中包括的示范限制器的电路图。
图11是说明图10的限制器的示范操作的时序图。
图12是说明图3的服务控制器中包括的示范限制器的电路图。
图13是说明图12的限制器的示范操作的时序图。
图14是说明根据本发明构思的示范实施例的控制系统的方法的图。
图15是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图。
图16是说明图5的监视器的示范操作的图。
图17是说明根据本发明构思的示范实施例的系统的框图。
图18是说明根据图17的系统中的示范服务控制器的框图。
图19是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图。
图20是说明根据本发明构思的示范实施例的产生紧急信号的方法的图。
图21是说明根据图17的系统中的示范服务控制器的框图。
图22是说明根据图17的系统中的示范从设备的框图。
图23是说明在图22的从设备中存储的请求的示范结构和提供给从设备的紧急信号的示范结构的图。
图24是说明根据本发明构思的示范实施例的包括片上系统的计算系统的框图。
图25是说明根据本发明构思的示范实施例的在图24的计算系统中可采用的接口的框图。
具体实施方式
下面将参考附图来更完整地描述本发明构思，在附图中，示出了本发明构思的实施例。但是本发明可以以不同的形式来实施，并且不应被理解为限于这里阐述的示例性实施例。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可以被放大。相同数字始终指代相同组件。
如这里所使用的，单数形式“一”、“一个”、和“该”意在同样包含复数形式，除非上下文清楚地另有指明。
也应当注意：在某些替换实施例中，在方法的图块中注明的功能/动作可以不按流程图（如，参考图2）说明的标注顺序发生。例如，取决于涉及的功能/动作，连续示出的两个图块实际上可以基本同时被执行或某些时刻可以按相反顺序执行各图块。
图1是说明根据本发明构思的示范实施例的系统的框图。该系统可以是片上系统（SOC），其中各种半导体元件集成为一个芯片。
参考图1，系统1000包括：主设备（MST1、MST2、MST3）101、102和103；从设备（SLV1，SLV2）301和302；互连设备10和服务控制器（QC1、QC2、QC3）501、502和503。在一些示例实施例中，系统1000还可以包括全局控制器30。
主设备101、102和103和从设备301和302可以分别被称为知识产权（IP）。在示例实施例中，主设备101、102和103和/或从设备301和302是可重复使用的逻辑单元、存储单元、或包含一方或多方的IP的芯片的一部分。也可将主设备和/或从设备称为IP核或IP块。虽然图1示出了两个从设备、三个服务控制器以及三个主设备，这仅仅是一个例子因为本发明构思并不限于任何特定数量的从设备、服务控制器或主设备。例如，在示例性实施例中，可以仅一个从设备存在。
主设备101、102和103可以产生用于要求分别来自从设备301和302中的至少一个的服务的请求。从设备301和302中的至少一个可以作为公共资源由主设备101、102和103共享。
从设备301和302与主设备101、102和103通过各自的通道耦合到互连设备10。可以在互连设备10和主设备和从设备101、102、103、301和302的每个之间实现一个或多个通道。例如，可以分别在互连设备10和一个IP之间实现读通道和写通道。互连设备10可以对来自主设备101、102和103的请求执行仲裁操作。在仲裁操作示例中，当互连设备10接收到来自两个主设备的对同一从设备的服务的两个请求时，互连设备确定该从设备应该执行两个请求中的哪一个。互连设备10可以包括至少一个用于执行仲裁操作的仲裁器。
服务控制器501、502和503依据系统1000的操作环境改变而自适应地控制来自主设备101、102和103的请求流。操作环境改变可以被称为操作条件改变或操作状态改变。SOC1000可以包括一个或多个用于确定SOC1000或其中一个组件（例如，一个从设备）的操作或环境状态是否处于异常状态（例如，操作温度、数据缓冲器速率、延时等，在预定阈值范围外操作）的传感器。在示例性实施例中，所述传感器位于从设备。
可以使用一个或多个状态信号来提供操作环境改变。作为示例，假定第二从设备302是存储控制器，第二主设备102是调制解调器和第三主设备103是显示控制器。
存储控制器302可以产生在存储控制器302的操作温度变得大于阈值温度时被激活的第一状态信号ST1。存储控制器302可以包括：温度传感器，用于检测其操作温度。存储控制器可以被设计成当操作温度增加到高于阈值温度时降低其操作速度以确保存储控制器的操作的可靠性。当存储控制器302的操作速度降低时，在一个情况中，从主设备接收的用于共享作为共同的资源的存储控制器302的请求的数目会被减少、降级、消除或完全阻塞，同时确保实时主设备的带宽需求水平。在一个示范实施例中，被降级的请求具有的优先级被降低以便它可以在稍后的时间（在存储控制器302的操作速度已恢复到正常水平时）被满足。例如，在一个示例实施例中，可以有一些请求的优先级被降级，从而只有具有高于某个阈值的优先级的那些请求将被存储控制器302满足。
调制解调器102可以产生在调制解调器102已经没有被从设备302服务达一阈值时间时被激活的第二状态信号ST2。由于与外部设备的通信协议，如果调制解调器102已经没有被服务达一阈值时间，则生成的或发出的请求可能会失效。例如，从设备302的服务可以包括响应接收到来自调制解调器102的请求而从从设备302将数据发送到调制解调器102。当从存储控制器302对调制解调器102的服务由于操作条件或环境变化而被严重延迟时，在一个场景中，从其他主设备接收的请求的数量可以被减少、降级、消除、或阻塞以确保调制解调器102的延迟要求水平。
显示控制器103可以产生在显示控制器103的数据缓冲器速率变得低于阈值速率时被激活的第三状态信号ST3。在一示例性实施例中，显示控制器103是经常需要显示数据的实时IP。如果显示数据由存储控制器302及时服务（例如，发送），则用户可以识别出产品的不良性能。当数据缓冲器速率低于阈值速率时，在一个场景中，从其他主设备接收的请求的数量可以被减少、降级、消除或阻止以确保显示控制器103的带宽要求水平。
可考虑系统1000的操作特性和/或用户的选择来不同地确定上述场景。下面参照图14描述基于操作环境改变控制请求流（例如，请求的流）的各场景的示范实施例。
在一示例实施例中，如图1所示，系统1000可进一步包括全局控制器30，其被配置为基于状态信号ST1、ST2和ST3中的至少一个生成全局控制信号GCON。全局控制信号指示操作环境改变。服务控制器501、502和503可以被配置为基于全局控制信号GCON控制各自的请求流。
在一示例实施例中，全局控制器30被省略，并且状态信号ST1、ST2和ST3被直接提供到服务控制器501、502和503。在本实施例中，服务控制器501、502和503可以被配置为基于每个状态信号ST1、ST2和ST3或它们的组合控制各自的请求流。
在图1的主设备和从设备的数目可以进行各种改变。取决于各自的主设备101、102和103的操作特性，服务控制器501、502和503的配置可以彼此相同或不同。服务控制器501、502和503中的一些服务控制器可以被省略。
图2是说明根据本发明构思的示范实施例的控制系统的方法的流程图。
图2示出控制系统的方法，该系统包括至少一个从设备，多个主设备和互连设备，从而从设备和主设备通过各自的通道耦合到互连设备，并且主设备生成要求分别来自从设备的服务的请求，如图1所示。
参考图1和图2，从设备301和302和主设备101、102和103的至少一个产生状态信号ST1、ST2和ST3中的至少一个，用于指示从设备301和302和主设备101、102和103的至少一个的操作状态（S100）。全局控制器10基于状态信号ST1、ST2和ST3中的至少一个产生全局控制信号GCON（S300），从而全局控制信号GCON可指示SOC1000的操作环境改变。该服务控制器501、502和503依据全局控制信号GCON自适应地控制来自主设备101、102和103的请求流（S500）。
在下文中，参考图3到23描述图1的系统和图2的方法的各种示例实施例。
图3是说明根据本发明构思的示例实施例的服务控制器的框图。
图3示出对应于主设备100的一个服务控制器500a。图1的服务控制器501、502和503可以分别具有和图3大致相同的配置。在示例实施例中，服务控制器500a可被耦合到在相应的主设备100和互连设备10之间的通道。在一示范实施例中，服务控制器可被包括在相应的主设备100中作为其一部分。
参考图3，服务控制器500a可以包括限制器510、监视器520和控制块530。
监视器520可通过实时检测对应主设备100的服务要求水平来产生信用值CRD。服务要求水平可被检测为带宽、未完成的计数值和/或平均延迟。带宽是在单位时间期间服务或传送（例如，到主设备）的数据量。如下面所述，信用值CRD可以对应于带宽。未完成的计数值是已发布但尚未进行服务的请求的数量。延迟是从主设备发出服务的请求的时刻到所要求的服务已完成的时刻之间的时延。在图3的监视器520可以被配置为在信用值CRD之外进一步提供带宽、未完成的计数值和平均延迟中的至少一个。
控制块530可以基于操作环境改变产生用于控制监视器520的本地控制信号LCON。可以利用图1所示的全局控制信号GCON或状态信号ST1、ST2和ST3提供操作环境改变。此外控制块530可以基于信用值CRD产生关于来自对应主设备100的请求的优先级信息信号PRT。优先级信息信号PRT可以提供给用于在其中进行仲裁操作的互连设备10。控制块530中的至少一部分可以被实现为特殊功能寄存器（SFR），其响应于存储的值和输入信号执行预定的处理序列。
限制器510可以响应于来自控制块530的限制信号LMT阻止来自对应的主设备100的请求流。限制器510根据对应的主设备100的操作特性可以在服务控制器500a中省去。
图4是用于描述根据本发明构思的示例实施例的检测主设备的服务要求水平的方法的图。
根据主设备的操作特性，服务要求水平可表示为带宽。带宽是在单位时间内服务或传送的数据量。例如，数据可以自从设备（例如，存储控制器）服务到主设备（例如，显示控制器），从设备通过互连设备被耦合到主设备。所述主设备可以在数据缓冲器中存储服务的数据，以对存储的数据执行其自己的功能。对存储的数据执行功能和输出结果可以被称为消费数据。
在主设备中的线缓冲器的数据占用状态使用图4中的斜线来说明，并且数据占用状态可被表示成线缓冲器指针LBP。线缓冲器指针LBP在从从设备服务（数据入）时向满位置增大，而在所存储的数据被主设备消费（数据出）时，线缓冲器指针LBP朝空位置减小。
当线缓冲器指针LBP减小时，可分配较高的优先级，而当线缓冲器指针LBP增大时，可以分配较低的优先级。较高的优先级表示较高的带宽要求水平。根据该系统的场景，可以确定在线缓冲器指针LBP和优先级之间的关系。例如，在满位置和空位置之间的线缓冲器指针LBP的整个范围可以被划分成多个子范围，并且可以将优先级值顺序分配给子范围。
图5是说明图3的服务控制器中的示范监视器的框图。
参考图5，监视器520a可包括第一计数器（CNT1）521、第二计数器（CNT2）523和服务检测器（SDET）526。
第一计数器521生成第一事件信号CEV，其利用对应于溢出值OV的时间段激活。例如，第一计数器521可以计数时钟信号CLK的时钟周期并且第一个事件信号CEV可以是脉冲信号，其在计数值达到溢出值OV的时刻被激活。时钟信号CLK可以是相应的主设备100的操作时钟信号。
服务检测器525基于在对应主设备100和互连设备10之间传送的通道信号CHN生成第二事件信号SEV。第二事件信号SEV在对应主设备100由从设备服务时（例如，从从设备接收数据）被激活。
第二计数器523响应于第一事件信号CEV的每一激活而的增大信用值CRD单位增大值INC，以及响应于第二事件信号SEV的每一激活而减小信用值CRD单位减小值DEC。在一个示例实施例中，第二计数器523可以在强占值STL被提供时减小信用值CRD。图3的控制块530可以仅当预定操作环境改变发生时提供强占值，从而可以降低信用值CRD一次。
如此，相应的主设备100的带宽要求水平可以通过信用值来实时表示。较大的信用值CRD可以代表较高的带宽要求水平而较小的信用值CRD可以代表较低的带宽要求水平。
溢出值OV、单位增大值INC、单位减小值DEC和强占值STL可以包含在来自控制块530的本地控制信号LCON中。溢出值OV、单位增大值INC、单位减小值DEC和强占值STL可基于系统的场景来确定，并且控制块530可依靠操作环境改变来改变值OV、INC、DEC和STL。例如，值OV、INC、DEC和STL可以在系统的初始化过程期间提供给控制块530，并且控制块530可以存储所提供的值。用户可以考虑各个主设备的操作特性确定值OV、INC、DEC和STL。通过对于各主设备的分布式控制方案，可以方便和高效地实现系统的复杂场景。
图6是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图，并且图7是说明图5的监视器的示范操作的图。
参考图6和7，每当激活第一事件信号CEV时信用值CRD会朝向最大值MAX增大，而每当第二事件信号SEV被激活时信用值CRD会朝向最小值MIN减小。第一事件信号CEV的激活时段反映了目标带宽，并且第二事件信号SEV的平均激活时段反映当前服务的实时带宽。如图7所示，如果实时带宽小于目标带宽，则信用值CRD被逐渐增大，而如果实时带宽大于目标带宽，则信用值CRD被逐渐减小。
图3的控制模块530可以对较大的信用值CRD分配较高的优先级，而对较小的信用值CRD分配较低的优先级。一般，互连设备10被设计成升级较高的优先级的主设备的请求流和降级较低优先级的主设备的请求流。
在服务控制器500a中的控制块530可以基于操作环境改变来改变溢出值OV、单位增大值INC和单位减小值DEC中的至少一个以控制来自相应的主设备100的请求流。例如，控制块530可以通过减小溢出值OV、增大单位增大值INC或减小单位减小值DEC来升级相应的主设备100的请求流。而且，控制块530也可通过增大溢出值OV、减小单位增大值INC或增大单位减小值DEC来降级来自相应主设备100的请求流。
如上参照图3所述，服务控制器500a还可以包括限制器510，其被配置成响应于来自控制块530的限制信号LMT而阻断来自相应主设备100的请求流。下面参考图9到13描述限制器510的示范实施例。
当服务控制器500a包括限制器510时，控制块530可产生限制信号LMT，其在信用值CRD小于授权值GRN时被激活。控制块530可基于操作环境改变来改变授权值GRN以控制来自相应的主设备100的请求流。换句话说，来自相应主设备100的请求流可以通过减小授权值GRN来升级以及通过增大授权值GRN来降级。
图8是说明由系统执行的示范事务（transaction）的时序图。
图8示出根据先进可扩展接口（AXI）协议的读事务的示例。AXI协议采用使用有效信号和准备信号的握手方案。
根据握手方案，如果第一主接口和从接口传递信号到第二主接口和从接口，则第一主设备激活有效信号，然后当所述第二主设备准备好接收信号时第二主设备激活对应于该有效信号的准备信号。响应于在主接口和从接口两者的全局时钟信号ACLK而执行信号的采样。例如，可以响应于全局时钟信号ACLK的上升沿而执行信号采样。在一个示例实施例中，当有效信号和准备信号两者均在全局时钟信号ACLK的相同上升沿被激活时，执行有效信号传输。
如图8所示，当主设备传递信号时与主接口对应的主设备100激活请求有效信号ARVALID，以及当互连设备10准备好从主设备100接收信号时对应于从接口的互连设备10激活请求准备信号ARREADY。以同样的方式，在互连设备10传递信号时互连设备10激活服务有效信号RVALID以及当主设备准备好从互连设备10接收信号时主设备100激活服务准备信号RREADY。
全局时钟信号ACLK的上升沿在图8中被表示为时间点T0至T13。对应主接口的主设备100通过激活对应于服务请求信号的请求有效信号ARVALID来传递读请求信号ARADDR到与从接口对应的互连设备10。当请求有效信号ARVALID和请求准备信号ARREADY两者均被激活时在时间点T2成功传递读请求信号ARADDR。主设备100可以基于请求有效信号ARVALID将时间点T1确定为服务请求时间点，而不管请求准备信号，即不管有效信号的传输成功。
响应于读请求，突发类型的数据D(A0)、D(A1)、D(A2)和D（A3）从互连设备10传递到主设备100。当服务有效信号RVALID和服务准备信号RREADY均被激活时，数据D(A0)、D(A1)、D(A2)和D(A3)分别在时间点T6，T9，T10和T13处被成功传递。互连设备10激活服务完成信号RLAST，同时传递最后数据D(A3)，并将时间点T13确定为服务完成时间点。
图3的服务控制器500a基于在主设备100和互连设备10之间的信道信号CHN中的请求信号ARVALID和ARREADY，以及服务信号RVALID，RREADY和RLAST可检测延迟CLAT。延迟可以是从主设备发出服务的请求的时刻到所请求的服务已完成的时刻之间的时延。换句话说，延迟是通过对应主设备传递数据的过程中经历的时间延迟的测量值。例如，延迟可以被表示为时钟信号的周期数。
图9是说明图3的服务控制器中包括的示范限制器的框图。
参考图9，限制器510包括了同步器（SYNC）512和掩码单元（MASK）515。同步器512基于来自控制块530的限制信号LMT产生同步的限制信号SMSK。掩码单元515基于同步的限制信号SMASK阻断在对应主设备100和互连设备10之间的请求流。在握手方案中，可通过对信号VALID和READY掩码来产生掩码的信号MVALID和MREADY来阻断请求流。同步器512可以控制限制信号LMT的转换时间点，以根据握手方案防止信号传输的错误。
图10是说明图3的服务控制器中包括的示范限制器的电路图。
参考图10，限制器510a包括触发器512a和掩码单元515a。触发器512a对应于图9的同步器512。
触发器512a基于从控制块530提供的限制信号LMT和反相的全局时钟信号ACLKb产生同步的限制信号SMSK。触发器512a响应于反相的全局时钟信号ACLKb的上升沿采样限制信号LMT以产生同步的限制信号SMASK。反相的全局时钟信号ACLKb的上升沿对应于全局时钟信号ACLK的下降沿，因此同步的限制信号SMSK的转换时间点同步于全局时钟信号ACLK的下降沿。
掩码单元515a响应于同步的限制信号SMSK而阻断来自相应主设备100的请求。掩码单元515a可包括：第一逻辑门516和第二逻辑门517。第一逻辑门516通过对来自相应主设备100的有效信号VALID和同步的限制信号SMSK执行逻辑运算输出掩码的有效信号MVALID。第二逻辑门517通过对来自互连设备10的准备信号READY和同步的限制信号SMSK执行逻辑运算输出掩码的准备信号MREADY。
当同步的限制信号SMSK在逻辑低电平被禁止时，掩码单元515a分别输出具有与有效信号VALID和准备信号READY相同的逻辑电平的掩码的有效信号MVALID和掩码的准备信号MREADY。当同步限制信号SMSK在逻辑高电平被激活时，掩码单元515a输出在逻辑低电平被禁止的掩码的有效信号MVALID和掩码的准备信号MREADY，而不管有效信号VALID和准备信号READY的逻辑电平。
图11是说明图10的限制器的示范操作的时序图。
如参照图8所述的，当传递信号时与主接口对应的主设备100激活有效信号VALID，以及当互连设备10准备好接收信号时对应于从接口的互连设备10激活准备信号READY。通过掩码单元515a，互连设备10从主设备100接收掩码的有效信号MVALID而非有效信号VALID并且主设备100从互连设备10接收掩码的准备信号MREADY而非准备信号。换句话说，主设备100确定当在全局时钟信号ACLK的同一上升沿处激活有效信号VALID和掩码的准备信号MREADY两者时实现了成功的信号传递，并且互连设备10确定当在全局时钟信号ACLK的同一上升沿处激活掩码的有效信号MVALID和准备信号READY两者时实现了成功的信号传递。由于在确定成功的信号传递中的此等差异，仅仅在主设备100和互连设备10中的一个确定实现了成功的信号传递，而主设备100和互连设备10的另一个确定未实现成功的信号传递。
为了防止这样的错误，图10的限制器510a将掩码的间隔tMSK的开始和结束时间点同步于全局时钟信号ACLK的下降沿。换言之，同步的限制信号SMSK的转换时间点被同步到全局时钟信号ACLK的下降沿，也即，反相的全局时钟信号ACLKb的上升沿。相应地，掩码的间隔tMSK的开始和结束时间点（全局时钟信号ACLK的下降沿）可以清楚地与主设备100和互连设备10的采样时间点（全局时钟信号ACLK的上升沿）分开，以防止在确定成功的信号传递的过程中的差异引起的错误。
在掩码的间隔tMSK之外的采样时间点SP1和SP3处，因为掩码的有效和准备信号MVALID和MREADY与原始的有效和准备信号VALID和READY具有相同的逻辑电平，所以执行一般的握手操作，并成功执行信号传递。在掩码的间隔tMSK中的采样时间点SP2，虽然原始的有效和准备信号VALID和READY在逻辑高电平被激活，但是掩码的有效和准备信号MVALID和MREADY在逻辑低电平被禁止。因此，主设备100和互连设备10两者分别基于禁止的掩码有效和准备信号MVALID和MREADY确定在时间点SP2处没有实现成功的信号传递。
图12是说明图3的服务控制器中包括的示范限制器的电路图。
参考图12，限制器510b包括同步器512b和掩码单元515b。
同步器512b基于自控制块530提供的限制信号LMT、全局时钟信号ACLK、有效信号VALID和准备信号READY产生同步的限制信号SMSKb。对比图10的实施例，同步的限制信号SMSKb可在逻辑低电平被激活。下面参照图13描述同步器512b的操作。
掩码单元515b响应于同步的限制信号SMSKb而阻断来自相应主设备100的请求。掩码单元515b可包括：第一逻辑门518和第二逻辑门519。第一逻辑门518通过对来自相应主设备100的有效信号VALID和同步的限制信号SMSKb执行逻辑运算输出掩码的有效信号MVALID。第二逻辑门519通过对来自互连设备10的准备信号READY和同步的限制信号SMSKb执行逻辑运算输出掩码的准备信号MREADY。
当同步的限制信号SMSKb在逻辑高电平被禁止时，掩码单元515b输出掩码的有效信号MVALID和掩码的准备信号MREADY，它们分别具有与有效信号VALID和准备信号READY相同的逻辑电平。当同步的限制信号SMSKb在逻辑低电平被激活时，掩码单元515b输出在逻辑低电平中禁止的掩码的有效信号MVALID和掩码的准备信号MREADY，而不管有效信号VALID和准备信号READY的逻辑电平。
图13是说明图12的限制器的示范操作的时序图。
如参照图8所述，当传递信号时与主接口对应的主设备100激活有效信号VALID，并且然后当互连设备10准备好接收信号时对应于从接口的互连设备10激活准备信号READY。通过掩码单元515b，互连设备10从主设备100接收掩码的有效信号MVALID而非有效信号VALID并且主设备100从互连设备10接收掩码的准备信号MREADY而非准备信号。换句话说，主设备100确定当在全局时钟信号ACLK的同一上升沿处有效信号VALID和掩码的准备信号MREADY两者被激活时实现了成功的信号传递，并且互连设备10确定当在全局时钟信号ACLK的同一上升沿处掩码的有效信号MVALID和准备信号READY两者被激活时实现了成功的信号传递。
由于在确定成功的信号传递中的此等差异，仅仅在主设备100和互连设备10中的一个确定实现了成功的信号传递，而主设备100和互连设备10的另一个确定未实现成功的信号传递。
为了防止这样的错误，图12的限制器510b的同步器512b将掩码的间隔tMSK的开始时间点同步于刚好在实现成功的信号传递之后的时间点。例如，同步器512b正好在当实现成功的信号传递的采样时间点SP1之后在逻辑低电平掩码的限制信号SMSKb被激活。同步器512b可以将掩码的间隔tMSK的结束时间点同步于限制信号LMT的禁止时间点。
在掩码的间隔tMSK之外的采样时间点SP1和SP5处，执行一般的握手操作，因为掩码的有效和准备信号MVALID和MREADY与原始的有效和准备信号VALID和READY具有相同的逻辑电平，并成功执行信号传递。在掩码的间隔tMSK中的采样时间点SP2、SP3和SP4处，不管原始的有效和准备信号VALID和READY，掩码的有效和准备信号MVALID和MREADY在逻辑低电平被禁止。因此，主设备100和互连设备10两者分别基于禁止的掩码的有效和准备信号MVALID和MREADY确定在时间点SP2、SP3和SP4处没有实现成功的信号传递。
图14是说明根据本发明构思的示范实施例的控制系统的方法的图。
图14说明针对几种情况控制系统中的请求流的示范场景。该系统包括：至少一处理器、调制解调器和作为主设备的显示控制器、以及作为从设备的至少一存储控制器。主设备可分别产生要求来自从设备的服务的请求。
主设备或主知识产权（IP）可以被划分为硬实时IP、软实时IP和最佳效果IP（best effort IP），这取决于主IP的类型或操作特性。
硬实时IP可以是诸如显示设备的IP，其稳定地消费数据，因此要求一定的最小带宽。如果无法满足该最小带宽，则可能导致在硬实时IP中的数据缓冲器的欠载运行。如果满足最小带宽，则硬实时IP在数据缓冲器中缓存足够的服务的数据，并且控制自身的请求流从而硬实时IP根据消费的数据量发出请求。
为了降低制造成本，外部调制解调器芯片可以共享在SOC中的存储器。如果无法满足平均延迟要求水平则这样的外部调制解调器芯片可能无法正常操作。因为调制解调器芯片的类型改变故可能难以确定和固定该平均延迟要求水平。
软实时IP可以是诸如视频编解码器的IP，其要求平均的操作时间。在示例实施例中，视频编解码器是使能数字视频的压缩或解压缩的软件。视频编解码器可具有诸如每秒30或60帧的帧速率，并且可以要求平均的解码/编码时间。视频编解码器的带宽要求水平可以根据各帧改变并且视频编解码器可以要求平均编码时间和/或平均解码时间。如果没有控制请求流则视频编解码器可以执行紧接在下一帧的编码/解码之前的操作，但由于在先前和当前处理的数据之间的相关性故请求的发布受到限制。因此，如果确保要求的带宽和/或延迟，则视频编解码器的操作速度可以满足所确定的帧率，但是，如果延迟变得比阈值大，则编解码器的操作速度会急剧下降。
最佳效果IP可以是诸如二维或三维图形引擎之类的IP，如果请求流不受控制，则其会不停地发出请求，因而在最佳效果IP中需要请求流控制。如果比最佳效果IP优先级高的其它IP不是处在紧急状态，则可以支持最佳效果IP的最大服务要求水平。如果是其他IP处在紧急状况，则可以限制来自最佳效果IP的请求流，从而高优先级的其他IP从紧急状况中退出。
面向延迟的IP（诸如中央处理单元（CPU））可能具有依靠情况的可变带宽要求水平，但它的性能直接受平均延迟影响。需要基于延迟控制面向延迟的IP的请求流，这是因为平均带宽要求水平可能没有定义。
图14的第一情况表示该系统在正常状态下操作的默认情况。该处理器对应于典型的最佳效果IP而显示控制器对应于典型的实时IP。依靠主设备的操作特性，可以适当地确定上述溢出值OV、授权值GRN和单位减小值DEC。即使单位增大值INC对所有情况和所有的主设备被设置为一个相同值，但是单位增大值INC可以根据场景和主设备的操作特性而改变。溢出值OV可对应于操作时钟信号的周期数。例如，操作时钟信号的循环周期可以是一纳秒。在第一情况中，作为例子，显示控制器可以操作在640MB/秒而处理器可以操作在2560MB/秒。
图14的第二情况可以对应如下情况：当参照图1所述的第三状态信号ST3被激活时，即，当显示控制器的数据缓冲器速率变得低于阈值速率，因此，对于显示控制器要求紧急服务时。在这种情况下，对应于最佳效果IP的处理器的溢出值增大到大于默认的情况，以便降级来自处理器的请求流并且显示控制器的溢出值减小到小于默认的情况，以升级来自显示控制器的请求流。此外，当操作环境从第一情况改变到第二情况时，处理器的信用值可减小强占值，以立即将来自处理器的请求流降级。在第二情况下，作为例子，显示控制器可操作在1280MB/秒而处理器可以操作在1920MB/秒。
图14的第三情况可以对应于参考图1描述的第一状态信号ST1被激活时的情况，即，当存储控制器的操作温度变得大于阈值温度，从而存储控制器的操作速度降低时。在这种情况下，处理器的溢出值增大到大于默认的情况，以便降级来自该处理器的请求流并且显示控制器的溢出值减小到小于默认的情况以确保显示控制器要求的带宽。针对全部主设备，单位减小值可能会增大到大于默认的情况以降级在系统中的整个请求流。此外，当操作环境从第一情况改变到第三情况时，处理器的信用值可减小强占值以立即将来自处理器的请求流降级。在第三情况下，作为例子，显示控制器可以操作在640MB/秒而处理器可以操作在960MB/秒。
图14的第四情况可以对应于第一状态信号ST1和第三状态信号均激活的情况，也就是说，当存储控制器的操作温度变得大于阈值温度并且因而存储控制器的操作速度降低，以及显示控制器的数据缓冲器速率变得低于阈值速率并且因而对于显示控制器要求紧急服务时。在这种情况下，处理器的溢出值增大到大于第二和第三情况以便进一步降级来自处理器的请求流，并且显示控制器的溢出值减小到小于默认的情况以确保显示控制器所需的带宽。针对处理器和调制解调器，单位减小值可能会增大到大于默认的情况以降级来自处理器和调制解调器的请求流，从而进一步确保了显示控制器所需的带宽。此外，当操作环境从第一、二或三情况改变到第四情况时，处理器的信用值可减小强占值以立即将来自处理器的请求流降级。在第四情况下，作为例子，显示控制器可以操作在1280MB/秒而处理器可以操作在320MB/秒。
图14的第五情况可以对应于参考图1描述的第二状态信号ST2被激活的情况，也就是说，当调制解调器未被存储控制器服务达阈值时间的情况。在这种情况下，处理器的授权值可以设置为无穷大的值INF以完全阻断来自处理器的请求流。例如，将授权值设置为无穷大的值INF可以激活限制信号LMT，而不管信用值。无穷大的值INF可以是大于任何可能的授权值或大于处理器的当前授权值的值。通过响应于指示第五情况的全局控制信号激活限制信号LMT，可以完全阻断来自处理器的请求流。此外，当操作环境从第一情况改变到第五情况时，处理器的信用值可减小强占值。
因此，根据本发明构思的示例实施例的系统和控制系统的方法可以取决于操作环境改变自适应地控制来自主设备的请求流，以提高系统中的服务质量（QOS）。此外，可通过针对每个主设备的分布式控制方案方便有效地实施该系统的各个复杂场景。
图15是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图，而图16是说明图5的监视器的示范操作的图。
如上所述，每当激活第一事件信号CEV时信用值CRD会朝向最大值MAX增大以及每当第二事件信号SEV被激活时信用值CRD会朝向最小值MIN减小。在图3的控制块530可分配较高优先级给较大的信用值CRD和分配较低优先级给较小的信用值CRD。
参考图15和16，图3的控制块530可以通过划分信用值CRD的范围来设置多个操作模式，并基于该操作模式改变本地控制信号LCON的值OV、INC和DEC来控制来自相应主设备的请求流。
例如，操作模式可包括升级模式、默认模式和降级模式。升级模式对应于信用值CRD大于上边界值UPBN，默认模式对应于信用值CRD小于上边界值UPBN且大于下边界值LWBN，而降级模式对应于信用值CRD小于下边界值LWBN。
控制块530可以基于该操作模式改变本地控制信号LCON的值OV，INC和DEC，从而相应的主设备被允许在升级模式具有比默认模式中大的带宽，以及在默认模式具有比降级模式中大的带宽。例如，控制块530可以将默认模式的溢出值OV2设置为小于降级模式的溢出值OV1，而将升级模式的溢出值OV3设置为小于默认模式的溢出值OV2。此外，控制块530可以将默认模式的单位增大值INC2设置为大于降级模式的单位增大值INC1，以及将升级模式的单位增大值INC3设置为大于默认模式的单位增大值INC2。尽管图16示出了相同的单位减小值DEC而不顾操作模式，但是单位减小值DEC可以根据操作模式改变。换句话说，请求流可以通过减小单位减小值DEC而被升级以及通过增大单位减小值DEC而降级请求流。
图17是说明根据本发明构思的示范实施例的系统的框图。图17的系统1000a类似于图1的系统1000，因此会省去任何重复的描述。
参考图17，系统1000a包括主设备（MST1、MST2、MST3）101、102和103，从设备（SLV1、SLV2）301和302，互连设备10和服务控制器（QC1、QC2、QC3）501、502和503。在一些示例实施例中，系统1000a还可以包括全局控制器30。
主设备101、102和103可以产生要求分别来自从设备301和302中的至少一个的服务的请求。从设备301和302以及主设备101、102和103通过各自的信道被耦合到互连设备10。互连设备10对来自主设备101、102和103的请求执行仲裁操作。互连设备10可以包括至少一个用于执行仲裁操作的仲裁器。服务控制器501、502和503根据系统1000a的操作环境改变自适应地控制来自主设备101、102和103的请求流。
主设备101、102和103可包含至少一个实时主设备。例如，第三主设备103可以是诸如显示控制器的实时主设备，而第二从设备302可以是存储控制器，用于对主设备101、102和103提供服务。在这种情况下，对应于实时主设备103的服务控制器503可以产生紧急信号UGNT，用于指示实时主设备103需要来自从设备302的紧急服务。
系统1000a还可以包括在从设备302和对应实时主设备103的服务控制器503之间的点对点耦合的传输线TL2。紧急信号UGNT可经由信号线TL2直接从对应实时主设备103的服务控制器503传递到从设备302。另外，紧急信号UGNT可以提供给互连设备10并且互连设备10可响应紧急信号UGNT而调整仲裁操作的优先级。
主设备101、102和103可包括至少一个最佳效果主设备。例如，第一主设备101可以是诸如处理器的最佳效果主设备。在这种情况下，从设备302可基于操作环境的变化产生一外部限制信号ELMT，并且对应于最佳效果主设备101的服务控制器501可以响应于外部限制信号ELMT阻断来自最佳效果主设备101的请求流。
系统1000a还可以包括在从设备302和对应于最佳效果主设备101的服务控制器501之间点对点耦合的传输线TL1。外部限制信号ELMT可经由信号线TL1直接由从设备302传递到对应最佳效果主设备101的服务控制器501。
图18是说明根据图17的系统的示范服务控制器的框图。
图18的服务控制器503可以是用于控制来自诸如显示控制器的实时主设备103的请求流的设备。除了控制块540，图18的服务控制器503类似于在图3的服务控制器500a。
控制块540可以基于操作环境改变产生控制监视器520的本地控制信号LCON。可以利用图17所示的全局控制信号GCON或状态信号ST1、ST2和ST3提供操作环境改变。此外，控制块540可基于信用值CRD产生关于来自对应的主设备103的请求的优先级信息信号PRT。优先级信息信号PRT可以提供给互连设备10，用于在此进行仲裁操作。
控制块540可以在优先级信息信号PRT之外产生一紧急信号UGNT，指示实时主设备103要求来自从设备302的紧急服务。紧急信号UGNT可以实时提供给从设备302以升级来自实时主设备103的请求流或降级来自其他主设备的请求流。
控制块540的至少一部分可以被实现为特殊功能寄存器（SFR），其响应于存储的值和输入信号执行预定的处理序列。
图19是描述根据本发明构思的示范实施例的基于信用值控制来自主设备的请求流的方法的图。
参考图19，控制块540可以通过划分信用值CRD的范围设置多个操作模式并且基于该操作模式改变本地控制信号LCON的值OV、INC和DEC，从而控制来自相应的主设备的请求流。
例如，操作模式可以包括紧急模式、升级模式、默认模式和降级模式。紧急模式对应于信用值CRD大于紧急水平UGL而升级模式对应于信用值CRD大于上边界值UPBN。紧急水平UGL可等于或大于上边界值UPBN。默认模式对应于信用值CRD小于上边界值UPBN并且大于下边界值LWBN，而降级模式对应于信用值CRD小于下边界值LWBN。
如上参照图15描述的，控制块540可以基于该操作模式改变本地控制信号LCON的值OV，INC和DEC，从而允许相应的主设备在升级模式中具有比默认模式大的带宽并且在默认模式中具有比降级模式大的带宽。
此外，当信用值CRD大于紧急水平UGL时控制块540可以激活紧急信号UGNT。如此，当要求紧急服务时，实时主设备103可以激活紧急信号UGNT，并且紧急信号UGNT可以用于升级来自实时主设备103的请求流和/或降级来自其他主设备的请求流。
图20是说明根据本发明构思的示范实施例的产生紧急信号的方法的图。
参考图20，可根据滞后方案通过设置紧急信号UGNT的不同的激活和禁止条件来产生紧急信号UGNT。换句话说，对应于紧急信号UGNT的禁止条件的下降的紧急水平UGLF可以被设置成低于对应于紧急信号UGNT的激活条件的上升的紧急水平UGLR。
图18的控制块540可以在信用值CRD变得大于上升的紧急水平UGLR的时间点t1处激活紧急信号UGNT。控制块540在信用值CRD减小回到上升的紧急水平UGLR的时间点t2不禁止紧急信号UGNT，而在信用值CRD变得小于下降的紧急水平UGLF的时间点t3处禁止紧急信号UGNT。根据此类滞后方案，过度频繁的模式变化可得到缓解，而实时主设备103可从紧急状况中稳定地退出。
图21是说明根据图17的系统中的示范服务控制器的框图。
在图21的服务控制器501可以是用于控制来自诸如处理器的最佳效果主设备101的请求流的控制器。图21的服务控制器501类似于在图3的服务控制器500a，除了限制器510的使能条件外。
图21的限制器510可以在来自控制块530的上述限制信号LMT外响应外部限制信号ELMT而被使能。为此，服务控制器501还可以包括：或逻辑门550。或逻辑门550通过对限制信号LMT和外部限制信号ELMT执行或逻辑运算而产生输出信号，以及限制器510可以响应于或逻辑门550的输出信号而被使能。当对应的最佳效果主设备101处于空闲状态时，限制信号LMT可被激活，并且当其他主设备103和/或从设备302处于激活状态时，外部限制信号ELMT可被激活。结果，对应于最佳效果主设备101的服务控制器501可以依靠内部和外部的操作环境改变而阻断来自最佳效果主设备101的请求流。
图22是说明根据图17的系统的示范从设备的框图。
参考图22，从设备302可以包括请求队列310以及调度器320，用于控制图17的系统1000a中的请求流。
请求队列可以存储从主设备101，102和103经由互连设备10传输的请求。当系统1000a采用支持多个未完成的事务或多个未完成的请求的协议时，从设备302可以包括至少一个请求队列或寄存器电路。请求队列310可以存储发出但是未被服务的请求。
基于存储的请求的优先级，针对存储的请求，调度器320可调整服务的顺序。根据所确定的服务顺序，存储的请求被顺序传递到内部电路340。
调度器320可基于对应于实时主设备103的服务控制器503所产生的紧急信号UGNT增加存储的来自实时主设备103的请求的优先级。通过增加优先级，实时主设备103的服务会被升级，因此实时主设备103可退出紧急状态。
当在请求队列310中存储的等待服务的请求的数目大于阈值数量时，调度器320可激活队列满信号QF。或逻辑门330可以对紧急信号UGNT和队列满信号QF执行或逻辑运算，以产生外部限制信号ELMT。
如上所述，紧急信号UGNT可表明实时主设备103是在紧急状态而外部限制信号ELMT可被用来阻止来自最佳效果主设备101的请求。使用紧急信号UGNT和外部限制信号ELMT，来自实时主设备103的请求流可被升级而来自最佳效果主设备101的请求流可被降级。
图23是说明在图22的从设备中存储的请求的示范结构和提供给从设备的紧急信号的示范结构的图。
参考图23，在从设备302的请求队列310中存储的各个请求REQ包括：主标识符MID，指示发出请求REQ的主设备；请求标识符AxID，用于区分请求REQ和来自相同的主设备的其他请求；地址命令ADD-COM，表示请求REQ的内容；和请求REQ的优先级AxQ。
紧急信号UGNT可包括：标志值的FLG，指示主设备是否是在紧急状态；以及主标识MID，指示生成紧急信号UGNT的主设备。在示例实施例中，紧急信号UGNT可仅包括标志值FLG，而指示紧急主设备的主标识符MID可以作为不同于紧急信号UGNT的信号被提供。
当标志值FLG指示主设备的紧急状态时，图22的调度器320可比较在紧急信号UGNT中的主标识符MID与存储的请求中的主标识符MID，以增加包括和紧急信号UGNT相同的主标识符MID的存储的请求的优先级。可升级紧急主设备的服务，以帮助紧急主设备从紧急状态中退出。
图24是说明根据本发明构思的示范实施例的包括片上系统的计算系统的框图。
参考图24，计算系统2000包括片上系统（SOC）1010、内存设备1020、存储设备1030、输入/输出（I/O）设备1040、电源1050和图像传感器1060。虽然图24中未示出，但是计算系统2000可进一步包括各种端口，用于与视频卡、声卡、存储卡、USB设备或其他电子设备通信。
SOC1010可以是应用处理器（AP）SOC，包括互连设备INT和耦合到互连设备INT的多个知识产权核，如参照图1到23描述的。如图24所示，知识产权核可以包括存储控制器MC、中央处理单元CPU、显示控制器DIS、文件系统块FSYS、图形处理单元GPU、图像信号处理器ISP、多格式编解码器块MFC等。例如，存储控制器MC可对应于上述的从设备并且其他知识产权核可以对应于上述主设备，其使用存储控制器MC作为共同的资源。虽然图24中未示出，SOC1010可以包括上述的服务控制器以依靠SOC1010的操作环境改变自适应地控制来自主设备的请求流。
SOC1010可以经由诸如地址总线、控制总线和/或数据总线等的总线与内存设备1020、存储设备1030、输入/输出设备1040和图像传感器1060通信。在至少一个示例实施方式中，SOC1010被耦合到例如外围组件互连（PCI）总线的扩展总线。
内存设备1020可以存储用于操作计算系统2000的数据。例如，内存设备1020可以通过动态随机存取存储器（DRAM）器件、移动DRAM器件、静态随机存取存储器（SRAM）器件、相随机存取存储器（PRAM）器件、铁电随机存取存储器（FRAM）器件、阻性随机存取存储器（RRAM）器件、和/或磁随机存取存储器（MRAM）器件来实现。存储设备1030可包括固态驱动器（SSD）、硬盘驱动器（HDD）、CD-ROM等。输入/输出设备1040可以包括输入设备（例如，键盘、小键盘、鼠标等）和输出设备（例如，打印机、显示设备等）。电源1050提供用于计算系统2000的操作电压。
图像传感器1060可通过总线或其他通信链路与SOC1010通信。如上所述，图像传感器1060可与SOC1010集成在一个芯片上，或图像传感器1060和SOC1010可以被实现为独立的芯片。
计算系统2000的组件可以按各种形式封装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片规模封装(CSP)、塑料式引线芯片承载封装(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔形式的模芯(Die in Waffle Pack)、晶片形式的模芯(Die in Wafer Form)、芯片直接贴装技术(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型封装(SOIC)、缩小外型封装(SSOP)、薄型小尺寸封装(TSOP)、、单列直插式封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、或者晶片级处理封装(WSP)。
计算系统2000可以是包括至少一个SOC的任何计算系统。例如，计算系统2000可包括数码照相机、移动电话机、智能电话机、便携式多媒体播放器（PMP）、个人数字助理（PDA）、平板计算机等。
图25是说明根据本发明构思的示范实施例的在图24的计算系统中采用的接口的框图。
参考图25，计算系统1100可以通过数据处理设备实现，其使用或支持移动产业处理器接口（MIPI）接口。计算系统1100可包括形式为应用处理器（AP）、图像传感器1140、显示设备1150等的SOC1110。SOC1110可以包括如根据示例实施例如上所述的互连设备和服务控制器。
SOC1110的CSI主机1112可以经由照相机串行接口（CSI）与图像传感器1140的CSI设备1141执行串行通信。在示范实施例中，CSI主机1112可以包括解串器（DES），而CSI设备1141可包括串行器（SER）。SOC1110的DSI主机1111可以经由显示串行接口（DSI）与显示设备1150的DSI设备1151执行串行通信。
在示例实施例中，DSI主机1111可以包括串行器（SER）而DSI设备1151可包括解串器（DES）。计算系统1100可进一步包括：射频（RF）芯片1160，用于对SOC1110执行通信。计算系统1100的物理层（PHY）1113和RF芯片1160的物理层（PHY）1161可以基于MIPI DigRF协议执行数据通信。SOC1110可进一步包括：DigRF MASTER1114，用于控制物理层PHY1161的数据通信。
计算系统1100可进一步包括全球定位系统（GPS）1120、存储器1170，麦克风MIC1180、DRAM器件1185和扬声器1190。此外，计算系统1100可以使用超宽带（UWB）1210、无线局域网（WLAN）1220、全球互通微波存取（WIMAX）1230等来进行通信。然而，系统1100的结构和接口并不限于此。例如，计算系统1100的示出的组件中的一个或多个可以被省略，或可能会增加额外组件。
根据本发明构思的至少一个示例实施例的系统和方法可以有效地用于主设备连接到由主设备共同访问的从设备的情况中。至少一个示例实施例可以被应用于其中各种半导体元件被集成为一个芯片上的SOC。根据本发明构思的至少一个示例实施例，可以有效地控制下列要求更小的尺寸、更高的性能和更高的操作速度的系统中的请求流，诸如数码照相机、移动电话机、PDA、PMP、智能电话机、平板计算机等。
前述是示范实施例的说明，并且不构成其限制。虽然已经描述示范实施例，但是在不背离本发明构思的情况下，可以在示范实施例中进行许多修改。因此，全部此类修改意图包括在本发明构思的范围中。

Claims (29)

1.一种片上系统（SOC），包括：
从设备；
多个主设备，被配置成产生要求来自所述从设备的服务的请求；
互连设备，通过各自通道耦合到所述从设备和所述主设备，并且所述互连设备被配置成对所述请求执行仲裁操作；和
多个服务控制器，被配置成依据所述SOC的操作环境改变而自适应地控制来自所述主设备的请求流。
2.根据权利要求1所述的SOC，还包括：
全局控制器，其被配置成基于至少一个状态信号生成全局控制信号，所述全局控制信号指示所述操作环境改变，
其中，所述服务控制器被配置成基于所述全局控制信号来控制所述请求流。
3.根据权利要求2所述的SOC，其中，所述从设备包括存储控制器，而所述主设备包括调制解调器和显示控制器，以及
其中，所述状态信号包括如下的至少一个：
第一状态信号，其在所述存储控制器的操作温度变得大于阈值温度时被激活；
第二状态信号，其在所述调制解调器没有被所述从设备服务达阈值时间时被激活；以及
第三状态信号，其在所述显示控制器的数据缓冲器速率低于阈值速率时被激活。
4.根据权利要求1所述的SOC，其中，所述服务控制器的每一个包括：
监视器，被配置成通过实时检测对应主设备的服务要求水平来产生信用值；以及
控制块，被配置成基于所述操作环境改变产生用于控制所述监视器的本地控制信号，以及被配置成基于所述信用值而产生关于来自所述对应主设备的所述请求的优先级信息信号。
5.根据权利要求4所述的SOC，其中，所述本地控制信号包括溢出值、单位增大值和单位减小值，以及
其中，所述监视器包括：
第一计数器，被配置成生成利用对应于所述溢出值的时间段来激活的第一事件信号；
服务检测器，被配置成基于在所述对应主设备和所述互连设备之间传送的通道信号生成第二事件信号，所述第二事件信号在所述对应主设备被所述从设备服务时被激活；以及
第二计数器，被配置成响应于所述第一事件信号的每一激活而将所述信用值增大所述单位增大值，以及被配置成响应于所述第二事件信号的每一激活而将所述信用值减小所述单位减小值。
6.根据权利要求5所述的SOC，其中，所述控制块被配置成基于所述操作环境改变来改变所述溢出值、所述单位增大值和所述单位减小值中的至少一个以控制来自所述对应主设备的所述请求流。
7.根据权利要求6所述的SOC，其中，所述控制块被配置成通过减小所述溢出值、所述增大单位增大值或减小所述单位减小值来升级所述对应主设备的所述请求流，以及被配置成通过增大所述溢出值、减小所述单位增大值或增大所述单位减小值来将来自所述对应主设备的所述请求流降级。
8.根据权利要求5所述的SOC，其中，所述本地控制信号还包括当所述操作环境改变发生时提供的强占值，并且第二计数器将所述信用值减小所述强占值。
9.根据权利要求4所述的SOC，其中，所述服务控制器的至少一个包括：
限制器，被配置成响应于来自所述控制块的限制信号而阻断来自所述对应主设备的请求流。
10.根据权利要求9所述的SOC，其中，所述控制块被配置成在所述信用值小于授权值时激活所述限制信号，以及被配置成基于所述操作环境改变来改变所述授权值以控制来自所述对应主设备的所述请求流。
11.根据权利要求9所述的SOC，其中，所述限制器包括：
同步器，被配置成基于所述限制信号产生同步的限制信号；
第一逻辑门，被配置成通过对来自所述对应主设备的有效信号和所述同步的限制信号执行逻辑运算来输出掩码的有效信号；和
第二逻辑门，被配置成通过对来自所述互连设备的准备信号和所述同步的限制信号执行逻辑运算来输出掩码的准备信号。
12.根据权利要求4所述的SOC，其中，所述控制块被配置成通过划分所述信用值的范围来设置多个操作模式，以及被配置成基于所述操作模式改变所述本地控制信号的值以控制来自所述对应主设备的所述请求流。
13.根据权利要求12所述的SOC，其中，所述操作模式包括：
升级模式，对应于所述信用值大于上边界值；
默认模式，对应于所述信用值小于所述上边界值且大于下边界值；以及
降级模式，对应于所述信用值小于所述下边界值。
14.根据权利要求13所述的SOC，其中，所述控制块被配置成基于所述操作模式改变所述本地控制信号的值，从而所述对应主设备被允许在所述升级模式具有比所述默认模式中大的带宽，以及在所述默认模式具有比所述降级模式中大的带宽。
15.根据权利要求1所述的SOC，其中，所述从设备包括：
请求队列，被配置成存储经由所述互连设备从所述主设备传送来的所述请求；以及
调度器，被配置成基于所存储的请求的优先级调整对于所存储的请求的服务顺序。
16.根据权利要求15所述的SOC，其中，所述主设备包括至少一个实时主设备，并且对应于所述实时主设备的所述服务控制器被配置成产生指示所述实时主设备需要来自所述从设备的紧急服务的紧急信号。
17.根据权利要求16所述的SOC，其中，所述调度器被配置成基于所述紧急信号增加所存储的来自所述实时主设备的请求的优先级。
18.根据权利要求16所述的SOC，还包括：在所述从设备和对应于所述实时主设备的所述服务控制器之间点对点耦合的传输线，
其中，紧急信号经由所述传输线直接从对应于所述实时主设备的所述服务控制器传递到所述从设备。
19.根据权利要求15所述的SOC，其中，所述主设备包括至少一个最佳效果主设备，所述从设备被配置成基于所述操作环境改变产生外部限制信号，并且对应于所述最佳效果主设备的所述服务控制器被配置成响应于所述外部限制信号而阻断来自所述最佳效果主设备的所述请求流。
20.根据权利要求19所述的SOC，其中，所述从设备被配置成当在请求队列中存储的请求的数量大于阈值数量时，激活所述外部限制信号。
21.根据权利要求19所述的SOC，其中，所述主设备包括至少一个实时主设备，并且所述从设备被配置成响应于指示所述实时主设备需要来自所述从设备的紧急服务的紧急信号而激活所述外部限制信号。
22.根据权利要求21所述的SOC，其中，所述实时主设备包括显示控制器，以及所述最佳效果主设备包括处理器。
23.根据权利要求19所述的SOC，还包括：在所述从设备和对应于所述最佳效果主设备的所述服务控制器之间点对点耦合的传输线，
其中，所述外部限制信号经由所述传输线直接从所述从设备传递到对应于所述最佳效果主设备的所述服务控制器。
24.一种控制片上系统（SOC）的方法，所述片上系统SOC包括：至少一个从设备；多个主设备，被配置成分别产生要求来自所述从设备的服务的请求；以及互连设备，通过各自的通道耦合到所述从设备和所述主设备，所述方法包括：
产生至少一个指示所述从设备和所述主设备中的至少一个的操作状态的状态信号；
基于所述状态信号产生全局控制信号，所述全局控制信号指示所述SOC的操作环境改变；以及
依据所述全局控制信号而自适应地控制来自所述主设备的请求流。
25.一种服务控制器，被配置成控制从主设备到从设备的请求流，所述服务控制器包括：
监视器，被配置成通过实时检测所述主设备的服务要求水平来产生信用值；以及
控制块，被配置成基于操作环境改变产生用于控制所述监视器的本地控制信号并且基于所述信用值产生关于来自所述主设备的所述请求的优先级信息信号。
26.一种片上系统（SOC），包括：
从设备；
第一主设备和第二主设备，被配置成产生要求来自所述从设备的服务的请求；
传感器，被配置成检测SOC的环境状况是否处于异常状态；
服务控制器，被配置成当已经检测到异常状态时增加来自所述第一和第二主设备中的一个的请求的优先级，并且降低来自所述第一和第二主设备中的另一个的请求的优先级；和
互连设备，通过各自的通道耦合到所述从设备和所述主设备，并且所述互连设备被配置成基于对应优先级对所述请求执行仲裁操作。
27.根据权利要求26所述的SOC，其中，所述环境状况是所述从设备的温度，而所述异常状态指示所述温度超过阈值温度。
28.根据权利要求26所述的SOC，其中，所述环境状况是在所述从设备和一个主设备之间的交换的延迟，而所述异常状态指示所述延迟大于阈值时间。
29.根据权利要求26所述的SOC，其中，所述环境状况是所述主设备之一的数据缓冲器的数据缓冲速率，而所述异常状态指示该数据缓冲速率低于阈值速率。
CN201310346570.1A 2013-01-24 2013-08-09 自适应服务控制器、片上系统和控制其的方法 Active CN103970710B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361756217P 2013-01-24 2013-01-24
US61/756,217 2013-01-24
KR1020130019646A KR102021795B1 (ko) 2013-01-24 2013-02-25 적응적 서비스 제어기, 시스템 온 칩 및 시스템 온 칩의 제어 방법
KR10-2013-0019646 2013-02-25

Publications (2)

Publication Number Publication Date
CN103970710A true CN103970710A (zh) 2014-08-06
CN103970710B CN103970710B (zh) 2018-11-13

Family

ID=51064522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310346570.1A Active CN103970710B (zh) 2013-01-24 2013-08-09 自适应服务控制器、片上系统和控制其的方法

Country Status (4)

Country Link
US (1) US9684633B2 (zh)
JP (1) JP6219091B2 (zh)
CN (1) CN103970710B (zh)
DE (1) DE102013213300A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107870808A (zh) * 2016-09-23 2018-04-03 慧与发展有限责任合伙企业 核心标识符的分配
CN110569211A (zh) * 2019-09-02 2019-12-13 天津飞腾信息技术有限公司 片上系统内部通讯方法
CN112286335A (zh) * 2019-07-25 2021-01-29 三星电子株式会社 主设备以及控制其的系统和方法
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN114500355A (zh) * 2022-02-16 2022-05-13 上海壁仞智能科技有限公司 路由方法、片上网络、路由节点和路由装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949382B1 (ko) * 2012-04-04 2019-02-18 삼성전자주식회사 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법
US9372818B2 (en) * 2013-03-15 2016-06-21 Atmel Corporation Proactive quality of service in multi-matrix system bus
WO2015004859A1 (ja) * 2013-07-09 2015-01-15 日本電気株式会社 通信端末
US9854518B2 (en) * 2013-09-27 2017-12-26 Apple Inc. System and method for audio frame generation alignment with LTE transmission opportunities
US10936044B2 (en) 2015-12-21 2021-03-02 Hewlett Packard Enterprise Development Lp Quality of service based memory throttling
KR102595903B1 (ko) * 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
US11113223B1 (en) 2018-04-03 2021-09-07 Xilinx, Inc. Dual mode interconnect
US11196678B2 (en) 2018-10-25 2021-12-07 Tesla, Inc. QOS manager for system on a chip communications
WO2022261055A1 (en) * 2021-06-09 2022-12-15 Snap Inc. Device with dynamic transcode throttling
US11483569B1 (en) 2021-06-09 2022-10-25 Snap Inc. Device with dynamic transcode throttling
WO2024072395A1 (en) * 2022-09-29 2024-04-04 Siemens Industry Software Inc. Event signals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761516A (en) * 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
US20030177296A1 (en) * 2002-03-18 2003-09-18 Hugh Kurth Dynamic request priority arbitration
US20080209093A1 (en) * 2007-02-28 2008-08-28 National Chiao Tung University Fine-grained bandwidth control arbiter and the method thereof
CN101686192A (zh) * 2008-09-27 2010-03-31 华为技术有限公司 在多设备环境中进行会话处理方法、装置和系统
CN102467474A (zh) * 2010-11-08 2012-05-23 索尼公司 仲裁电路及其控制方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787041A (en) * 1985-08-01 1988-11-22 Honeywell Data control system for digital automatic flight control system channel with plural dissimilar data processing
EP0718773A1 (en) 1994-12-19 1996-06-26 Advanced Micro Devices, Inc. Bus access arbiter
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US7596098B2 (en) 1999-09-30 2009-09-29 Qualcomm Incorporated System and method for persistence-vector-based rate assignment
US6826644B1 (en) * 2000-08-10 2004-11-30 Serverworks Corporation Peripheral component interconnect arbiter implementation with dynamic priority scheme
JP2003114870A (ja) 2001-10-04 2003-04-18 Matsushita Electric Ind Co Ltd バス調停方法およびバス調停装置
US6804738B2 (en) 2001-10-12 2004-10-12 Sonics, Inc. Method and apparatus for scheduling a resource to meet quality-of-service restrictions
US7194561B2 (en) 2001-10-12 2007-03-20 Sonics, Inc. Method and apparatus for scheduling requests to a resource using a configurable threshold
US6578117B2 (en) 2001-10-12 2003-06-10 Sonics, Inc. Method and apparatus for scheduling requests using ordered stages of scheduling criteria
US7007138B2 (en) 2002-04-17 2006-02-28 Matsushita Electric Industiral Co., Ltd. Apparatus, method, and computer program for resource request arbitration
DE60314347T2 (de) * 2002-09-30 2007-09-27 Matsushita Electric Industrial Co., Ltd., Kadoma Betriebsmittelverwaltungsgerät
US7062582B1 (en) * 2003-03-14 2006-06-13 Marvell International Ltd. Method and apparatus for bus arbitration dynamic priority based on waiting period
US7917903B2 (en) 2003-03-27 2011-03-29 Hewlett-Packard Development Company, L.P. Quality of service controller and method for a data storage system
JP2004355435A (ja) 2003-05-30 2004-12-16 Canon Inc アクセス調停装置
US7665069B2 (en) 2003-10-31 2010-02-16 Sonics, Inc. Method and apparatus for establishing a quality of service model
TWI256555B (en) * 2003-12-12 2006-06-11 Via Tech Inc An apparatus and a method of request priority queue arbitration
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
FI20055104A0 (fi) * 2004-05-19 2005-03-04 Nokia Corp Menetelmä tiedon siirtämiseksi telekommunikaatiojärjestelmässä ja verkkoelementti
CN100428191C (zh) * 2004-06-24 2008-10-22 松下电器产业株式会社 以低带宽保证局部集中访问的管理装置、管理方法及包含管理装置的动态图像处理装置
JP2006079394A (ja) * 2004-09-10 2006-03-23 Renesas Technology Corp データ処理装置
JP4955205B2 (ja) 2004-11-04 2012-06-20 三菱電機株式会社 調停装置及び調停方法
US20060137377A1 (en) * 2004-12-29 2006-06-29 Samson Eric C Method and apparatus for external processor thermal control
US7263566B2 (en) * 2004-12-30 2007-08-28 Qualcomm Incorporated Method and apparatus of reducing transfer latency in an SOC interconnect
KR100784385B1 (ko) 2005-08-10 2007-12-11 삼성전자주식회사 공유 자원에 대한 접근 요청을 중재하는 시스템 및 방법
US7587543B2 (en) * 2006-01-23 2009-09-08 International Business Machines Corporation Apparatus, method and computer program product for dynamic arbitration control
JP2007207024A (ja) 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd リソース管理装置
JP2007304830A (ja) 2006-05-11 2007-11-22 Matsushita Electric Ind Co Ltd 情報先行取得による調停方法および調停装置
JP4846482B2 (ja) 2006-08-03 2011-12-28 パナソニック株式会社 バスアービトレーション装置
US7693053B2 (en) * 2006-11-15 2010-04-06 Sony Computer Entertainment Inc. Methods and apparatus for dynamic redistribution of tokens in a multi-processor system
US9262356B2 (en) 2006-12-15 2016-02-16 Lantiq Beteiligungs-GmbH & Co.KG Arbiter device and arbitration method
US7861113B2 (en) * 2007-03-16 2010-12-28 Dot Hill Systems Corporation Method and apparatus for operating storage controller system in elevated temperature environment
US7657682B2 (en) * 2007-09-14 2010-02-02 Freescale Semiconductor, Inc. Bus interconnect with flow control
JP5151580B2 (ja) * 2008-03-14 2013-02-27 日本電気株式会社 コンピュータシステムおよびバス制御装置
US8209493B2 (en) 2008-03-26 2012-06-26 Intel Corporation Systems and methods for scheduling memory requests during memory throttling
US8032678B2 (en) * 2008-11-05 2011-10-04 Mediatek Inc. Shared resource arbitration
US8601192B2 (en) * 2009-06-08 2013-12-03 Panasonic Corporation Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device
GB2473505B (en) 2009-09-15 2016-09-14 Advanced Risc Mach Ltd A data processing apparatus and a method for setting priority levels for transactions
US8527684B2 (en) * 2010-11-12 2013-09-03 Lsi Corporation Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC
CN102164030B (zh) * 2011-02-15 2014-01-29 矽力杰半导体技术(杭州)有限公司 一种单端口通讯电路及其通讯方法
KR20120097831A (ko) * 2011-02-25 2012-09-05 삼성전자주식회사 시스템 온 칩의 버스 시스템
KR20130019646A (ko) 2011-08-17 2013-02-27 주식회사 포스코 용탕 분사용 노즐
US8713572B2 (en) * 2011-09-15 2014-04-29 International Business Machines Corporation Methods, systems, and physical computer storage media for processing a plurality of input/output request jobs
JP2013196321A (ja) * 2012-03-19 2013-09-30 Pfu Ltd 電子回路及び調停方法
US9141561B2 (en) * 2012-10-25 2015-09-22 Texas Instruments Incorporated Master circuits having dynamic priority leads coupled with memory controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761516A (en) * 1996-05-03 1998-06-02 Lsi Logic Corporation Single chip multiprocessor architecture with internal task switching synchronization bus
US20030177296A1 (en) * 2002-03-18 2003-09-18 Hugh Kurth Dynamic request priority arbitration
US20080209093A1 (en) * 2007-02-28 2008-08-28 National Chiao Tung University Fine-grained bandwidth control arbiter and the method thereof
CN101686192A (zh) * 2008-09-27 2010-03-31 华为技术有限公司 在多设备环境中进行会话处理方法、装置和系统
CN102467474A (zh) * 2010-11-08 2012-05-23 索尼公司 仲裁电路及其控制方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107870808A (zh) * 2016-09-23 2018-04-03 慧与发展有限责任合伙企业 核心标识符的分配
CN112286335A (zh) * 2019-07-25 2021-01-29 三星电子株式会社 主设备以及控制其的系统和方法
CN112286335B (zh) * 2019-07-25 2024-05-14 三星电子株式会社 主设备以及控制其的系统和方法
CN110569211A (zh) * 2019-09-02 2019-12-13 天津飞腾信息技术有限公司 片上系统内部通讯方法
CN110569211B (zh) * 2019-09-02 2022-09-13 飞腾信息技术有限公司 片上系统内部通讯方法
CN113515477A (zh) * 2020-04-09 2021-10-19 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN113515477B (zh) * 2020-04-09 2024-05-03 珠海全志科技股份有限公司 一种总线网络中优先级动态调整方法、装置和存储介质
CN114500355A (zh) * 2022-02-16 2022-05-13 上海壁仞智能科技有限公司 路由方法、片上网络、路由节点和路由装置
CN114500355B (zh) * 2022-02-16 2023-06-16 上海壁仞智能科技有限公司 路由方法、片上网络、路由节点和路由装置

Also Published As

Publication number Publication date
US9684633B2 (en) 2017-06-20
JP2014142912A (ja) 2014-08-07
US20140208071A1 (en) 2014-07-24
DE102013213300A1 (de) 2014-07-24
JP6219091B2 (ja) 2017-10-25
CN103970710B (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
CN103970710A (zh) 自适应服务控制器、片上系统和控制其的方法
US9367499B2 (en) System on chip for enhancing quality of service and method of controlling the same
US9367517B2 (en) Integrated circuit package with multiple dies and queue allocation
US9105316B2 (en) Integrated circuit package with multiple dies and a multiplexed communications interface
US8943249B2 (en) System on chip improving data traffic and operating method thereof
US8610258B2 (en) Integrated circuit package with multiple dies and sampled control signals
US8653638B2 (en) Integrated circuit package with multiple dies and bundling of control signals
US8838863B2 (en) Resource controlling with dynamic priority adjustment
US9270610B2 (en) Apparatus and method for controlling transaction flow in integrated circuits
KR102029806B1 (ko) 선입선출 버퍼를 포함하는 시스템 온 칩, 응용 프로세서 및 그것을 포함하는 모바일 장치
US11748284B2 (en) Systems and methods for arbitrating traffic in a bus
US8504751B2 (en) Integrated circuit package with multiple dies and interrupt processing
US9552034B2 (en) Systems and methods for providing local hardware limit management and enforcement
US9223379B2 (en) Intelligent receive buffer management to optimize idle state residency
US8949845B2 (en) Systems and methods for resource controlling
US8468381B2 (en) Integrated circuit package with multiple dies and a synchronizer
CN112286335B (zh) 主设备以及控制其的系统和方法
US7114019B2 (en) System and method for data transmission
KR102021795B1 (ko) 적응적 서비스 제어기, 시스템 온 칩 및 시스템 온 칩의 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant