CN103956907B - 一种磁粉探伤仪电源处理电路和磁粉探伤仪 - Google Patents

Abstract

本发明涉及磁粉探伤设备技术领域，尤其涉及一种磁粉探伤仪电源处理电路和磁粉探伤仪，所述磁粉探伤仪包括磁粉探伤仪电源处理电路，所述磁粉探伤仪电源处理电路，包括升压电路、控制电路和H桥电路，所述控制电路和H桥电路连接，所述H桥电路还和升压电路连接，所述控制电路控制H桥电路的输出波形，以便H桥电路输出0～60Hz的电压频率信号。可见，一种磁粉探伤仪电源处理电路和磁粉探伤仪，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

Description

一种磁粉探伤仪电源处理电路和磁粉探伤仪

技术领域

本发明涉及磁粉探伤设备技术领域，尤其涉及一种磁粉探伤仪电源处理电路和磁粉探伤仪。

背景技术

目前市场上的磁粉探伤仪，主要分为交流磁粉探伤仪和直流磁粉探伤仪两种。交流磁粉探伤仪一般产生50HZ交流磁场，用于检测工件表面和近表面的缺陷，对工件深埋缺陷的检测能力比较弱。直流磁粉探伤仪一般产生直流磁场，用于检测工件的深埋缺陷，对工件表面和近表面缺陷的检测能力比较弱。所以，若要对一工件进行全面检测，常常需要用交流磁粉探伤仪检测一遍工件表面和近表面的缺陷，再用直流磁粉探伤仪检测一遍工件深埋的缺陷，导致整个探伤检测的周期长且操作繁琐。

发明内容

本发明的目的在于提出一种磁粉探伤仪电源处理电路和磁粉探伤仪，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

为达此目的，本发明采用以下技术方案：

第一方面，提供一种磁粉探伤仪电源处理电路，包括升压电路、控制电路和H桥电路，所述控制电路和H桥电路连接，所述H桥电路还和升压电路连接，所述控制电路控制H桥电路的输出波形，以便H桥电路输出0～60Hz的电压频率信号。

其中，所述电压频率信号包括直流电压频率信号、交流定频电压频率信号和15～50Hz交流扫频电压频率信号。

其中，所述升压电路包括SG2525AP芯片U1，所述SG2525AP芯片U1上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述第1管脚的第一路依次通过电阻R10和电容C7连接第9管脚，所述第1管脚的第二路通过电容C13接地，所述第1管脚的第三路连接电阻R19的一端的第一路，所述第2管脚的第一路通过电阻R17接地，所述第2管脚的第二路连接电阻R14的一端，所述第3管脚悬空，所述第4管脚悬空，所述第5管脚的第一路通过电容C12接地，所述第5管脚第二路通过电阻R16连接第7管脚，所述第6管脚通过电阻R13接地，所述第8管脚通过电容C11接地，所述第10管脚的第一路通过电阻R1接地，所述第10管脚的第二路通过电容C1接地，所述第10管脚的第三路通过电阻R2连接SHD端，所述第11管脚的第一路连接电阻R11的一端，所述第11管脚的第二路连接电阻R12的一端，所述第12管脚接地，所述第13管脚的第一路连接电源BAT+端，所述第13管脚的第二路通过电容C4接地，所述第13管脚的第三路通过电容C5接地，所述第14管脚的第一路连接电阻R3的一端，所述第14管脚的第二路连接电阻R4的一端，所述第15管脚连接电源BAT+端，所述第16管脚连接电阻R14的另一端的第一路；

电阻R14的另一端的第二路通过电容C9接地，电阻R14的另一端的第三路通过电容C10接地，所述电阻R11的另一端的第一路连接IRF3205ZS型的MOS场效应管Q3的栅极，所述电阻R11的另一端的第二路连接电阻R8的一端，电阻R8的另一端接地，MOS场效应管Q3的漏极的第一路连接IRF3205ZS型的MOS场效应管Q4的漏极，MOS场效应管Q3的漏极的第二路连接电容C8的一端，MOS场效应管Q3的漏极的第三路连接变压器的第一电压输入端，MOS场效应管Q3的源极接地，所述电阻R12的另一端的第一路连接MOS场效应管Q4的栅极，所述电阻R12的另一端的第二路连接电阻R9的一端，电阻R9的另一端接地，MOS场效应管Q4的源极接地，所述电阻R3的另一端的第一路连接IRF3205ZS型的MOS场效应管Q1的栅极，所述电阻R3的另一端的第二路连接电阻R5的一端，电阻R5的另一端接地，MOS场效应管Q1的漏极的第一路连接IRF3205ZS型的MOS场效应管Q2的漏极，MOS场效应管Q1的漏极的第二路连接电阻R7的一端，MOS场效应管Q1的漏极的第三路连接变压器的第二电压输入端，MOS场效应管Q1的源极接地，所述电阻R4的另一端的第一路连接MOS场效应管Q2的栅极，所述电阻R4的另一端的第二路连接电阻R6的一端，电阻R6的另一端接地，MOS场效应管Q2的源极接地，电阻R7的另一端和电容C8的另一端连接；

变压器的第一电压输出端的第一路连接FR207型的二极管D1的负极，变压器的第一电压输出端的第二路连接FR207型的二极管D2的正极，变压器的第二电压输出端的第一路连接FR207型的二极管D3的正极，变压器的第二电压输出端的第二路连接FR207型的二极管D4的负极，二极管D1的正极接地，二极管D2的负极的第一路连接二极管D3的负极，二极管D2的负极的第二路依次通过电阻R15和电阻R18连接电阻R19的一端的第二路，电阻R19的另一端接地，二极管D2的负极的第三路连接电源VCC-H端，二极管D2的负极的第四路通过电容C6接地，二极管D4的正极接地。

其中，所述控制电路包括ATmega8A-AU芯片U5，所述ATmega8A-AU芯片U5上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚、第20管脚、第21管脚、第22管脚、第23管脚、第24管脚、第25管脚、第26管脚、第27管脚、第28管脚、第29管脚、第30管脚、第31管脚和第32管脚；

所述第12管脚连接RUN端,所述第13管脚连接BATStatus端,所述第14管脚悬空，所述第15管脚连接MOSI端,所述第16管脚连接MISO端,所述第17管脚连接CLK端,所述第7管脚连接XTAL1端的一端，所述第8管脚连接XTAL2端的一端，所述第30管脚连接PDO端,所述第31管脚连接PD1端,所述第32管脚连接ShutDown端,所述第1管脚连接PD3端,所述第2管脚连接LED0端的一端，所述第9管脚连接LED1端的一端，所述第10管脚悬空,所述第11管脚连接单刀双掷开关SF的动端2，单刀双掷开关SF的不动端3接地，单刀双掷开关SF的不动端1通过电阻Rc连接电源VCC-5V端,所述第23管脚连接AD-BAT端的一端，所述第24管脚悬空,所述第25管脚连接MCUShutDown端,所述第26管脚连接LightON端,所述第27管脚连接AHIN端,所述第28管脚连接ALIN端,所述第19管脚连接BHIN端,所述第22管脚连接BLIN端,所述第29管脚连接RESET端的一端，所述第6管脚、第4管脚和第18管脚的第一路分别连接电源VCC-5V端，所述第6管脚、第4管脚和第18管脚的第二路分别通过电容C28接地，所述第21管脚、第5管脚和第3管脚的第一路分别接地，所述第21管脚、第5管脚和第3管脚的第二路分别连接电容C29的一端，电容C29的另一端的第一路连接所述第20管脚，电容C29的另一端的第二路连接电阻R45的一端，电阻R45的另一端连接Vref端的一端；

所述Vref端的另一端的第一路通过电阻R48连接电源VCC-5V端，Vref端的另一端的第二路连接TL431IDBZR型的可调式精密并联稳压器U6的负极，可调式精密并联稳压器U6的正极接地，Vref端的另一端的第三路连接可调式精密并联稳压器U6的输出电压设定端的一端，所述输出电压设定端的另一端通过电容C34接地，所述XTAL1端的另一端的第一路连接8MHz晶体振荡器Y1的一端，所述XTAL1端的另一端的第二路通过电容C31接地,所述XTAL2端的另一端的第一路连接8MHz晶体振荡器Y1的另一端，所述XTAL2端的另一端的第二路通过电容C33接地,所述RESET端的另一端的第一路通过电阻R47连接电源VCC-5V端,所述RESET端的另一端的第二路通过电容C30接地,所述AD-BAT端的另一端的第一路通过电阻R46连接电源BAT+端,所述AD-BAT端的另一端的第二路通过电阻R49接地,所述AD-BAT端的另一端的第三路通过电容C32接地,所述LED0端的另一端通过电阻Rb连接双向发光二极管D16的第一信号输入端,所述LED1端的另一端通过电阻Rd连接双向发光二极管D16的第二信号输入端,双向发光二极管D16的电源输入端连接VCC-5V端。

其中，所述H桥电路包括IR2110型或IR2110S型的驱动IC芯片U2，以及IR2110型或IR2110S型的驱动IC芯片U3，所述驱动IC芯片U2和驱动IC芯片U3分别设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述驱动IC芯片U2的第1管脚的第一路连接IN4148型的二极管D9的负极，所述驱动IC芯片U2的第1管脚的第二路连接电阻R29的一端，电阻R29的另一端连接二极管D9的正极的第一路，所述驱动IC芯片U2的第2管脚接地，所述驱动IC芯片U2的第3管脚的第一路连接IN4007型的二极管D7的正极，所述驱动IC芯片U2的第3管脚的第二路通过电容C20接地，所述驱动IC芯片U2的第3管脚的第三路通过电容C23接地，所述驱动IC芯片U2的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U2的第4管脚悬空，所述驱动IC芯片U2的第5管脚悬空，所述驱动IC芯片U2的第6管脚的第一路连接电容C15的一端，所述驱动IC芯片U2的第6管脚的第二路连接电阻R22的一端，所述驱动IC芯片U2的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q5的源极，所述驱动IC芯片U2的第6管脚的第四路连接VHL端，所述驱动IC芯片U2的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q7的漏极，电容C15的另一端的第一路连接二极管D7的负极，电容C15的另一端的第二路连接所述驱动IC芯片U2的第7管脚，所述驱动IC芯片U2的第8管脚的第一路连接电阻R21的一端，所述驱动IC芯片U2的第8管脚的第二路连接IN4148型的二极管D6的负极，电阻R21的另一端的第一路连接电阻R22的另一端，电阻R21的另一端的第二路连接二极管D6的正极，电阻R21的另一端的第三路连接MOS场效应管Q5的栅极，MOS场效应管Q5的漏极连接电源VCC-H端，所述驱动IC芯片U2的第9管脚悬空，所述驱动IC芯片U2的第10管脚悬空，所述驱动IC芯片U2的第11管脚的第一路通过电容C14接地，所述驱动IC芯片U2的第11管脚的第二路通过电容C17接地，所述驱动IC芯片U2的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U2的第12管脚连接控制电路的AHIN端，所述驱动IC芯片U2的第13管脚连接SHD端的一端，SHD端的另一端通过电阻R27接地，所述驱动IC芯片U2的第14管脚连接控制电路的ALIN端，所述驱动IC芯片U2的第15管脚接地，所述驱动IC芯片U2的第16管脚悬空；

所述驱动IC芯片U3的第1管脚的第一路连接IN4148型的二极管D10的负极，所述驱动IC芯片U3的第1管脚的第二路连接电阻R30的一端，电阻R30的另一端连接二极管D10的正极的第一路，所述驱动IC芯片U3的第2管脚接地，所述驱动IC芯片U3的第3管脚的第一路连接IN4007型的二极管D8的正极，所述驱动IC芯片U3的第3管脚的第二路通过电容C21接地，所述驱动IC芯片U3的第3管脚的第三路通过电容C22接地，所述驱动IC芯片U3的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U3的第4管脚悬空，所述驱动IC芯片U3的第5管脚悬空，所述驱动IC芯片U3的第6管脚的第一路连接电容C19的一端，所述驱动IC芯片U3的第6管脚的第二路连接电阻R23的一端，所述驱动IC芯片U3的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q6的源极，所述驱动IC芯片U3的第6管脚的第四路连接VHR端，所述驱动IC芯片U3的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q8的漏极，电容C19的另一端的第一路连接二极管D8的负极，电容C19的另一端的第二路连接所述驱动IC芯片U3的第7管脚，所述驱动IC芯片U3的第8管脚的第一路连接电阻R20的一端，所述驱动IC芯片U3的第8管脚的第二路连接IN4148型的二极管D5的负极，电阻R23的另一端的第一路连接电阻R20的另一端，电阻R23的另一端的第二路连接二极管D5的正极，电阻R23的另一端的第三路连接MOS场效应管Q6的栅极，MOS场效应管Q6的漏极连接电源VCC-H端，所述驱动IC芯片U3的第9管脚悬空，所述驱动IC芯片U3的第10管脚悬空，所述驱动IC芯片U3的第11管脚的第一路通过电容C16接地，所述驱动IC芯片U3的第11管脚的第二路通过电容C18接地，所述驱动IC芯片U3的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U3的第12管脚连接控制电路的BHIN端，所述驱动IC芯片U3的第13管脚连接SHD端的一端，所述SHD端的另一端通过电阻R24接地，所述驱动IC芯片IR2110的第14管脚连接控制电路的BLIN端，所述驱动IC芯片IR2110的第15管脚接地，所述驱动IC芯片IR2110的第16管脚悬空；

二极管D9的正极的第二路连接电阻R25的一端，二极管D9的正极的第三路连接MOS场效应管Q7的栅极，电阻R25的另一端的第一路连接MOS场效应管Q7的源极，电阻R25的另一端的第二路连接I-SAMP端，电阻R25的另一端的第三路连接电阻R28的一端，二极管D10的正极的第二路连接电阻R26的一端，二极管D10的正极的第三路连接MOS场效应管Q8的栅极，电阻R26的另一端的第一路连接MOS场效应管Q8的源极，电阻R26的另一端的第二路连接I-SAMP端，电阻R26的另一端的第三路连接电阻R28的一端，电阻R28的另一端接地。

其中，所述磁粉探伤仪电源处理电路还包括过流保护电路，所述过流保护电路和控制电路连接，所述过流保护电路包括LM2903M型的电压比较器芯片U4B和LM2903M型的电压比较器U4A；

所述电压比较器芯片U4B的负输入端的第一路通过电容C24连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第二路通过电阻R32连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第三路通过电阻R33接地，所述电压比较器芯片U4B的正输入端的第一路连接IN4148型的二极管D14的负极，所述电压比较器芯片U4B的正输入端的第二路通过电阻R39接地，所述电压比较器芯片U4B的正输入端的第三路通过电容C26接地，所述电压比较器芯片U4B的正输入端的第四路通过电阻R42连接I-SAMP端，所述电压比较器芯片U4B的输出端的第一路通过电阻R34连接电源VCC-5V端，所述电压比较器芯片U4B的输出端的第二路连接IN4148型的二极管D12的正极，所述电压比较器芯片U4B的输出端的第三路连接二极管D14的正极；

所述电压比较器U4A的负输入端的第一路通过电阻R40接地，所述电压比较器U4A的负输入端的第二路连接电阻R36的一端，所述电压比较器U4A的负输入端的第三路连接电容C25的一端，所述电压比较器U4A的正输入端的第一路通过电阻R37连接控制电路的Vref端，所述电压比较器U4A的正输入端的第二路通过电容C27接地，所述电压比较器U4A的正输入端的第三路连接IN4148型的二极管D15的负极，所述电压比较器U4A的输出端的第一路连接二极管D15的正极，所述电压比较器U4A的输出端的第二路连接IN4148型的二极管D13的正极，所述电压比较器U4A的输出端的第三路通过电阻R35连接电源VCC-5V端，所述电压比较器U4A的电源输入端连接电源VCC-5V端，所述电压比较器U4A的电源输出端接地；

二极管D13的负极的第一路连接电阻R41的一端，二极管D13的负极的第二路连接SHD端，二极管D13的负极的第三路连接1N4148型的二极管Dm的负极，二极管Dm的正极连接控制电路的MCUShutDown端，二极管D13的负极的第四路通过电阻R31连接MMSZ5244-G型的稳压二极管D11的正极，二极管D13的负极的第五路连接二极管D12的负极，稳压二极管D11的负极的第一路连接电源BAT+端，稳压二极管D11的负极的第二路连接电阻R36的另一端，稳压二极管D11的负极的第三路连接电容C25的另一端，电阻R41的另一端的第一路通过电阻R43接地，电阻R41的另一端的第二路连接CS8050型的三极管Q9的基极，三极管Q9的发射极接地，三极管Q9的集电极的第一路通过电阻R38连接电源VCC-5V端，三极管Q9的集电极的第二路连接控制电路的ShutDown端。

其中，所述磁粉探伤仪电源处理电路还包括充电电路，所述充电电路和控制电路连接，所述充电电路包括MAX745EAP芯片U7，所述MAX745EAP芯片U7设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚和第20管脚；

所述第1管脚接地，所述第2管脚的第一路通过电容C37接地，所述第2管脚的第二路连接充电输入Charge端，所述第2管脚的第三路通过电容C35接地，所述第2管脚的第四路通过电容C36接地，所述第2管脚的第五路连接AUIRF7303Q型的MOS场效应管Q10A的漏极，所述第3管脚通过电容C39接地，所述第4管脚依次通过电阻R50和电容C40接地，所述第5管脚通过电容C45接地，所述第6管脚的第一路连接电阻R54的一端，所述第6管脚的第二路通过电阻RT1接地，所述第7管脚的第一路通过电容C47接地，所述第7管脚的第二路连接电阻R54的另一端，所述第7管脚的第三路连接电阻R55的一端，所述第7管脚的第四路连接电阻R56的一端，所述第8管脚的第一路连接电阻R55的另一端，所述第8管脚的第二路通过电阻R62接地，所述第9管脚的第一路连接电阻R56的另一端，所述第9管脚的第二路通过电阻R59接地，所述第10管脚接地，所述第11管脚连接VL端，所述第12管脚接地，所述第13管脚通过电阻R57连接VL端，所述第14管脚的第一路连接电阻R52的一端，所述第14管脚的第二路通过电容C41接地，所述第14管脚的第三路通过电容C42接地，所述第14管脚的第四路连接BIT-IN端，所述第14管脚的第五路通过CCFIN7型的保险丝F1连接电源BAT+端，所述第15管脚的第一路连接电阻R52的另一端，所述第15管脚的第二路连接MBRS340T3型的肖特基二极管D21的负极，所述第16管脚的第一路接地，所述第16管脚的第二路连接AUIRF7303Q型场效应管Q10B的源极，所述第16管脚的第三路连接MBRS340T3型的肖特基二极管D22的正极，所述第17管脚连接场效应管Q10B的栅极，所述第18管脚连接AUIRF7303Q型的场效应管Q10A的栅极，所述第19管脚的第一路连接电容C38的一端，所述第19管脚的第二路连接场效应管Q10A的源极，所述第19管脚的第三路连接场效应管Q10B的漏极，所述第19管脚的第四路连接肖特基二极管D22的负极，所述第19管脚的第五路通过22uH型的电感L1连接肖特基二极管D21的正极，所述第20管脚的第一路连接电容C38的另一端，所述第20管脚的第二路连接IN4148型的二极管D20的负极，二极管D20的正极连接VL端。

其中，所述磁粉探伤仪电源处理电路还包括LED驱动电路，所述LED驱动电路和控制电路连接，所述LED驱动电路包括LTC3621EMS8E#PBF芯片U10，所述LTC3621EMS8E#PBF芯片U10设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚和第8管脚；

所述第1管脚连接4.7uH型电感L2的一端，所述第2管脚的第一路连接电源BAT+端，所述第2管脚的第二路通过电容C49接地，所述第3管脚的第一路连接控制电路的LightON端，所述第3管脚的第二路通过电阻R60接地，所述第4管脚悬空，所述第5管脚的第一路通过电阻R61接地，所述第5管脚的第二路连接电阻R58的一端，所述第6管脚的第一路连接所述第7管脚，所述第6管脚的第二路通过电容C51接地，所述第8管脚接地；

所述电感L2的另一端的第一路连接电阻R58的另一端，所述电感L2的另一端的第二路通过电容C48接地，所述电感L2的另一端的第三路通过电容C50接地，所述电感L2的另一端的第四路连接VLight端。

第二方面，提供一种磁粉探伤仪，包括上述的磁粉探伤仪电源处理电路。

其中，所述的磁粉探伤仪，包括壳体和电源接入座，所述电源接入座和壳体上表面成30～60°角。

本发明的有益效果在于：一种磁粉探伤仪电源处理电路和磁粉探伤仪，所述磁粉探伤仪包括磁粉探伤仪电源处理电路，所述磁粉探伤仪电源处理电路，包括升压电路、控制电路和H桥电路，所述控制电路和H桥电路连接，所述H桥电路还和升压电路连接，所述控制电路控制H桥电路的输出波形，以便H桥电路输出0～60Hz的电压频率信号。可见，一种磁粉探伤仪电源处理电路和磁粉探伤仪，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明实施例提供的磁粉探伤仪电源处理电路的电路结构方框图。

图2是本发明实施例提供的磁粉探伤仪电源处理电路的升压电路示意图。

图3是本发明实施例提供的磁粉探伤仪电源处理电路的控制电路第一部分示意图。

图4是本发明实施例提供的磁粉探伤仪电源处理电路的控制电路第二部分示意图。

图5是本发明实施例提供的磁粉探伤仪电源处理电路的H桥电路示意图。

图6是本发明实施例提供的控制电路的脉冲直流控制波形和输出波形。

图7是本发明实施例提供的控制电路的交流控制波形和输出波形。

图8是本发明实施例提供的磁粉探伤仪电源处理电路的过流保护电路示意图。

图9是本发明实施例提供的磁粉探伤仪电源处理电路的充电电路示意图。

图10是本发明实施例提供的磁粉探伤仪电源处理电路的LED驱动电路示意图。

图11是本发明实施例提供的磁粉探伤仪的结构示意图。

附图标记说明如下：

1-壳体；2-电源接入座。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，其是本发明实施例提供的磁粉探伤仪电源处理电路的电路结构方框图，可应用于各类磁粉探伤仪。

该磁粉探伤仪电源处理电路，包括升压电路、控制电路和H桥电路，所述控制电路和H桥电路连接，所述H桥电路还和升压电路连接，所述控制电路控制H桥电路的输出波形，以便H桥电路输出0～60Hz的电压频率信号。

试验表明：电磁轭的磁场频率越高，对工件表面和近表面的缺陷检测能力越强，对深埋缺陷的检测能力越差；电磁轭的磁场频率越低，对工件深埋缺陷的检测能力越强，对表面和近表面缺陷的检测能力越差。本磁粉探伤仪电源处理电路以频率变换的电压驱动电磁轭，输出0～60Hz的电压频率信号。本磁粉探伤仪电源处理电路还可设置开关电路，用于在直流探伤工作模式、交流定频探伤工作模式和交流扫频探伤工作模式之间进行切换。利用磁粉探伤仪电源处理电路可一次性探出工件的表面缺陷、近表面缺陷和深埋缺陷，省去了以往需要做一次交流探伤再做一次直流探伤才能完成全面探伤检测的麻烦。

可见，一种磁粉探伤仪电源处理电路，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

优选的，所述电压频率信号包括直流电压频率信号、交流定频电压频率信号和15～50Hz交流扫频电压频率信号。当磁粉探伤仪电源处理电路输出15～50Hz交流扫频电压频率信号，对工件表面和近表面的缺陷检测效果更好。

请参考图2，其是本发明实施例提供的磁粉探伤仪电源处理电路的升压电路示意图。

其中，所述升压电路包括SG2525AP芯片U1，所述SG2525AP芯片U1上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述第1管脚的第一路依次通过电阻R10和电容C7连接第9管脚，所述第1管脚的第二路通过电容C13接地，所述第1管脚的第三路连接电阻R19的一端的第一路，所述第2管脚的第一路通过电阻R17接地，所述第2管脚的第二路连接电阻R14的一端，所述第3管脚悬空，所述第4管脚悬空，所述第5管脚的第一路通过电容C12接地，所述第5管脚第二路通过电阻R16连接第7管脚，所述第6管脚通过电阻R13接地，所述第8管脚通过电容C11接地，所述第10管脚的第一路通过电阻R1接地，所述第10管脚的第二路通过电容C1接地，所述第10管脚的第三路通过电阻R2连接SHD端，所述第11管脚的第一路连接电阻R11的一端，所述第11管脚的第二路连接电阻R12的一端，所述第12管脚接地，所述第13管脚的第一路连接电源BAT+端，所述第13管脚的第二路通过电容C4接地，所述第13管脚的第三路通过电容C5接地，所述第14管脚的第一路连接电阻R3的一端，所述第14管脚的第二路连接电阻R4的一端，所述第15管脚连接电源BAT+端，所述第16管脚连接电阻R14的另一端的第一路；

电阻R14的另一端的第二路通过电容C9接地，电阻R14的另一端的第三路通过电容C10接地，所述电阻R11的另一端的第一路连接IRF3205ZS型的MOS场效应管Q3的栅极，所述电阻R11的另一端的第二路连接电阻R8的一端，电阻R8的另一端接地，MOS场效应管Q3的漏极的第一路连接IRF3205ZS型的MOS场效应管Q4的漏极，MOS场效应管Q3的漏极的第二路连接电容C8的一端，MOS场效应管Q3的漏极的第三路连接变压器的第一电压输入端，MOS场效应管Q3的源极接地，所述电阻R12的另一端的第一路连接MOS场效应管Q4的栅极，所述电阻R12的另一端的第二路连接电阻R9的一端，电阻R9的另一端接地，MOS场效应管Q4的源极接地，所述电阻R3的另一端的第一路连接IRF3205ZS型的MOS场效应管Q1的栅极，所述电阻R3的另一端的第二路连接电阻R5的一端，电阻R5的另一端接地，MOS场效应管Q1的漏极的第一路连接IRF3205ZS型的MOS场效应管Q2的漏极，MOS场效应管Q1的漏极的第二路连接电阻R7的一端，MOS场效应管Q1的漏极的第三路连接变压器的第二电压输入端，MOS场效应管Q1的源极接地，所述电阻R4的另一端的第一路连接MOS场效应管Q2的栅极，所述电阻R4的另一端的第二路连接电阻R6的一端，电阻R6的另一端接地，MOS场效应管Q2的源极接地，电阻R7的另一端和电容C8的另一端连接；

变压器的第一电压输出端的第一路连接FR207型的二极管D1的负极，变压器的第一电压输出端的第二路连接FR207型的二极管D2的正极，变压器的第二电压输出端的第一路连接FR207型的二极管D3的正极，变压器的第二电压输出端的第二路连接FR207型的二极管D4的负极，二极管D1的正极接地，二极管D2的负极的第一路连接二极管D3的负极，二极管D2的负极的第二路依次通过电阻R15和电阻R18连接电阻R19的一端的第二路，电阻R19的另一端接地，二极管D2的负极的第三路连接电源VCC-H端，二极管D2的负极的第四路通过电容C6接地，二极管D4的正极接地。

上述的电阻或电容的具体型号参数可参考图2所示，此处不作赘述。

请参考图3，其是本发明实施例提供的磁粉探伤仪电源处理电路的控制电路第一部分示意图。

请参考图4，其是本发明实施例提供的磁粉探伤仪电源处理电路的控制电路第二部分示意图。

其中，所述控制电路包括ATmega8A-AU芯片U5，所述ATmega8A-AU芯片U5上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚、第20管脚、第21管脚、第22管脚、第23管脚、第24管脚、第25管脚、第26管脚、第27管脚、第28管脚、第29管脚、第30管脚、第31管脚和第32管脚；

所述第12管脚连接RUN端,所述第13管脚连接BATStatus端,所述第14管脚悬空，所述第15管脚连接MOSI端,所述第16管脚连接MISO端,所述第17管脚连接CLK端,所述第7管脚连接XTAL1端的一端，所述第8管脚连接XTAL2端的一端，所述第30管脚连接PDO端,所述第31管脚连接PD1端,所述第32管脚连接ShutDown端,所述第1管脚连接PD3端,所述第2管脚连接LED0端的一端，所述第9管脚连接LED1端的一端，所述第10管脚悬空,所述第11管脚连接单刀双掷开关SF的动端2，单刀双掷开关SF的不动端3接地，单刀双掷开关SF的不动端1通过电阻Rc连接电源VCC-5V端,所述第23管脚连接AD-BAT端的一端，所述第24管脚悬空,所述第25管脚连接MCUShutDown端,所述第26管脚连接LightON端,所述第27管脚连接AHIN端,所述第28管脚连接ALIN端,所述第19管脚连接BHIN端,所述第22管脚连接BLIN端,所述第29管脚连接RESET端的一端，所述第6管脚、第4管脚和第18管脚的第一路分别连接电源VCC-5V端，所述第6管脚、第4管脚和第18管脚的第二路分别通过电容C28接地，所述第21管脚、第5管脚和第3管脚的第一路分别接地，所述第21管脚、第5管脚和第3管脚的第二路分别连接电容C29的一端，电容C29的另一端的第一路连接所述第20管脚，电容C29的另一端的第二路连接电阻R45的一端，电阻R45的另一端连接Vref端的一端；

所述Vref端的另一端的第一路通过电阻R48连接电源VCC-5V端，Vref端的另一端的第二路连接TL431IDBZR型的可调式精密并联稳压器U6的负极，可调式精密并联稳压器U6的正极接地，Vref端的另一端的第三路连接可调式精密并联稳压器U6的输出电压设定端的一端，所述输出电压设定端的另一端通过电容C34接地，所述XTAL1端的另一端的第一路连接8MHz晶体振荡器Y1的一端，所述XTAL1端的另一端的第二路通过电容C31接地,所述XTAL2端的另一端的第一路连接8MHz晶体振荡器Y1的另一端，所述XTAL2端的另一端的第二路通过电容C33接地,所述RESET端的另一端的第一路通过电阻R47连接电源VCC-5V端,所述RESET端的另一端的第二路通过电容C30接地,所述AD-BAT端的另一端的第一路通过电阻R46连接电源BAT+端,所述AD-BAT端的另一端的第二路通过电阻R49接地,所述AD-BAT端的另一端的第三路通过电容C32接地,所述LED0端的另一端通过电阻Rb连接双向发光二极管D16的第一信号输入端,所述LED1端的另一端通过电阻Rd连接双向发光二极管D16的第二信号输入端,双向发光二极管D16的电源输入端连接VCC-5V端。

上述的电阻或电容的具体型号参数可参考图3和图4所示，此处不作赘述。

请参考图5，其是本发明实施例提供的磁粉探伤仪电源处理电路的H桥电路示意图。

其中，所述H桥电路包括IR2110型或IR2110S型的驱动IC芯片U2，以及IR2110型或IR2110S型的驱动IC芯片U3，所述驱动IC芯片U2和驱动IC芯片U3分别设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述驱动IC芯片U2的第1管脚的第一路连接IN4148型的二极管D9的负极，所述驱动IC芯片U2的第1管脚的第二路连接电阻R29的一端，电阻R29的另一端连接二极管D9的正极的第一路，所述驱动IC芯片U2的第2管脚接地，所述驱动IC芯片U2的第3管脚的第一路连接IN4007型的二极管D7的正极，所述驱动IC芯片U2的第3管脚的第二路通过电容C20接地，所述驱动IC芯片U2的第3管脚的第三路通过电容C23接地，所述驱动IC芯片U2的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U2的第4管脚悬空，所述驱动IC芯片U2的第5管脚悬空，所述驱动IC芯片U2的第6管脚的第一路连接电容C15的一端，所述驱动IC芯片U2的第6管脚的第二路连接电阻R22的一端，所述驱动IC芯片U2的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q5的源极，所述驱动IC芯片U2的第6管脚的第四路连接VHL端，所述驱动IC芯片U2的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q7的漏极，电容C15的另一端的第一路连接二极管D7的负极，电容C15的另一端的第二路连接所述驱动IC芯片U2的第7管脚，所述驱动IC芯片U2的第8管脚的第一路连接电阻R21的一端，所述驱动IC芯片U2的第8管脚的第二路连接IN4148型的二极管D6的负极，电阻R21的另一端的第一路连接电阻R22的另一端，电阻R21的另一端的第二路连接二极管D6的正极，电阻R21的另一端的第三路连接MOS场效应管Q5的栅极，MOS场效应管Q5的漏极连接电源VCC-H端，所述驱动IC芯片U2的第9管脚悬空，所述驱动IC芯片U2的第10管脚悬空，所述驱动IC芯片U2的第11管脚的第一路通过电容C14接地，所述驱动IC芯片U2的第11管脚的第二路通过电容C17接地，所述驱动IC芯片U2的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U2的第12管脚连接控制电路的AHIN端，所述驱动IC芯片U2的第13管脚连接SHD端的一端，SHD端的另一端通过电阻R27接地，所述驱动IC芯片U2的第14管脚连接控制电路的ALIN端，所述驱动IC芯片U2的第15管脚接地，所述驱动IC芯片U2的第16管脚悬空；

所述驱动IC芯片U3的第1管脚的第一路连接IN4148型的二极管D10的负极，所述驱动IC芯片U3的第1管脚的第二路连接电阻R30的一端，电阻R30的另一端连接二极管D10的正极的第一路，所述驱动IC芯片U3的第2管脚接地，所述驱动IC芯片U3的第3管脚的第一路连接IN4007型的二极管D8的正极，所述驱动IC芯片U3的第3管脚的第二路通过电容C21接地，所述驱动IC芯片U3的第3管脚的第三路通过电容C22接地，所述驱动IC芯片U3的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U3的第4管脚悬空，所述驱动IC芯片U3的第5管脚悬空，所述驱动IC芯片U3的第6管脚的第一路连接电容C19的一端，所述驱动IC芯片U3的第6管脚的第二路连接电阻R23的一端，所述驱动IC芯片U3的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q6的源极，所述驱动IC芯片U3的第6管脚的第四路连接VHR端，所述驱动IC芯片U3的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q8的漏极，电容C19的另一端的第一路连接二极管D8的负极，电容C19的另一端的第二路连接所述驱动IC芯片U3的第7管脚，所述驱动IC芯片U3的第8管脚的第一路连接电阻R20的一端，所述驱动IC芯片U3的第8管脚的第二路连接IN4148型的二极管D5的负极，电阻R23的另一端的第一路连接电阻R20的另一端，电阻R23的另一端的第二路连接二极管D5的正极，电阻R23的另一端的第三路连接MOS场效应管Q6的栅极，MOS场效应管Q6的漏极连接电源VCC-H端，所述驱动IC芯片U3的第9管脚悬空，所述驱动IC芯片U3的第10管脚悬空，所述驱动IC芯片U3的第11管脚的第一路通过电容C16接地，所述驱动IC芯片U3的第11管脚的第二路通过电容C18接地，所述驱动IC芯片U3的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U3的第12管脚连接控制电路的BHIN端，所述驱动IC芯片U3的第13管脚连接SHD端的一端，所述SHD端的另一端通过电阻R24接地，所述驱动IC芯片IR2110的第14管脚连接控制电路的BLIN端，所述驱动IC芯片IR2110的第15管脚接地，所述驱动IC芯片IR2110的第16管脚悬空；

二极管D9的正极的第二路连接电阻R25的一端，二极管D9的正极的第三路连接MOS场效应管Q7的栅极，电阻R25的另一端的第一路连接MOS场效应管Q7的源极，电阻R25的另一端的第二路连接I-SAMP端，电阻R25的另一端的第三路连接电阻R28的一端，二极管D10的正极的第二路连接电阻R26的一端，二极管D10的正极的第三路连接MOS场效应管Q8的栅极，电阻R26的另一端的第一路连接MOS场效应管Q8的源极，电阻R26的另一端的第二路连接I-SAMP端，电阻R26的另一端的第三路连接电阻R28的一端，电阻R28的另一端接地。

上述的电阻或电容的具体型号参数可参考图5所示，此处不作赘述。

该磁粉探伤仪电源处理电路，升压电路将升压后的直流高压加在MOS场效应管Q5，Q6的D极，VHL和VHR为H桥输出端。IR2110型的驱动IC芯片或IR2110S型的驱动IC芯片为H桥电路专用驱动IC芯片，控制电路发出的控制信号通过第12管脚控制H桥电路的高端MOS场效应管(Q5和Q6)的通断，控制信号通过第14管脚控制H桥电路的低端MOS场效应管(Q7和Q8)的通断。以各种方式控制H桥电路的四个MOS场效应管(Q5、Q6、Q7和Q8)的通断即可实现各种波形的输出。请参考图6，其是本发明实施例提供的控制电路的脉冲直流控制波形和输出波形。请参考图7，其是本发明实施例提供的控制电路的交流控制波形和输出波形。该交流控制波形和输出波形为梯形波。

请参考图8，其是本发明实施例提供的磁粉探伤仪电源处理电路的过流保护电路示意图。

其中，所述磁粉探伤仪电源处理电路还包括过流保护电路，所述过流保护电路和控制电路连接，所述过流保护电路包括LM2903M型的电压比较器芯片U4B和LM2903M型的电压比较器U4A；

所述电压比较器芯片U4B的负输入端的第一路通过电容C24连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第二路通过电阻R32连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第三路通过电阻R33接地，所述电压比较器芯片U4B的正输入端的第一路连接IN4148型的二极管D14的负极，所述电压比较器芯片U4B的正输入端的第二路通过电阻R39接地，所述电压比较器芯片U4B的正输入端的第三路通过电容C26接地，所述电压比较器芯片U4B的正输入端的第四路通过电阻R42连接I-SAMP端，所述电压比较器芯片U4B的输出端的第一路通过电阻R34连接电源VCC-5V端，所述电压比较器芯片U4B的输出端的第二路连接IN4148型的二极管D12的正极，所述电压比较器芯片U4B的输出端的第三路连接二极管D14的正极；

所述电压比较器U4A的负输入端的第一路通过电阻R40接地，所述电压比较器U4A的负输入端的第二路连接电阻R36的一端，所述电压比较器U4A的负输入端的第三路连接电容C25的一端，所述电压比较器U4A的正输入端的第一路通过电阻R37连接控制电路的Vref端，所述电压比较器U4A的正输入端的第二路通过电容C27接地，所述电压比较器U4A的正输入端的第三路连接IN4148型的二极管D15的负极，所述电压比较器U4A的输出端的第一路连接二极管D15的正极，所述电压比较器U4A的输出端的第二路连接IN4148型的二极管D13的正极，所述电压比较器U4A的输出端的第三路通过电阻R35连接电源VCC-5V端，所述电压比较器U4A的电源输入端连接电源VCC-5V端，所述电压比较器U4A的电源输出端接地；

二极管D13的负极的第一路连接电阻R41的一端，二极管D13的负极的第二路连接SHD端，二极管D13的负极的第三路连接1N4148型的二极管Dm的负极，二极管Dm的正极连接控制电路的MCUShutDown端，二极管D13的负极的第四路通过电阻R31连接MMSZ5244-G型的稳压二极管D11的正极，二极管D13的负极的第五路连接二极管D12的负极，稳压二极管D11的负极的第一路连接电源BAT+端，稳压二极管D11的负极的第二路连接电阻R36的另一端，稳压二极管D11的负极的第三路连接电容C25的另一端，电阻R41的另一端的第一路通过电阻R43接地，电阻R41的另一端的第二路连接CS8050型的三极管Q9的基极，三极管Q9的发射极接地，三极管Q9的集电极的第一路通过电阻R38连接电源VCC-5V端，三极管Q9的集电极的第二路连接控制电路的ShutDown端。

上述的电阻或电容的具体型号参数可参考图8所示，此处不作赘述。

请参考图9，其是本发明实施例提供的磁粉探伤仪电源处理电路的充电电路示意图。

其中，所述磁粉探伤仪电源处理电路还包括充电电路，所述充电电路和控制电路连接，所述充电电路包括MAX745EAP芯片U7，所述MAX745EAP芯片U7设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚和第20管脚；

所述第1管脚接地，所述第2管脚的第一路通过电容C37接地，所述第2管脚的第二路连接充电输入Charge端，所述第2管脚的第三路通过电容C35接地，所述第2管脚的第四路通过电容C36接地，所述第2管脚的第五路连接AUIRF7303Q型的MOS场效应管Q10A的漏极，所述第3管脚通过电容C39接地，所述第4管脚依次通过电阻R50和电容C40接地，所述第5管脚通过电容C45接地，所述第6管脚的第一路连接电阻R54的一端，所述第6管脚的第二路通过电阻RT1接地，所述第7管脚的第一路通过电容C47接地，所述第7管脚的第二路连接电阻R54的另一端，所述第7管脚的第三路连接电阻R55的一端，所述第7管脚的第四路连接电阻R56的一端，所述第8管脚的第一路连接电阻R55的另一端，所述第8管脚的第二路通过电阻R62接地，所述第9管脚的第一路连接电阻R56的另一端，所述第9管脚的第二路通过电阻R59接地，所述第10管脚接地，所述第11管脚连接VL端，所述第12管脚接地，所述第13管脚通过电阻R57连接VL端，所述第14管脚的第一路连接电阻R52的一端，所述第14管脚的第二路通过电容C41接地，所述第14管脚的第三路通过电容C42接地，所述第14管脚的第四路连接BIT-IN端，所述第14管脚的第五路通过CCFIN7型的保险丝F1连接电源BAT+端，所述第15管脚的第一路连接电阻R52的另一端，所述第15管脚的第二路连接MBRS340T3型的肖特基二极管D21的负极，所述第16管脚的第一路接地，所述第16管脚的第二路连接AUIRF7303Q型场效应管Q10B的源极，所述第16管脚的第三路连接MBRS340T3型的肖特基二极管D22的正极，所述第17管脚连接场效应管Q10B的栅极，所述第18管脚连接AUIRF7303Q型的场效应管Q10A的栅极，所述第19管脚的第一路连接电容C38的一端，所述第19管脚的第二路连接场效应管Q10A的源极，所述第19管脚的第三路连接场效应管Q10B的漏极，所述第19管脚的第四路连接肖特基二极管D22的负极，所述第19管脚的第五路通过22uH型的电感L1连接肖特基二极管D21的正极，所述第20管脚的第一路连接电容C38的另一端，所述第20管脚的第二路连接IN4148型的二极管D20的负极，二极管D20的正极连接VL端。

上述的电阻或电容的具体型号参数可参考图9所示，此处不作赘述。

请参考图10，其是本发明实施例提供的磁粉探伤仪电源处理电路的LED驱动电路示意图。

其中，所述磁粉探伤仪电源处理电路还包括LED驱动电路，所述LED驱动电路和控制电路连接，所述LED驱动电路包括LTC3621EMS8E#PBF芯片U10，所述LTC3621EMS8E#PBF芯片U10设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚和第8管脚；

所述第1管脚连接4.7uH型电感L2的一端，所述第2管脚的第一路连接电源BAT+端，所述第2管脚的第二路通过电容C49接地，所述第3管脚的第一路连接控制电路的LightON端，所述第3管脚的第二路通过电阻R60接地，所述第4管脚悬空，所述第5管脚的第一路通过电阻R61接地，所述第5管脚的第二路连接电阻R58的一端，所述第6管脚的第一路连接所述第7管脚，所述第6管脚的第二路通过电容C51接地，所述第8管脚接地；

所述电感L2的另一端的第一路连接电阻R58的另一端，所述电感L2的另一端的第二路通过电容C48接地，所述电感L2的另一端的第三路通过电容C50接地，所述电感L2的另一端的第四路连接VLight端。

上述的电阻或电容的具体型号参数可参考图10所示，此处不作赘述。

请参考图11，其是是本发明实施例提供的磁粉探伤仪的结构示意图。

该磁粉探伤仪，包括上述的磁粉探伤仪电源处理电路。

该磁粉探伤仪，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

其中，所述的磁粉探伤仪，包括壳体1和电源接入座2，所述电源接入座2和壳体1上表面成30～60°角。

目前市场上的磁粉探伤仪，其电源接入座2和壳体1上表面一般成0°角或90°角，当电源接入座2和壳体1上表面成0°角，检测时从电源接入座2伸出的电缆线和工件表面之间会产生不必要的摩擦，当电源接入座2和壳体1上表面成90°角，检测时给手掌留出了的活动空间又相对较小。所以，电源接入座2和壳体1上表面成30～60°角，相对于电源接入座2和壳体1上表面成0°角或90°角的设置方式来说，既减少了电缆线和工件表面之间不必要的摩擦，又给手掌留出了更多的活动空间，可谓一举两得。优选的，电源接入座2和壳体1上表面成45°角，该设置方式充分考虑了上述两方面的因素，同时也便于制作工艺的标准化。

一种磁粉探伤仪电源处理电路和磁粉探伤仪，集成了直流和交流两种探伤工作模式，可在不更换探伤仪的前提下对工件进行表面缺陷、近表面缺陷和深埋缺陷的全面检测，操作简单且使用方便。

以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种磁粉探伤仪电源处理电路，其特征在于：包括升压电路、控制电路和H桥电路，所述控制电路和H桥电路连接，所述H桥电路还和升压电路连接，所述控制电路控制H桥电路的输出波形，以便H桥电路输出0～60Hz的电压频率信号；

所述电压频率信号包括直流电压频率信号、交流定频电压频率信号和15～50Hz交流扫频电压频率信号；

所述升压电路包括SG2525AP芯片U1，所述SG2525AP芯片U1上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述第1管脚的第一路依次通过电阻R10和电容C7连接第9管脚，所述第1管脚的第二路通过电容C13接地，所述第1管脚的第三路连接电阻R19的一端的第一路，所述第2管脚的第一路通过电阻R17接地，所述第2管脚的第二路连接电阻R14的一端，所述第3管脚悬空，所述第4管脚悬空，所述第5管脚的第一路通过电容C12接地，所述第5管脚第二路通过电阻R16连接第7管脚，所述第6管脚通过电阻R13接地，所述第8管脚通过电容C11接地，所述第10管脚的第一路通过电阻R1接地，所述第10管脚的第二路通过电容C1接地，所述第10管脚的第三路通过电阻R2连接SHD端，所述第11管脚的第一路连接电阻R11的一端，所述第11管脚的第二路连接电阻R12的一端，所述第12管脚接地，所述第13管脚的第一路连接电源BAT+端，所述第13管脚的第二路通过电容C4接地，所述第13管脚的第三路通过电容C5接地，所述第14管脚的第一路连接电阻R3的一端，所述第14管脚的第二路连接电阻R4的一端，所述第15管脚连接电源BAT+端，所述第16管脚连接电阻R14的另一端的第一路；

电阻R14的另一端的第二路通过电容C9接地，电阻R14的另一端的第三路通过电容C10接地，所述电阻R11的另一端的第一路连接IRF3205ZS型的MOS场效应管Q3的栅极，所述电阻R11的另一端的第二路连接电阻R8的一端，电阻R8的另一端接地，MOS场效应管Q3的漏极的第一路连接IRF3205ZS型的MOS场效应管Q4的漏极，MOS场效应管Q3的漏极的第二路连接电容C8的一端，MOS场效应管Q3的漏极的第三路连接变压器的第一电压输入端，MOS场效应管Q3的源极接地，所述电阻R12的另一端的第一路连接MOS场效应管Q4的栅极，所述电阻R12的另一端的第二路连接电阻R9的一端，电阻R9的另一端接地，MOS场效应管Q4的源极接地，所述电阻R3的另一端的第一路连接IRF3205ZS型的MOS场效应管Q1的栅极，所述电阻R3的另一端的第二路连接电阻R5的一端，电阻R5的另一端接地，MOS场效应管Q1的漏极的第一路连接IRF3205ZS型的MOS场效应管Q2的漏极，MOS场效应管Q1的漏极的第二路连接电阻R7的一端，MOS场效应管Q1的漏极的第三路连接变压器的第二电压输入端，MOS场效应管Q1的源极接地，所述电阻R4的另一端的第一路连接MOS场效应管Q2的栅极，所述电阻R4的另一端的第二路连接电阻R6的一端，电阻R6的另一端接地，MOS场效应管Q2的源极接地，电阻R7的另一端和电容C8的另一端连接；

变压器的第一电压输出端的第一路连接FR207型的二极管D1的负极，变压器的第一电压输出端的第二路连接FR207型的二极管D2的正极，变压器的第二电压输出端的第一路连接FR207型的二极管D3的正极，变压器的第二电压输出端的第二路连接FR207型的二极管D4的负极，二极管D1的正极接地，二极管D2的负极的第一路连接二极管D3的负极，二极管D2的负极的第二路依次通过电阻R15和电阻R18连接电阻R19的一端的第二路，电阻R19的另一端接地，二极管D2的负极的第三路连接电源VCC-H端，二极管D2的负极的第四路通过电容C6接地，二极管D4的正极接地。

2.根据权利要求1所述的磁粉探伤仪电源处理电路，其特征在于，所述控制电路包括ATmega8A-AU芯片U5，所述ATmega8A-AU芯片U5上设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚、第20管脚、第21管脚、第22管脚、第23管脚、第24管脚、第25管脚、第26管脚、第27管脚、第28管脚、第29管脚、第30管脚、第31管脚和第32管脚；

所述第12管脚连接RUN端,所述第13管脚连接BATStatus端,所述第14管脚悬空，所述第15管脚连接MOSI端,所述第16管脚连接MISO端,所述第17管脚连接CLK端,所述第7管脚连接XTAL1端的一端，所述第8管脚连接XTAL2端的一端，所述第30管脚连接PDO端,所述第31管脚连接PD1端,所述第32管脚连接ShutDown端,所述第1管脚连接PD3端,所述第2管脚连接LED0端的一端，所述第9管脚连接LED1端的一端，所述第10管脚悬空,所述第11管脚连接单刀双掷开关SF的动端2，单刀双掷开关SF的不动端3接地，单刀双掷开关SF的不动端1通过电阻Rc连接电源VCC-5V端,所述第23管脚连接AD-BAT端的一端，所述第24管脚悬空,所述第25管脚连接MCUShutDown端,所述第26管脚连接LightON端,所述第27管脚连接AHIN端,所述第28管脚连接ALIN端,所述第19管脚连接BHIN端,所述第22管脚连接BLIN端,所述第29管脚连接RESET端的一端，所述第6管脚、第4管脚和第18管脚的第一路分别连接电源VCC-5V端，所述第6管脚、第4管脚和第18管脚的第二路分别通过电容C28接地，所述第21管脚、第5管脚和第3管脚的第一路分别接地，所述第21管脚、第5管脚和第3管脚的第二路分别连接电容C29的一端，电容C29的另一端的第一路连接所述第20管脚，电容C29的另一端的第二路连接电阻R45的一端，电阻R45的另一端连接Vref端的一端；

所述Vref端的另一端的第一路通过电阻R48连接电源VCC-5V端，Vref端的另一端的第二路连接TL431IDBZR型的可调式精密并联稳压器U6的负极，可调式精密并联稳压器U6的正极接地，Vref端的另一端的第三路连接可调式精密并联稳压器U6的输出电压设定端的一端，所述输出电压设定端的另一端通过电容C34接地，所述XTAL1端的另一端的第一路连接8MHz晶体振荡器Y1的一端，所述XTAL1端的另一端的第二路通过电容C31接地,所述XTAL2端的另一端的第一路连接8MHz晶体振荡器Y1的另一端，所述XTAL2端的另一端的第二路通过电容C33接地,所述RESET端的另一端的第一路通过电阻R47连接电源VCC-5V端,所述RESET端的另一端的第二路通过电容C30接地,所述AD-BAT端的另一端的第一路通过电阻R46连接电源BAT+端,所述AD-BAT端的另一端的第二路通过电阻R49接地,所述AD-BAT端的另一端的第三路通过电容C32接地,所述LED0端的另一端通过电阻Rb连接双向发光二极管D16的第一信号输入端,所述LED1端的另一端通过电阻Rd连接双向发光二极管D16的第二信号输入端,双向发光二极管D16的电源输入端连接VCC-5V端。

3.根据权利要求1所述的磁粉探伤仪电源处理电路，其特征在于，所述H桥电路包括IR2110型或IR2110S型的驱动IC芯片U2，以及IR2110型或IR2110S型的驱动IC芯片U3，所述驱动IC芯片U2和驱动IC芯片U3分别设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚和第16管脚；

所述驱动IC芯片U2的第1管脚的第一路连接IN4148型的二极管D9的负极，所述驱动IC芯片U2的第1管脚的第二路连接电阻R29的一端，电阻R29的另一端连接二极管D9的正极的第一路，所述驱动IC芯片U2的第2管脚接地，所述驱动IC芯片U2的第3管脚的第一路连接IN4007型的二极管D7的正极，所述驱动IC芯片U2的第3管脚的第二路通过电容C20接地，所述驱动IC芯片U2的第3管脚的第三路通过电容C23接地，所述驱动IC芯片U2的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U2的第4管脚悬空，所述驱动IC芯片U2的第5管脚悬空，所述驱动IC芯片U2的第6管脚的第一路连接电容C15的一端，所述驱动IC芯片U2的第6管脚的第二路连接电阻R22的一端，所述驱动IC芯片U2的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q5的源极，所述驱动IC芯片U2的第6管脚的第四路连接VHL端，所述驱动IC芯片U2的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q7的漏极，电容C15的另一端的第一路连接二极管D7的负极，电容C15的另一端的第二路连接所述驱动IC芯片U2的第7管脚，所述驱动IC芯片U2的第8管脚的第一路连接电阻R21的一端，所述驱动IC芯片U2的第8管脚的第二路连接IN4148型的二极管D6的负极，电阻R21的另一端的第一路连接电阻R22的另一端，电阻R21的另一端的第二路连接二极管D6的正极，电阻R21的另一端的第三路连接MOS场效应管Q5的栅极，MOS场效应管Q5的漏极连接电源VCC-H端，所述驱动IC芯片U2的第9管脚悬空，所述驱动IC芯片U2的第10管脚悬空，所述驱动IC芯片U2的第11管脚的第一路通过电容C14接地，所述驱动IC芯片U2的第11管脚的第二路通过电容C17接地，所述驱动IC芯片U2的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U2的第12管脚连接控制电路的AHIN端，所述驱动IC芯片U2的第13管脚连接SHD端的一端，SHD端的另一端通过电阻R27接地，所述驱动IC芯片U2的第14管脚连接控制电路的ALIN端，所述驱动IC芯片U2的第15管脚接地，所述驱动IC芯片U2的第16管脚悬空；

所述驱动IC芯片U3的第1管脚的第一路连接IN4148型的二极管D10的负极，所述驱动IC芯片U3的第1管脚的第二路连接电阻R30的一端，电阻R30的另一端连接二极管D10的正极的第一路，所述驱动IC芯片U3的第2管脚接地，所述驱动IC芯片U3的第3管脚的第一路连接IN4007型的二极管D8的正极，所述驱动IC芯片U3的第3管脚的第二路通过电容C21接地，所述驱动IC芯片U3的第3管脚的第三路通过电容C22接地，所述驱动IC芯片U3的第3管脚的第四路连接电源BAT+端，所述驱动IC芯片U3的第4管脚悬空，所述驱动IC芯片U3的第5管脚悬空，所述驱动IC芯片U3的第6管脚的第一路连接电容C19的一端，所述驱动IC芯片U3的第6管脚的第二路连接电阻R23的一端，所述驱动IC芯片U3的第6管脚的第三路连接IRF840ASPBF型的MOS场效应管Q6的源极，所述驱动IC芯片U3的第6管脚的第四路连接VHR端，所述驱动IC芯片U3的第6管脚的第五路连接IRF840ASPBF型的MOS场效应管Q8的漏极，电容C19的另一端的第一路连接二极管D8的负极，电容C19的另一端的第二路连接所述驱动IC芯片U3的第7管脚，所述驱动IC芯片U3的第8管脚的第一路连接电阻R20的一端，所述驱动IC芯片U3的第8管脚的第二路连接IN4148型的二极管D5的负极，电阻R23的另一端的第一路连接电阻R20的另一端，电阻R23的另一端的第二路连接二极管D5的正极，电阻R23的另一端的第三路连接MOS场效应管Q6的栅极，MOS场效应管Q6的漏极连接电源VCC-H端，所述驱动IC芯片U3的第9管脚悬空，所述驱动IC芯片U3的第10管脚悬空，所述驱动IC芯片U3的第11管脚的第一路通过电容C16接地，所述驱动IC芯片U3的第11管脚的第二路通过电容C18接地，所述驱动IC芯片U3的第11管脚的第三路连接电源VCC-5V端，所述驱动IC芯片U3的第12管脚连接控制电路的BHIN端，所述驱动IC芯片U3的第13管脚连接SHD端的一端，所述SHD端的另一端通过电阻R24接地，所述驱动IC芯片IR2110的第14管脚连接控制电路的BLIN端，所述驱动IC芯片IR2110的第15管脚接地，所述驱动IC芯片IR2110的第16管脚悬空；

二极管D9的正极的第二路连接电阻R25的一端，二极管D9的正极的第三路连接MOS场效应管Q7的栅极，电阻R25的另一端的第一路连接MOS场效应管Q7的源极，电阻R25的另一端的第二路连接I-SAMP端，电阻R25的另一端的第三路连接电阻R28的一端，二极管D10的正极的第二路连接电阻R26的一端，二极管D10的正极的第三路连接MOS场效应管Q8的栅极，电阻R26的另一端的第一路连接MOS场效应管Q8的源极，电阻R26的另一端的第二路连接I-SAMP端，电阻R26的另一端的第三路连接电阻R28的一端，电阻R28的另一端接地。

4.根据权利要求1所述的磁粉探伤仪电源处理电路，其特征在于，所述磁粉探伤仪电源处理电路还包括过流保护电路，所述过流保护电路和控制电路连接，所述过流保护电路包括LM2903M型的电压比较器芯片U4B和LM2903M型的电压比较器U4A；

所述电压比较器芯片U4B的负输入端的第一路通过电容C24连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第二路通过电阻R32连接控制电路的Vref端，所述电压比较器芯片U4B的负输入端的第三路通过电阻R33接地，所述电压比较器芯片U4B的正输入端的第一路连接IN4148型的二极管D14的负极，所述电压比较器芯片U4B的正输入端的第二路通过电阻R39接地，所述电压比较器芯片U4B的正输入端的第三路通过电容C26接地，所述电压比较器芯片U4B的正输入端的第四路通过电阻R42连接I-SAMP端，所述电压比较器芯片U4B的输出端的第一路通过电阻R34连接电源VCC-5V端，所述电压比较器芯片U4B的输出端的第二路连接IN4148型的二极管D12的正极，所述电压比较器芯片U4B的输出端的第三路连接二极管D14的正极；

所述电压比较器U4A的负输入端的第一路通过电阻R40接地，所述电压比较器U4A的负输入端的第二路连接电阻R36的一端，所述电压比较器U4A的负输入端的第三路连接电容C25的一端，所述电压比较器U4A的正输入端的第一路通过电阻R37连接控制电路的Vref端，所述电压比较器U4A的正输入端的第二路通过电容C27接地，所述电压比较器U4A的正输入端的第三路连接IN4148型的二极管D15的负极，所述电压比较器U4A的输出端的第一路连接二极管D15的正极，所述电压比较器U4A的输出端的第二路连接IN4148型的二极管D13的正极，所述电压比较器U4A的输出端的第三路通过电阻R35连接电源VCC-5V端，所述电压比较器U4A的电源输入端连接电源VCC-5V端，所述电压比较器U4A的电源输出端接地；

二极管D13的负极的第一路连接电阻R41的一端，二极管D13的负极的第二路连接SHD端，二极管D13的负极的第三路连接1N4148型的二极管Dm的负极，二极管Dm的正极连接控制电路的MCUShutDown端，二极管D13的负极的第四路通过电阻R31连接MMSZ5244-G型的稳压二极管D11的正极，二极管D13的负极的第五路连接二极管D12的负极，稳压二极管D11的负极的第一路连接电源BAT+端，稳压二极管D11的负极的第二路连接电阻R36的另一端，稳压二极管D11的负极的第三路连接电容C25的另一端，电阻R41的另一端的第一路通过电阻R43接地，电阻R41的另一端的第二路连接CS8050型的三极管Q9的基极，三极管Q9的发射极接地，三极管Q9的集电极的第一路通过电阻R38连接电源VCC-5V端，三极管Q9的集电极的第二路连接控制电路的ShutDown端。

5.根据权利要求1所述的磁粉探伤仪电源处理电路，其特征在于，所述磁粉探伤仪电源处理电路还包括充电电路，所述充电电路和控制电路连接，所述充电电路包括MAX745EAP芯片U7，所述MAX745EAP芯片U7设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚、第8管脚、第9管脚、第10管脚、第11管脚、第12管脚、第13管脚、第14管脚、第15管脚、第16管脚、第17管脚、第18管脚、第19管脚和第20管脚；

所述第1管脚接地，所述第2管脚的第一路通过电容C37接地，所述第2管脚的第二路连接充电输入Charge端，所述第2管脚的第三路通过电容C35接地，所述第2管脚的第四路通过电容C36接地，所述第2管脚的第五路连接AUIRF7303Q型的MOS场效应管Q10A的漏极，所述第3管脚通过电容C39接地，所述第4管脚依次通过电阻R50和电容C40接地，所述第5管脚通过电容C45接地，所述第6管脚的第一路连接电阻R54的一端，所述第6管脚的第二路通过电阻RT1接地，所述第7管脚的第一路通过电容C47接地，所述第7管脚的第二路连接电阻R54的另一端，所述第7管脚的第三路连接电阻R55的一端，所述第7管脚的第四路连接电阻R56的一端，所述第8管脚的第一路连接电阻R55的另一端，所述第8管脚的第二路通过电阻R62接地，所述第9管脚的第一路连接电阻R56的另一端，所述第9管脚的第二路通过电阻R59接地，所述第10管脚接地，所述第11管脚连接VL端，所述第12管脚接地，所述第13管脚通过电阻R57连接VL端，所述第14管脚的第一路连接电阻R52的一端，所述第14管脚的第二路通过电容C41接地，所述第14管脚的第三路通过电容C42接地，所述第14管脚的第四路连接BIT-IN端，所述第14管脚的第五路通过CCFIN7型的保险丝F1连接电源BAT+端，所述第15管脚的第一路连接电阻R52的另一端，所述第15管脚的第二路连接MBRS340T3型的肖特基二极管D21的负极，所述第16管脚的第一路接地，所述第16管脚的第二路连接AUIRF7303Q型场效应管Q10B的源极，所述第16管脚的第三路连接MBRS340T3型的肖特基二极管D22的正极，所述第17管脚连接场效应管Q10B的栅极，所述第18管脚连接AUIRF7303Q型的场效应管Q10A的栅极，所述第19管脚的第一路连接电容C38的一端，所述第19管脚的第二路连接场效应管Q10A的源极，所述第19管脚的第三路连接场效应管Q10B的漏极，所述第19管脚的第四路连接肖特基二极管D22的负极，所述第19管脚的第五路通过22uH型的电感L1连接肖特基二极管D21的正极，所述第20管脚的第一路连接电容C38的另一端，所述第20管脚的第二路连接IN4148型的二极管D20的负极，二极管D20的正极连接VL端。

6.根据权利要求1所述的磁粉探伤仪电源处理电路，其特征在于，所述磁粉探伤仪电源处理电路还包括LED驱动电路，所述LED驱动电路和控制电路连接，所述LED驱动电路包括LTC3621EMS8E#PBF芯片U10，所述LTC3621EMS8E#PBF芯片U10设置有第1管脚、第2管脚、第3管脚、第4管脚、第5管脚、第6管脚、第7管脚和第8管脚；

所述第1管脚连接4.7uH型电感L2的一端，所述第2管脚的第一路连接电源BAT+端，所述第2管脚的第二路通过电容C49接地，所述第3管脚的第一路连接控制电路的LightON端，所述第3管脚的第二路通过电阻R60接地，所述第4管脚悬空，所述第5管脚的第一路通过电阻R61接地，所述第5管脚的第二路连接电阻R58的一端，所述第6管脚的第一路连接所述第7管脚，所述第6管脚的第二路通过电容C51接地，所述第8管脚接地；

所述电感L2的另一端的第一路连接电阻R58的另一端，所述电感L2的另一端的第二路通过电容C48接地，所述电感L2的另一端的第三路通过电容C50接地，所述电感L2的另一端的第四路连接VLight端。

7.一种磁粉探伤仪，其特征在于，包括如权利要求1～6任意一项所述的磁粉探伤仪电源处理电路。

8.根据权利要求7所述的磁粉探伤仪，其特征在于，包括壳体和电源接入座，所述电源接入座和壳体上表面成30～60°角。