CN103944520A - 电流源电路及射频信号放大系统 - Google Patents

电流源电路及射频信号放大系统 Download PDF

Info

Publication number
CN103944520A
CN103944520A CN201310706206.1A CN201310706206A CN103944520A CN 103944520 A CN103944520 A CN 103944520A CN 201310706206 A CN201310706206 A CN 201310706206A CN 103944520 A CN103944520 A CN 103944520A
Authority
CN
China
Prior art keywords
terminal
transistor
resistance
current source
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310706206.1A
Other languages
English (en)
Other versions
CN103944520B (zh
Inventor
刘明奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAIYANG SCIENCE AND TECHNOLOGY Co Ltd
Microelectronics Technology Inc
Original Assignee
TAIYANG SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAIYANG SCIENCE AND TECHNOLOGY Co Ltd filed Critical TAIYANG SCIENCE AND TECHNOLOGY Co Ltd
Publication of CN103944520A publication Critical patent/CN103944520A/zh
Application granted granted Critical
Publication of CN103944520B publication Critical patent/CN103944520B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种电流源电路及射频信号放大系统，该电流源电路包括：第一晶体管Q1、第二晶体管Q2、第一电阻R1以及第二电阻R2。第一晶体管Q1具有与电源电压（VCC）耦接的第一端子（集电极）、与第一电阻R1耦接的第二端子（基极）以及与第二电阻R2耦接的第三端子（发射极）。第二晶体管Q2具有与第一晶体管Q1的第二端子耦接的第一端子、与第一晶体管Q1的第三端子耦接的第二端子以及与滤波电路39耦接的第三端子。第一电阻R1耦接在电源电压与第一晶体管Q1的第二端子之间。第二电阻R2耦接在第一晶体管Q1的第三端子与滤波电路39之间。该电路能够限制放大器的输出功率而不会对波形PAR造成限幅，而是限制平均功率，从而防止对后级放大器的过驱动或过功率输入。

Description

电流源电路及射频信号放大系统
技术领域
本发明涉及一种电流源电路，尤其涉及一种用于MMIC增益块（block）放大器的电流源电路，该电流源电路能够限制放大器的输出功率而不会对波形PAR造成限幅（clip），而是限制用于MMIC增益块放大器应用的平均功率，从而防止出现对于后级放大器的过驱动或过功率输入。
背景技术
由于3G/4G无线通信系统需要功率放大器模块（module）具有高线性度和高效率性能，因而较高的前级或驱动级功率回退（back-off）设计改善了用以驱动终级放大器的线性度。在3G/4G无线通信系统中，这种较高的功率回退模式将在P1dB-10dB处操作MMIC（单片微波集成电路）增益块放大器，或者在前级的标称工作点提供更强大的回退点。通常而言，在系统CFR（波峰因数缩减）起作用之后，通过MMIC增益块放大器的AM-AM（幅度调制-幅度调制）响应特性，波形PAR（峰值对平均功率的比率）将达到6dB到8dB PAR之间，并且将在该线性运行区域获得针对前级回退的更多线性裕度。
该RF（射频）前级的P1dB（1dB压缩点）回退模式能够产生具有更高回退的有效线性度。然而，这也有可能由于提高了MMIC放大器输出功率能力的裕度而带来缺点。这样，前级放大器将具有在6dB到8dB PAR波形内输出更多平均功率的功率能力。还有可能对终级放大器造成过驱动，并且由于在许多非正常运行中输出过多功率而损害终级放大器，或者系统环路出现故障。在这种情况下，该环路或者出现故障而产生不正确的运行，或者造成DPD（数字预失真）反馈环路的失配，或者由于非预失真放大器特性而造成发散的（divergent）DPD。它一直在该放大器或系统检测错误和关机之前快速过驱动该放大器。这种过驱动仅占用纳秒到微秒之间的时间，并且会损坏终级放大器。
这种“背景技术讨论”章节仅仅提供背景信息之用。在该“背景技术讨论”中的陈述并没有承认在该“背景技术讨论”章节所公开的主题构成了本公开内容的现有技术，而且该“背景技术讨论”章节没有任何部分可以认作是对对本申请的任何部分（包括该“背景技术讨论”章节）构成本公开内容的现有技术的承认。
发明内容
本公开内容的一个方案提供一种用于MMIC增益块放大器的电流源电路，该电路能够限制放大器的输出功率而不会对波形PAR造成限幅，而是限制用于MMIC增益块放大器应用的平均功率，从而防止出现对于后级放大器的过驱动或者过功率输入。
根据本公开内容的该方案的一种电流源电路，包括：第一晶体管，具有与电源电压耦接的第一端子；第一电阻，耦接在所述电源电压与所述第一晶体管的第二端子之间；第二电阻，耦接在所述第一晶体管的第三端子与输出结点之间；以及第二晶体管，具有与所述第一晶体管的第二端子耦接的第一端子以及与所述第一晶体管的第三端子耦接的第二端子。
根据本公开内容的该方案的一种射频信号放大系统，包括：放大器，具有输入端子和输出端子；滤波电路，与所述输出端子耦接；以及电流源电路，被配置为经由所述滤波电路将运行电流提供至所述放大器的输出端子。在本公开内容的一个实施例中，所述电流源电路包括：第一晶体管，具有与电源电压耦接的第一端子；第一电阻，耦接在所述电源电压与所述第一晶体管的第二端子之间；第二电阻，耦接在所述第一晶体管的第三端子与所述滤波电路之间；以及第二晶体管，具有与所述第一晶体管的第二端子耦接的第一端子以及与所述第一晶体管的第三端子耦接的第二端子。
根据本公开内容的该方案的一种射频信号放大系统，包括：放大器，具有输入端子和输出端子；滤波电路，与所述输出端子耦接；以及电流源电路，耦接在电源电压与所述滤波电路之间，并被配置为经由所述滤波电路将运行电流提供至所述放大器的输出端子；其中，所述电流源电路被配置为将所述运行电流的平均值限制为不超过所述放大器的设定等级，并提供用于所述放大器的射频脉冲运行的峰值电流。
根据本发明该实施例的具有该电流源电路的射频信号放大系统能够起到随着运行电流（Id）增大而减小MMIC增益块放大器的偏置电压（Vbias）的作用。此外，射频信号放大系统的该电流源电路还可以起到有效地且实质上地将MMIC增益块的运行电流（Id）限制为不超过传统增益块放大器的最大静态电流（Idq）。
前文已经相当宽泛地概述了本公开内容的特征以及技术优点，从而使得随后对公开内容的详细描述可以得到更好的理解。之后将描述本公开内容的附加特征和优点，这形成了本公开内容的权利要求的主题。本领域技术人员应当理解，所公开的概念和特定实施例可以被容易地用来作为为了实施与本公开内容相同的目的而修改或设计其他结构或处理的基础。本领域技术人员还应当认识到，这些等同结构并没有脱离所附权利要求中记载的本公开内容的精神和范围。
附图说明
通过参照与附图一起被考虑的详细描述以及权利要求可以对本公开内容有更透彻的理解，在附图中，类似的附图标记指代类似的元件。其中：
图1示出用来放大RF信号的RF组成的方框图；
图2示出根据本发明一个实施例的射频信号放大系统；
图3示出根据本发明一个实施例的电流源电路；
图4是对使用图3中的电流源电路的MMIC增益块放大器的偏置电压（Vbias）和漏极电流（Id）的测量图；
图5示出根据本发明的一个比较实施例的射频信号放大系统；
图6是图5中的电流源电路的MMIC增益块放大器的偏置电压（Vbias）和漏极电流（Id）的测量图；
图7示出根据本发明另一实施例的电流源电路；
图8是对使用图7中的电流源电路的MMIC增益块放大器的偏置电压（Vbias）和漏极电流（Id）的测量图。
图9示出根据本发明一个实施例的用于MMIC增益块放大器的电流源电路的设计流程图50。
图10到图12示出在100us和40us下对10%占空比的脉冲波形的测试结果；
图13到图15示出在标称的12dBm、15dBm以及18dBm功率输出下关于具有/不具有偏置电流源电路的MMIC的单载波WCDMA、3载波WCDMA以及CDMA单载波频谱的再生情况。
具体实施方式
本公开内容的以下说明连同附图（该附图并入或构成本说明书的一部分）示出本公开内容的实施例，但是该公开内容不限于该实施例。此外，能够将以下实施例适当地合并以完成另外的实施例。
所提到的“一个实施例”、“实施例”、“示例性实施例”、“其他实施例”、“另一实施例”等是指如此描述的本公开内容的实施例可以包括特定特征、结构或特性，但是并不是每一个实施例都必须包括该特定特征、结构或特性。进一步而言，重复使用的短语“在该实施例中”并不必然指代相同实施例，当然也可以指代相同实施例。
可以在本文中使用术语“与….耦接”及其衍生词。“耦接”可以是指如下含义中的一种或多种。“耦接”可以是指两个或多个元件具有直接的物理或电气接触。然而，“耦接”还可以是指两个或多个元件彼此非直接接触，但是仍然彼此配合或互动，并且可以是指有一个或多个其他元件耦接或连接在声称彼此耦接的多个元件之间。
本公开内容涉及一种用于RF MMIC增益块放大器应用的偏置供给的精确电流源电路。为了使得本公开内容充分易懂，在如下描述中提供了详细的步骤和结构。很明显，本公开内容的实施不限于本领域技术人员已知的特定细节。此外，没有详细描述已知的结构和步骤，从而不会不必要地限制本公开内容。以下将详细描述本公开内容的优选实施例。然而，除了所述详细描述之外，还可以将本公开内容广泛实施于其他实施例中。本公开内容的范围不限于该详细描述，而是由权利要求来限定。
本发明的一个实施例引入了前级RF放大器保护模式的新颖设计，通过限制放大器的输出功率能力而不对波形PAR造成限幅，而是还通过限制MMIC增益块放大器应用的平均功率，从而防止出现对于后级放大器的过驱动或过功率输入，
图1示出RF组成的方框图，用来将从收发器块20到放大器模块30并经由双工/LNA（低噪声放大器）块41辐射至天线43的RF信号进行放大。收发器块20包括MMIC增益块放大器21和MMIC偏置供给电路23，而放大器模块30包括MMIC增益块放大器31、MMIC偏置供给电路33以及高功率放大器35。该放大器模块30的MMIC增益块放大器31连接至收发器块20的MMIC增益块放大器21的输出端子。一些应用可以使用并联的两个或多个MMIC增益块放大器以产生具有更高线性度的更多功率。用于MMIC增益块放大器21和MMIC增益块放大器31的示例性增益块放大器是由飞思卡尔半导体有限公司（Freescale Semiconductor,Inc.）提供的MMG3014NT1，或者由TriQuint半导体有限公司（TriQuint Semiconductor,Inc.）公司提供的TQP7M9101。
具有较低噪声和较高增益的MMIC增益块放大器31用于在P1dB处提供介于20-27dBm之间的中等功率强度。这种功率等级足以驱动一些AB类的LDMOS（横向扩散金属氧化物半导体）功率晶体管，以提供具有可接受的失真度和频谱发射要求中的频谱再生性的30-40dBm的平均功率输出能力。对于A类放大器中的MMIC增益块放大器31的线性运行而言，它的电流消耗将非常接近线性区域中0-5dBm输出等级的Idq（准电流）泄放，这是稳定状态的电流消耗。在太接近饱和区域的较高功率输出期间，该MMIC增益块放大器31在该线性范围内消耗更多的电流。
图2示出了根据本发明一个实施例的射频信号放大系统10，其中，MMIC增益块放大器31和MMIC偏置供给电路33用作示例性实施例。本领域技术人员应当理解，MMIC增益块放大器21和MMIC偏置供给电路23可以使用相同的设计。在本发明的一个实施例中，MMIC偏置供给电路33包括滤波电路39和电流源电路37，其中，该滤波电路39与MMIC增益块放大器31的输出端子耦接，且该电流源电路37耦接在系统电源电压（VCC）与滤波电路39之间。
在本公开内容的一个实施例中，滤波电路39包括电感L1、电容C5以及电阻R8，该滤波电路39被配置为滤除从电流源电路37传输到MMIC增益块放大器31的噪声。此外，该滤波电路39还起到防止高频信号被传输到电流源电路37中的作用。在本公开内容的一个实施例中，电流源电路37被配置为经由滤波电路39将运行电流提供到MMIC增益块放大器31的输出端子，其中，该电流源电路37还被配置为将运行电流的平均值限制为不超过MMIC增益块放大器31的设定等级，并提供用于MMIC增益块放大器31的射频脉冲运行的峰值电流。
图3示出了根据本发明一个实施例的电流源电路37。在本发明的一个实施例中，该电流源电路37包括第一晶体管Q1、第二晶体管Q2、第一电阻R1以及第二电阻R2。能够在本文描述的电流源电路37中使用的晶体管（Q1、Q2）的示例可以包括但不限于异质结双极晶体管(HBT）和场效应晶体管（FET）。在图3所示的实施例中，电流源电路37经由串联的NPN晶体管（Q1、Q2）来利用通过集电极和发射极的有限电流的特性。电阻（R1、R2）用于经过电流设定而针对Id进行NPN晶体管（Q1、Q2）的基极偏置，并且在漏极电流高于Id设定之时降低MMIC增益块放大器31的漏极电压。
在本发明的一个实施例中，第一晶体管Q1具有与电源电压（VCC）耦接的第一端子（集电极）、与第一电阻R1耦接的第二端子（基极）以及与第二电阻R2耦接的第三端子（发射极）。第二晶体管Q2具有与第一晶体管Q1的第二端子耦接的第一端子、与第一晶体管Q1的第三端子耦接的第二端子以及与滤波电路39耦接的第三端子。第一电阻R1耦接在电源电压与第一晶体管Q1的第二端子之间。第二电阻R2耦接在第一晶体管Q1的第三端子与滤波电路39之间。
图4是使用图3中的电流源电路37的MMIC增益块放大器31的偏置电压（Vbias）和漏极电流（Id）的测量图。随着MMIC增益块放大器31的运行电流（即漏极电流（Id））增大，第一晶体管Q1的发射极电压和第二晶体管Q2的基极电压必须相应地减小。进一步而言，第二晶体管Q2的发射电压（电流源电路37的输出电压）必须随着第二晶体管Q2的基极电压减小而减小。结果是，MMIC增益块放大器31的偏置电压（Vbias）将随着运行电流（Id）增大而相应地减小。特别地，如图4所清楚示出的那样，MMIC增益块放大器31的运行电流（Id）实质上被限制为不超过100mA。
图5示出了根据本发明一个比较实施例的射频信号放大系统10’，而图6是不具有电流源电路的MMIC增益块放大器31的偏置电压（Vbias）和漏极电流（Id）的测量图。放大器的静态电流（Idq）通常低于110mA。例如，高线性度放大器TQP7M9101（由TriQuint半导体有限公司提供）的最大静态电流是大约105mA。如图6所清楚示出的，随着输入功率增大到20dBm，MMIC增益块放大器31的运行电流（Id）增大到大约230mA，这比该放大器的最大静态电流高得多。相反，如图4所清楚示出的，根据本发明一个实施例的具有如图3所示的电流源电路37的射频信号放大系统10能够有效地和实质上地将MMIC增益块放大器31的运行电流（Id）限制为不超过100mA。
图7示出根据本发明另一实施例的电流源电路371。在本发明的另一实施例中，电流源电路371包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第一电阻R1、第二电阻R2以及第三电阻R3。能够在本文所描述的电流源电路371中使用的晶体管的示例可以包括但不限于异质结双极晶体管（HBT）和场效应晶体管（FET）。在图7所示的实施例中，电流源电路371经由串联的NPN晶体管（Q1、Q2、Q3）而利用通过集电极和发射极的有限电流的特性。电阻（R1、R2、R3）用于通过电流设定而针对Id进行NPN晶体管（Q1、Q2、Q3）的基极偏置，并在漏极电流高于Id设定之时降低MMIC增益块放大器31的漏极电压。
在本发明的一个实施例中，第一晶体管Q1具有与电源电压（VCC）耦接的第一端子（集电极）、与第一电阻R1耦接的第二端子（基极）以及与第二电阻R2耦接的第三端子（发射极）。第二晶体管Q2具有与第一晶体管Q1的第二端子耦接的第一端子、与第一晶体管Q1的第三端子耦接的第二端子以及与第三晶体管Q3耦接的第三端子。第三晶体管Q3具有与第二晶体管Q2的第三端子耦接的第一端子、与第二电阻R2和第三电阻R3之间的结点耦接的第二端子以及与滤波电路39耦接的第三端子。第一电阻R1耦接在电源电压与第一晶体管Q1的第二端子之间。第二电阻R2和第三电阻R3串联连接而且耦接在第一晶体管Q1的第三端子与滤波电路39之间。
图8是使用图7所示的电流源电路371的MMIC增益块放大器31的偏置电压（Vbias）和漏极电流（Id）的测量图。如图8所示，图7中的电流源电路371通过随着运行电流（Id）增大而减小MMIC增益块放大器31的偏置电压（Vbias）也具有类似的功能。此外，如图8所清楚示出的，图7中的电流源电路371具有有效地且实质上地将MMIC增益块放大器31的运行电流（Id）限制为不超过100mA的功能。
在处于连续波（CW）或平均功率等级的线性区域运行期间，MMIC为了其恒定DC电压的功率能力而泄放Idq电流。峰值功率部分或脉冲波形通过电容器的放电来对浪涌（inrush）电流进行泄放。电流源电路37和电流源电路371被配置为维持MMIC的高峰值功率能力，同时限制平均功率输出。当平均输入功率增大时，MMIC泄放更多的电流以保持它的增益和高输出功率。高电流将受偏置供给电路的限制，并且降低它的偏置电压。MMIC具有内部电压控制，以提供它的FET栅极电压并在外部电源不稳定时保持它的正常运行电压。外部电压下降到它的集电极最低输入界限并使得MMIC降低它的输出功率能力。该电流源电路防止MMIC增益块放大器的平均功率变高以及过输出，从而避免将高功率注入到高功率晶体管。
图9示出根据本发明一个实施例的MMIC增益块放大器37的电流源电路371的设计流程50。在该实施例中，对频带为880MHz-2.5Ghz、增益为16dB增益、Psat为25dBm、偏置电压为5V并且静态电流为92mA的MMIC增益块放大器进行评估，以应用该偏置电流源设计。通过增益预算分析，在放大器模块中使用的MMIC增益块放大器将增大到具有8dB PAR多载波WCDMA波形的标称12dBm输出功率等级。与它的Psat相比，它运行在13dB功率回退处，以获得用于DPD扩展的线性响应和5dB的功率裕度。
该设计流程50使用异质结双极晶体管（HBT）为例，并且能够从步骤51开始，步骤51被执行以确定系统电源电压（VCC）和MMIC增益块放大器的偏置电压（Vbias）。
执行步骤S53以确定在该偏置电压（Vbias）处的平均运行功率（Pavg）和漏极电流（Id）。
在步骤55，选择与Ice近似的Id的的晶体管Q1，然后通过如下公式计算电阻R1的阻值：
R1=[Vbe(Q1)*Hfe(Q1)]/Ib(Q1)
在步骤S57，通过如下公式计算电阻R2和R3的阻值：
R2=Vbe(Q2)/Ice(Q2)；R3=Vbe(Q3)/Ice(Q3).
在步骤59，通过如下公式计算电阻R8的阻值：
R8=[VCC-Vce(Q1)]/Id-R2-R3
电阻R8可以通过并联连接的数个电阻来实现。
在步骤61，调节电阻R2和R3的阻值，以在负载翻倍时将更精确的电流源范围设定为不超过Id。
图10到图12示出在100us和40us下对10%占空比的脉冲波形的测试结果。在图11中，将没有偏置电流源电路的处于CW下的标称MMIC增益响应与具有偏置电流源电路的MMIC中的脉冲增益相比较。从初始增益响应开始没有显著差异，除非MMIC增益块放大器在过饱和区域处运行。相反，与MMIC CW响应相比，CW响应示出了连续的和平均的功率增益分布。具有偏置电流源电路的MMIC在漏极电流超过设计的电流源设定时会压缩平均功率等级。该平均功率被钳位并被限制为低于最大的20dBm输出。对于12dBm的标称输出功率条件，MMIC增益块放大器具有8dB的裕度来过驱动具有线性增益响应的放大器模块。在8dB脉冲功率输入后，MMIC将其功率限制在20dBm以保护终级放大器免于被过驱动以及被损害。
图13到图15示出在标称的12dBm、15dBm以及18dBm功率输出下关于具有/不具有偏置电流源电路的MMIC的单载波WCDMA、3载波WCDMA以及CDMA单载波的频谱再生情况。由于该电路功能，ACLR对于所有的12dBm功率输出情况均没有变差。这包括不具有CFR CDMA载波的11.3dBPAR。峰值功率达到了23.3dBm，并且偏置电流源块仍然能够为CDMA信号的高峰值部分提供足够的峰值功率电流。非CFR CDMA输出在15dBm功率等级处具有严重失真。对于使用8.2dB PAR的CFR时的WCDMA测试来说，18dBm输出功率由于它的峰值输出等级功率超过了MMIC的Psat功率能力而具有严重的失真。
尽管已经详细描述了本公开内容及其优点，然而应当理解，在不脱离所附权利要求限定的本公开内容的精神和范围的情况下，能够在本文中进行各种变化、替换和改变。例如，以上描述的许多处理能够以不同的方法来实施，并且能够被其他处理来代替或者可以进行组合。
而且，本申请的范围不是旨在限制于说明书中所描述的处理、机器、制造、物质组分、装置、方法和步骤的特定实施例。如本领域技术人员从本公开内容的公开中容易理解到的那样，可以根据本公开内容来利用当前存在的或将来待被开发的处理、机器、制造、物质组分、装置、方法和步骤，这些处理、机器、制造、物质组分、装置、方法或步骤基本上执行与本文描述的对应实施例基本相同的功能或达到基本相同结果。因此，所附权利要求旨在将这些处理、机器、制造、物质组分、装置、方法或步骤包括在其范围之内。

Claims (25)

1.一种电流源电路，包括：
第一晶体管，具有与电源电压耦接的第一端子；
第一电阻，耦接在所述电源电压与所述第一晶体管的第二端子之间；
第二电阻，耦接在所述第一晶体管的第三端子与输出结点之间；以及
第二晶体管，具有与所述第一晶体管的第二端子耦接的第一端子以及与所述第一晶体管的第三端子耦接的第二端子。
2.根据权利要求1所述的电流源电路，其中，所述第二晶体管的第二端子与所述第一晶体管的第三端子与所述第二电阻之间的结点耦接。
3.根据权利要求1所述的电流源电路，其中，所述第二晶体管具有与所述输出结点耦接的第三端子。
4.根据权利要求1所述的电流源电路，其中，所述第二晶体管被配置为随着流经所述第一晶体管的第一电流的增大而减小所述输出结点的电压。
5.根据权利要求1所述的电流源电路，还包括：
第三电阻，耦接在所述第二电阻与所述输出结点之间；以及
第三晶体管，具有与所述第二晶体管的第三端子耦接的第一端子以及与所述第二电阻与所述第三电阻之间的结点耦接的第二端子。
6.根据权利要求5所述的电流源电路，其中，所述第三晶体管具有与所述输出结点耦接的第三端子。
7.根据权利要求5所述的电流源电路，其中，所述第三晶体管被配置为随着流经所述第一晶体管的第一电流的增大而减小所述输出结点的电压。
8.一种射频信号放大系统，包括：
放大器，具有输入端子和输出端子；
滤波电路，与所述输出端子耦接；以及
电流源电路，被配置为经由所述滤波电路将运行电流提供至所述放大器的输出端子，所述电流源电路包括：
第一晶体管，具有与电源电压耦接的第一端子；
第一电阻，耦接在所述电源电压与所述第一晶体管的第二端子之间；
第二电阻，耦接在所述第一晶体管的第三端子与所述滤波电路之间；以及
第二晶体管，具有与所述第一晶体管的第二端子耦接的第一端子以及与所述第一晶体管的第三端子耦接的第二端子。
9.根据权利要求8所述的射频信号放大系统，其中，所述第二晶体管的第二端子与所述第一晶体管的第三端子和所述第二电阻之间的结点耦接。
10.根据权利要求8所述的射频信号放大系统，其中，所述第二晶体管具有与所述滤波电路耦接的第三端子。
11.根据权利要求8所述的射频信号放大系统，其中，所述第二晶体管被配置为随着所述运行电流的增大而减小所述输出端子的电压。
12.根据权利要求8所述的射频信号放大系统，还包括：
第三电阻，耦接在所述第二电阻与所述滤波电路之间；以及
第三晶体管，具有与所述第二晶体管的第三端子耦接的第一端子以及与所述第二电阻和所述第三电阻之间的结点耦接的第二端子。
13.根据权利要求8所述的射频信号放大系统，其中，所述第三晶体管具有与所述滤波电路耦接的第三端子。
14.根据权利要求8所述的射频信号放大系统，其中，所述第三晶体管被配置为随着所述运行电流的增大而减小所述输出结点的电压。
15.根据权利要求8所述的射频信号放大系统，其中，所述电流源电路被配置为将所述运行电流的平均值限制为不超过所述放大器的设定等级，并提供用于所述放大器的射频脉冲运行的峰值电流。
16.根据权利要求8所述的射频信号放大系统，其中，所述电流源电路被配置为将所述放大器的平均功率钳位为不超过1dB压缩点（P1dB）。
17.一种射频信号放大系统，包括：
放大器，具有输入端子和输出端子；
滤波电路，与所述输出端子耦接；以及
电流源电路，耦接在电源电压与所述滤波电路之间，并且该电流源电路被配置为经由所述滤波电路将运行电流提供至所述放大器的输出端子，
其中，所述电流源电路被配置为将所述运行电流的平均值限制为不超过所述放大器的设定等级，并提供用于所述放大器的射频脉冲运行的峰值电流。
18.根据权利要求17所述的射频信号放大系统，其中，所述电流源电路被配置为将所述放大器的平均功率钳位为不超过1dB压缩点（P1dB）。
19.根据权利要求17所述的射频信号放大系统，其中，所述电流源电路包括：
第一晶体管，具有与所述电源电压耦接的第一端子；
第一电阻，耦接在所述电源电压与所述第一晶体管的第二端子之间；
第二电阻，耦接在所述第一晶体管的第三端子与所述滤波电路之间；以及
第二晶体管，具有与所述第一晶体管的第二端子耦接的第一端子以及与所述第一晶体管的第三端子耦接的第二端子。
20.根据权利要求19所述的射频信号放大系统，其中，所述第二晶体管的第二端子与所述第一晶体管的第三端子和所述第二电阻之间的结点耦接。
21.根据权利要求19所述的射频信号放大系统，其中，所述第二晶体管具有与所述滤波电路耦接的第三端子。
22.根据权利要求19所述的射频信号放大系统，其中，所述第二晶体管被配置为随着所述运行电流的增大而减小所述输出端子的电压。
23.根据权利要求19所述的射频信号放大系统，还包括：
第三电阻，耦接在所述第二电阻与所述滤波电路之间；以及
第三晶体管，具有与所述第二晶体管的第三端子耦接的第一端子以及与所述第二电阻和所述第三电阻之间的结点耦接的第二端子。
24.根据权利要求23所述的射频信号放大系统，其中，所述第三晶体管具有与所述滤波电路耦接的第三端子。
25.根据权利要求23所述的射频信号放大系统，其中，所述第三晶体管被配置为随着所述运行电流的增大而减小所述输出端子的电压。
CN201310706206.1A 2013-01-17 2013-12-16 电流源电路及射频信号放大系统 Expired - Fee Related CN103944520B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361753510P 2013-01-17 2013-01-17
US61/753,510 2013-01-17
US13/846,409 2013-03-18
US13/846,409 US8928412B2 (en) 2013-01-17 2013-03-18 Precise current source circuit for bias supply of RF MMIC gain block amplifier application

Publications (2)

Publication Number Publication Date
CN103944520A true CN103944520A (zh) 2014-07-23
CN103944520B CN103944520B (zh) 2017-06-13

Family

ID=51164699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310706206.1A Expired - Fee Related CN103944520B (zh) 2013-01-17 2013-12-16 电流源电路及射频信号放大系统

Country Status (2)

Country Link
US (1) US8928412B2 (zh)
CN (1) CN103944520B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU92272B1 (en) * 2013-08-28 2015-03-02 Iee Sarl Inductive respiration sensor
US10523260B2 (en) 2017-12-22 2019-12-31 Commscope Technologies Llc Base station antennas having transmitters and receivers therein that support time division duplexing (TDD) with enhanced bias control for high speed switching

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200211739Y1 (ko) 1997-04-12 2001-02-01 구자홍 전력증폭용 에프이티(fet)의 게이트 바이어스 회로
US6166591A (en) 1998-12-11 2000-12-26 E.C.I. Telecom Ltd. FET gate biasing control device for power amplifier
US6559723B2 (en) 2001-09-04 2003-05-06 Motorola, Inc. Single ended input, differential output amplifier
SE527082C2 (sv) * 2003-08-27 2005-12-20 Infineon Technologies Ag Monolitiskt integrerad effektförstärkaranordning
TWI231645B (en) 2003-10-16 2005-04-21 Novatek Microelectronics Corp Power amplifier having active bias circuit
US7567123B2 (en) * 2004-02-13 2009-07-28 The Regents Of The University Of California Adaptive bias current circuit and method for amplifiers
US6998920B2 (en) 2004-02-20 2006-02-14 Anadigics Inc. Monolithically fabricated HBT amplification stage with current limiting FET
WO2007131187A2 (en) * 2006-05-05 2007-11-15 Viasat, Inc. Rf power sensor with chopping amplifier
US8391811B2 (en) 2009-12-30 2013-03-05 Triquint Semiconductor, Inc. Input-power overload-protection circuit
US8164389B2 (en) 2010-05-26 2012-04-24 Triquint Semiconductor, Inc. Overdrive protection circuit
US9325281B2 (en) * 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller

Also Published As

Publication number Publication date
US20140197890A1 (en) 2014-07-17
CN103944520B (zh) 2017-06-13
US8928412B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
Kim et al. Envelope-tracking two-stage power amplifier with dual-mode supply modulator for LTE applications
US7589589B2 (en) Power amplifying apparatus and mobile communication terminal
US8354883B2 (en) Power amplifier
EP1619791B1 (en) Power control of a power amplifier
CN102075148B (zh) 射频功率放大器的过温保护电路
KR20180099462A (ko) 전력 증폭 회로
JP2010124433A (ja) 高周波電力増幅器
KR102513128B1 (ko) 전력 증폭 모듈 및 전력 증폭 방법
EP1586161B1 (en) Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier
Kim et al. Envelope amplifier with multiple-linear regulator for envelope tracking power amplifier
US11444582B2 (en) Power amplifier circuit
CN103944520A (zh) 电流源电路及射频信号放大系统
EP1515434A1 (en) High-frequency amplifier
US10566934B2 (en) Power amplifier circuit
Kim et al. Efficiency enhanced amplifier using a digitally-controlled dynamic bias switching circuit
CN116208100A (zh) 一种射频功率放大器保护电路及保护方法
US11533030B2 (en) Power amplifier module
Mimis et al. A reactively load-modulated RF low-power amplifier with multilevel supply voltage for multi-standard RF front-ends
JP2005217997A (ja) 高周波増幅器
CN216929980U (zh) 一种电压击穿可控的功率放大器
Wimpenny et al. Envelope Tracking GaAs HBT PA performance characterization under high load mismatch conditions
US7161433B2 (en) High-frequency amplifier
Dalwadi et al. Efficient Doherty feed-forward linear power amplifier for CDMA 2000 base-station applications
Bräckle et al. An envelope tracking system using a GaAs class-AB power amplifier and a class-AD modulator
Tabrizi et al. CMOS linear high performance push amplifier for WiMAX power amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170613

Termination date: 20191216

CF01 Termination of patent right due to non-payment of annual fee