CN103940885A - 离子敏感场效应晶体管及其制备工艺 - Google Patents

Abstract

本发明涉及晶体管，公开了一种离子敏感场效应晶体管及其制备工艺。包含半导体衬底，栅绝缘层，通过掺杂形成的源极和漏极以及与所述源极和所述漏极掺杂类型相同的埋设沟道，埋设沟道位于半导体衬底内靠近上表面处，且埋设沟道与半导体衬底上表面不接触，源极和漏极分别位于埋设沟道两侧，栅绝缘层位于埋设沟道之上的半导体衬底上。与现有技术相比，本发明中当源极和漏极之间产生电流时，电流优先从埋设沟道流过，而不是从栅绝缘层与半导体衬底的接触界面通过，这样就避免了由于上述接触界面存在的表面缺陷而产生的测量电流的噪声，避免了因表面载流子散射降低器件的信噪比和离子测量的灵敏度。

Description

离子敏感场效应晶体管及其制备工艺

技术领域

本发明涉及晶体管，特别涉及离子敏感场效应晶体管及其制备工艺。

背景技术

现有技术中，离子敏感场效应晶体管ISFET器件的结构如图1所示。包含半导体衬底101，位于半导体衬底上预设区域内的栅绝缘层104′，位于上绝缘层104两侧半导体衬底101内通过掺杂形成的源极102和漏极103，位于栅绝缘层上通过掺杂形成的栅极105，位于栅极105上的金属复合层106，位于金属复合层106上的离子敏感膜107以及分别位于源极102、漏极103和半导体衬底101背面的金属硅化物接触区110。

将被测溶液109注入溶液槽108，被测溶液109中的氢离子吸附在离子敏感膜107表面，在被测溶液109表面与离子敏感膜107之间形成一界面电势，这一界面电势的大小与被测溶液中的离子活度有关。界面电势一部分降落于敏感膜层，另一部分通过金属复合层106传递到栅极105，在栅绝缘层104′中产生一个从栅极105到半导体衬底101的电场，该电场能够将栅极105附近半导体衬底101中的电子（或空穴）吸引到半导体衬底101表面，当界面电势继续增大，电场继续增大，吸引电子（或空穴）的能力增强，当界面电势增大到一阈值后，电场吸引的电子（或空穴）会在栅绝缘层104′下的半导体衬底101表面形成导电沟道，此时在源极102和漏极103之间加上电压，就会形成源极102到漏极103的电流，整个离子敏感场效应晶体管与外界电路的连接是通过金属硅化物接触区110来实现的。

由上述对现有技术中离子敏感场效应晶体管工作原理的叙述可知，产生的源-漏电流是通过栅绝缘层104′与半导体衬底101的接触界面从源极102流向漏极103的，由现有技术中离子敏感场效应晶体管的制备工艺可知，栅绝缘层104′一般是二氧化硅材料，半导体衬底101一般是硅材料，栅绝缘层104与半导体衬底101的接触界面之间必然会存在表面缺陷和表面粗糙的情况，载流子在这样的接触界面中流过，受到所述接触界面的散射，整个器件在测量时必然会因表面缺陷和表面粗糙产生测量电流的噪声，因而降低整个器件的信噪比，进而使整个器件的测量离子浓度的准确性和灵敏度降低。

发明内容

本发明的目的在于提供一种离子敏感场效应晶体管及其制备工艺，使得测量溶液中离子的灵敏度提高，电流密度增加，以及晶体管的信噪比提升。

为解决上述技术问题，本发明提供了一种离子敏感场效应晶体管，包含半导体衬底，栅绝缘层，通过掺杂形成的源极和漏极以及与所述源极和所述漏极掺杂类型相同的埋设沟道；

所述埋设沟道位于所述半导体衬底内靠近上表面处，且所述埋设沟道与所述半导体衬底上表面不接触；

所述源极和所述漏极分别位于所述埋设沟道两侧；

所述栅绝缘层位于所述埋设沟道之上的所述半导体衬底上。

本发明还提供了一种离子敏感场效应晶体管的制备工艺，包含以下步骤：

提供一半导体衬底；

对所述半导体衬底中的预设区域进行掺杂，形成埋设沟道，所述埋设沟道与所述半导体衬底上表面靠近且不接触；

在所述埋设沟道之上的半导体衬底上表面生成绝缘层；

刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层；

对所述栅绝缘层两侧的所述半导体衬底进行掺杂，形成源极和漏极，且所述源极和所述漏极与所述埋设沟道的掺杂类型相同。

本发明还提供了一种离子敏感场效应晶体管的制备工艺，包含以下步骤：

提供一半导体衬底；

在所述半导体衬底上掺杂生长埋设沟道；

在所述埋设沟道上生长衬底延伸层；

在所述衬底延伸层上生长绝缘层；

刻蚀掉所述绝缘层中预设区域两侧的绝缘层，剩下所述预设区域内的绝缘层形成栅绝缘层；

对所述栅绝缘层两侧的所述衬底延伸层、所述埋设沟道和所述半导体衬底进行掺杂形成源极和漏极，所述源极和所述漏极与所述埋设沟道的掺杂类型相同。

现有技术中，从源极流向漏极的电流是从栅绝缘层与半导体衬底的接触界面通过，由于栅绝缘层与半导体衬底的接触界面是两种不同材料的接触面，必然会存在表面缺陷和一定的表面粗糙度，载流子在这样的接触界面中流过，这些表面缺陷和表面粗糙度将引起载流子散射机制增强，载流子散射机制增强会导致载流子迁移率下降，整个器件在测量时必然会因表面缺陷和表面粗糙产生测量电流的噪声，因而降低整个器件的信噪比，同时还降低了电流密度，进而使整个器件的测量离子浓度的准确性和灵敏度降低。而本发明中的晶体管在源极和漏极之间的半导体衬底内部用掺杂的方式形成与源极和漏极掺杂类型相同的埋设沟道，当源极和漏极之间产生电流时，电流势必优先从这个埋设沟道流过，而不是从栅绝缘层与半导体衬底的接触界面流过，由于这个埋设沟道位于半导体衬底内部，与半导体衬底为一体，这样就避免了由于接触界面的表面缺陷和表面粗糙对离子测量精度与器件信噪比的影响。有电流通过埋设沟道时，相对于在栅绝缘层与半导体衬底接触界面，载流子迁移率升高，所以电流密度升高，进而提高了整个器件测量的准确性。

优选地，所述埋设沟道的掺杂方式为原位掺杂或外延掺杂。

埋设沟道可以通过原位掺杂如离子注入掺杂形成，也可以通过外延生长时掺杂形成，形成方式多变，工艺成熟。

优选地，所述埋设沟道为原位掺杂时，

若所述半导体衬底为P型硅衬底，则所述源极和所述漏极为N型原位高掺杂硅，所述埋设沟道为N型低掺杂硅；

若所述半导体衬底为N型硅衬底，则所述源极和所述漏极为P型原位高掺杂硅，所述埋设沟道为P型低掺杂硅。

埋设沟道由原位掺杂形成，掺杂类型与源极和漏极相同，这样才能保证源极和漏极有电流形成时，电流优先通过埋设沟道流过，并且载流子在埋设沟道内流动时，载流子迁移率才会比较高，进而电流密度比较高，提高了整个器件测量的准确性。

优选地，所述埋设沟道为原位掺杂时，所述埋设沟道为掺杂浓度峰值处所在的半导体衬底区域。

原位掺杂是从半导体衬底表面向内部掺杂，而埋设沟道是位于半导体衬底内部掺杂浓度峰值处所在的区域，这个掺杂浓度峰值处所在的区域被控制在半导体衬底内部并与半导体衬底表面有一定的距离，即与半导体衬底表面不接触，这样就保证了绝大多数源极向漏极的电流不会从半导体衬底表面流过，而是从半导体衬底内部的埋设沟道流过，避免了从表面流过时半导体衬底表面与栅绝缘层的接触面存在表面缺陷和表面粗糙对离子测量精度与器件信噪比的影响。

优选地，所述埋设沟道为外延掺杂时，所述半导体衬底为N型硅衬底，所述源极和所述漏极为P型原位高掺杂硅，所述埋设沟道为外延生长的P型低掺杂锗化硅SiGe层。

埋设沟道也可以通过外延生长时进行掺杂形成，外延掺杂时，半导体衬底为N型，源极和漏极为P型，埋设沟道为P型的SiGe层，Si和SiGe的能带的导带位置比较接近，并且SiGe相较于硅有更小的禁带宽度，因此空穴就会汇聚到SiGe层的价带。当源极和漏极之间产生电流时，电流优先从禁带宽度较小的SiGe里流过，而不是从硅材料的半导体衬底与栅绝缘层的接触界面流过，电流在SiGe中的电流密度相较于在硅中的电流密度也会有所升高，整个器件测量离子浓度的灵敏度和准确性都会提升。

优选地，所述埋设沟道的厚度小于10nm。

理论上说，埋设沟道的厚度越小越好。因为，如果埋设沟道厚度太大，大于埋设沟道与半导体衬底形成的p-n结的最大耗尽区宽度，器件就无法通过栅极关闭，器件失效。埋设沟道也不能距离衬底表面太远，如果太远的话，栅极无法控制埋设沟道的耗尽与开启，器件也会失效。

优选地，所述埋设沟道的掺杂浓度小于或等于5×10¹⁵/cm³。

理论上，埋设沟道的掺杂浓度要比两侧源极和漏极的掺杂浓度小，因为如果埋设沟道掺杂浓度过高，其与半导体衬底形成的p-n结的最大耗尽区宽度就会很小，如果此宽度小于埋设沟道的厚度，那么埋设沟道就无法通过栅极控制其耗尽关闭，器件就会失效。也就是说，埋设沟道掺杂浓度太高时，栅极不加电压的情况下，源漏之间已经会形成一个有足够载流子浓度的沟道，源极与漏极之间就导通了。并且埋设沟道掺杂浓度越高，栅极对其载流子浓度的控制能力越弱，就有可能出现埋设沟道的电流不随栅极电压变化而变化的情况，这样就失去了探测离子浓度的能力。

优选地，所述栅绝缘层的材料为二氧化硅SiO₂。

栅绝缘层起到一个开关的作用，当栅极和半导体衬底之间有电压时，栅绝缘层中垂直于半导体衬底方向上就会产生电场，这个电场能排斥空穴（或电子）吸引电子（或空穴），因而栅极附近的半导体衬底中的电子（或空穴）被吸引至栅绝缘层下的半导体衬底表面，当栅极和源极的电压增加，吸引的电子（或空穴）也会增加，当栅极和源极的电压达到阈值电压时，吸引的电子（或空穴）就会形成N型导电沟道（或P型导电沟道），此时在源极和漏极之间加上电压就会形成源极到漏极的电流。

优选地，所述离子敏感场效应晶体管还包含栅极，金属复合层，离子敏感膜和三个金属硅化物接触区；

所述栅极位于所述栅绝缘层上表面；

所述金属复合层位于所述栅极上表面；

所述离子敏感膜位于所述金属复合层上表面；

所述三个金属硅化物接触区分别位于所述源极、所述漏极和所述半导体衬底背面的设定区域内。

这种结构便于将离子敏感膜吸附离子形成的界面电势通过金属复合层传递至栅极；源极，漏极和半导体衬底背面的金属硅化物接触区作为源引出端，漏引出端和衬底引出端便于将晶体管接入外接电路。

优选地，所述离子敏感膜为单层绝缘介质层，所述离子敏感膜的材料为以下任意一种：

二氧化硅SiO₂、氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。

这些离子敏感膜材料对氢离子比较敏感且吸附作用比较强，吸附浓度较高，灵敏度好，这样就使测量结果更加及时有效。

优选地，所述离子敏感膜为具有至少两层的绝缘介质层，与所述金属复合层接触的层采用的材料为二氧化硅SiO₂，最表面的层采用的材料为以下任意一种：

氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。

因为SiO₂与金属复合层的结合性较好，而表面采用对氢离子比较敏感且吸附作用比较强的材料，因此，可以采用叠层结构，使离子敏感膜既能与金属复合层的结合性较好，又能对氢离子具有较强的吸附作用。

附图说明

图1是根据现有技术中离子敏感场效应晶体管的示意图；

图2是根据本发明中第一实施方式中离子敏感场效应晶体管的示意图；

图3是根据本发明第二实施方式中离子敏感场效应晶体管的示意图；

图4是根据本发明第三实施方式中离子敏感场效应晶体管的制备工艺流程图；

图5a～5i是根据本发明第三实施方式中离子敏感场效应晶体管的制备工艺示意图；

图6是根据本发明第四实施方式中离子敏感场效应晶体管的制备工艺流程图；

图7a～7j是根据本发明第四实施方式中离子敏感场效应晶体管的制备工艺示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种离子敏感场效应晶体管。如图2所示。包含半导体衬底101，栅绝缘层104′，通过掺杂形成的源极102和漏极103以及与源极102和漏极103掺杂类型相同的埋设沟道201，埋设沟道201位于半导体衬底101内靠近上表面处，且埋设沟道201与半导体衬底101上表面不接触，源极102和漏极103分别位于埋设沟道201的两侧，栅绝缘层104′位于埋设沟道201之上的半导体衬底101上。

具体地说，如图2所示，上述离子敏感场效应晶体管还包含栅极105，任意金属材料的金属复合层106，离子敏感膜107和三个金属硅化物接触区110，栅极105位于栅绝缘层104′上表面，金属复合层106位于栅极105上表面，离子敏感膜107位于金属复合层106上表面，三个金属硅化物接触区110分别位于源极102、漏极103和半导体衬底101背面的设定区域内。这种结构便于将离子敏感膜吸附离子形成的界面电势通过金属复合层106传递至栅极105；源极102，漏极103和半导体衬底101背面的金属硅化物接触区110作为源引出端，漏引出端和衬底引出端便于将晶体管接入外接电路。

优选地，上述埋设沟道201、源极102、漏极103以及栅极105的掺杂方式均为原位掺杂，原位掺杂中优选离子注入掺杂，离子注入掺杂工艺是现有成熟工艺，此处不做赘述。

上述半导体衬底101可以是P型硅衬底，也可以是N型硅衬底。

当半导体衬底101是P型硅衬底时，源极102、漏极103和栅极105为N型原位高掺杂硅，埋设沟道201为N型原位低掺杂硅；

当半导体衬底101为N型硅衬底，源极102、漏极103和栅极105为P型原位高掺杂硅，埋设沟道201为P型原位低掺杂硅。

源极102和漏极103与埋设沟道201的掺杂类型相同，这样才能保证源极102和漏极103有电流形成时，电流优先通过埋设沟道201流过，电流密度比较高，提高了整个器件测量的准确性。

理论上，埋设沟道201的掺杂浓度要比两侧源极102和漏极103的掺杂浓度小。因为如果埋设沟道201掺杂浓度过高，其与半导体衬底101形成的p-n结的最大耗尽区宽度就会很小，如果此宽度小于埋设沟道201的厚度，那么埋设沟道201就无法通过栅极控制其耗尽关闭，器件就会失效。也就是说，埋设沟道201掺杂浓度太高时，栅极不加电压的情况下，源漏之间已经会形成一个有足够载流子浓度的沟道，源漏之间就导通了。并且埋设沟道201掺杂浓度越高，栅极对其载流子浓度的控制能力越弱，就有可能出现埋设沟道201的电流不随栅极电压变化而变化的情况。这样就失去了探测离子浓度的能力。本实施方式中优选埋设沟道201的掺杂浓度小于或等于5×10¹⁵/cm³。

理论上，埋设沟道201的厚度越薄越好，因为，如果埋设沟道厚度太大，大于埋设沟道与半导体衬底形成的p-n结的最大耗尽区宽度，器件就无法通过栅极关闭，器件失效。埋设沟道也不能距离衬底表面太远，如果太远的话，栅极无法控制埋设沟道的耗尽与开启，器件也会失效。本实施方式中优选埋设沟道201的厚度小于10nm。

优选地，埋设沟道201为掺杂浓度峰值处所在的半导体衬底101区域。因为原位掺杂是从半导体衬底101表面向内部掺杂，而埋设沟道201是位于半导体衬底101内部掺杂浓度峰值处所在的区域，这个掺杂浓度峰值处所在的区域被控制在半导体衬底101内部并与半导体衬底101表面有一定的距离，即与半导体衬底101表面不接触，这样就保证了源极102向漏极103的电流不会从半导体衬底101表面与栅绝缘层104′的接触面流过，而是从半导体衬底101内部的埋设沟道201流过，避免了从接触面流过时接触面存在的表面缺陷增加电流噪声，以及避免接触面的表面粗糙降低器件的信噪比。

另外，上述栅绝缘层104′的材料为二氧化硅SiO₂。本实施方式中栅绝缘层104′起到一个开关的作用，当栅极105和半导体衬底101之间有电压时，栅绝缘层104′中垂直于半导体衬底101方向上就会产生电场，这个电场能排斥空穴（或电子）吸引电子（或空穴），因而栅极105附近的半导体衬底101中的电子（或空穴）被吸引至栅绝缘层104′下的半导体衬底101表面，当栅极105和源极102的电压增加，吸引的电子（或空穴）也会增加，当栅极105和源极102的电压达到阈值电压时，吸引的电子（或空穴）就会形成N型导电沟道（或P型导电沟道），此时在源极102和漏极103之间加上电压就会形成源极102到漏极103的电流。

上述离子敏感膜107可以是单层绝缘介质层，材料为以下任意一种：二氧化硅SiO₂、氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。这些离子敏感膜材料对氢离子比较敏感且吸附作用比较强，吸附浓度较高，灵敏度好，这样就使测量结果更加及时有效。

上述离子敏感膜107也可以是具有至少两层的绝缘介质层，与金属复合层106接触的层采用的材料为二氧化硅SiO₂，最表面的层采用的材料为以下任意一种：氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。因为SiO₂与金属复合层106的结合性较好，而表面采用对氢离子比较敏感且吸附作用比较强的材料，因此，可以采用叠层结构，使离子敏感膜107既能与金属复合层106的结合性较好，又能对氢离子具有较强的吸附作用。

现有技术中，从源极102流向漏极103的电流是从栅绝缘层104′与半导体衬底101的接触界面通过，由于栅绝缘层104′与半导体衬底101的接触界面是两种不同材料的接触面，必然会存在表面缺陷和一定的表面粗糙度，载流子在这样的接触界面中流过，这些表面缺陷和表面粗糙度将引起载流子散射机制增强，载流子散射机制增强会导致载流子迁移率下降，整个器件在测量时必然会因表面缺陷和表面粗糙产生测量电流的噪声，因而降低整个器件的信噪比，同时还降低了电流密度，进而使整个器件的测量离子浓度的准确性和灵敏度降低。而本发明中的晶体管在源极102和漏极103之间的半导体衬底101内部用原位掺杂的方式形成与源极102和漏极103掺杂类型相同的埋设沟道201，当源极102和漏极103之间产生电流时，电流势必优先从这个埋设沟道201流过，而不是从栅绝缘层104′与半导体衬底101的接触界面流过，由于这个埋设沟道201位于半导体衬底101内部，与半导体衬底101为一体，这样就避免了由于接触界面的表面缺陷和表面粗糙度对离子测量精度与器件信噪比的影响，又由于该埋设沟道201与源极102和漏极103导电类型相同，有电流通过埋设沟道201时，相对于在栅绝缘层104′与半导体衬底101的接触界面，载流子迁移率升高，所以电流密度升高，进而提高了整个器件测量的准确性。

本发明的第二实施方式涉及一种离子敏感场效应晶体管。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，埋设沟道201是通过原位掺杂形成的位于半导体衬底101表面以下掺杂浓度峰值处所在区域，埋设沟道201与半导体衬底101是一体的低掺杂硅，在埋设沟道201与半导体衬底101表面之间的那段空隙中也会有与埋设沟道掺杂类型相同的掺杂离子存在，只是掺杂的浓度较埋设沟道201区域低。而在本发明第二实施方式中，埋设沟道201是位于半导体衬底101上通过外延掺杂生长形成一层低掺杂的锗化硅SiGe，这层SiGe埋设沟道201上还有一层外延生长的衬底延伸层301，这层衬底延伸层301将SiGe埋设沟道201掩盖，形成最终的埋设沟道201，衬底延伸层301中是没有与埋设沟道掺杂类型相同的掺杂离子存在的。如图3所示。另外，在本发明第一实施方式中，半导体衬底101是P型，源极102、漏极103、栅极105和埋设沟道201是N型，或者，半导体衬底101是N型，源极102、漏极103、栅极105和埋设沟道201是P型；且源极102、漏极103和栅极105是一步掺杂形成。而在本发明第二实施方式中，半导体衬底只能是N型，源极102、漏极103和埋设沟道201只能是P型，栅极105只能是N型，且栅极105是通过外延掺杂形成，而源极102和漏极103是通过原位掺杂形成。

本实施方式中，因为Si和SiGe的能带的导带位置比较接近，并且SiGe材料的禁带宽度较硅材料小，在其价带区域可以汇聚空穴。当源极102与漏极103之间有电流形成时，空穴更趋向于从禁带宽度较低的SiGe材料中通过，而不是从硅材料的衬底延伸层301中流过。相比较于第一实施方式，本实施方式中的衬底延伸层301中不存在与埋设沟道掺杂类型相同的掺杂离子，空穴趋向于全部从禁带宽度较小的SiGe埋设沟道201通过，并且空穴在SiGe中的迁移率大于在Si材料中的迁移率，这样的话，电流密度就会增加，整个器件测量电流的灵敏度和准确性都会提升。

本实施方式与第一实施方式大致相同，第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。

本发明第三实施方式涉及一种离子敏感场效应晶体管的制备工艺。下面结合流程图4和示意图5a～5i具体说明。如图4所示，具体流程包含以下步骤：

步骤401：提供一半导体衬底101。如图5a。

该半导体衬底可以是P型硅，也可以是N型硅。

步骤402：对上述半导体衬底101进行原位掺杂（本实施方式优选离子注入掺杂），在掺杂浓度峰值处形成埋设沟道201。如图5b。

上述掺杂浓度峰值处即埋设沟道201，位于半导体衬底101表面以下，并与半导体衬底101表面不接触。本实施方式中优选埋设沟道201的掺杂浓度小于或等于5×10¹⁵/cm³，并优选埋设沟道201的厚度小于10nm。

接着步骤403：在半导体衬底101上沉积一层绝缘层104，如图5c。

该栅绝缘层材料为二氧化硅SiO₂。

接着步骤404：在绝缘层104上沉积栅极层501，如图5d。

接着步骤405：在预设区域形成栅绝缘层104′和栅极105。

具体地说，用光刻胶掩盖住预设区域，然后对预设区域两侧的绝缘层104和栅极层501进行刻蚀，剩下的预设区域内的绝缘层形成栅绝缘层104′，剩下的预设区域内的栅极层形成栅极105。如图5e。

接着步骤406：形成源极102和漏极103。如图5f。

即对栅极105两侧的埋设沟道201和两侧的半导体衬底101进行原位掺杂形成P型的源极102和漏极103。

当半导体衬底101是P型硅衬底时，源极102、漏极103和栅极105为N型原位高掺杂硅，埋设沟道201为N型低掺杂硅；当半导体衬底101为N型硅衬底，源极102、漏极103和栅极105为P型原位高掺杂硅，埋设沟道201为P型低掺杂硅。

源极102和漏极103与埋设沟道201的掺杂类型相同，这样才能保证源极102和漏极103有电流形成时，电流优先通过埋设沟道201流过，也是由于埋设沟道201的掺杂类型与源极102和漏极103相同，载流子在埋设沟道201内流动时，载流子迁移率才会比较高，进而电流密度比较高，提高了整个器件测量的准确性。

值得一提的是，上述掺杂形成的源极102、漏极103和栅极105的掺杂浓度要比埋设沟道201的掺杂浓度高，因为如果埋设沟道201掺杂浓度过高，其与半导体衬底101形成的p-n结的最大耗尽区宽度就会很小，如果此宽度小于埋设沟道201的厚度，那么埋设沟道201就无法通过栅极105控制其耗尽关闭，器件就会失效。也就是说，埋设沟道201掺杂浓度太高时，栅极105不加电压的情况下，源极102与漏极103之间已经会形成一个有足够载流子浓度的沟道，源漏之间就导通了。并且埋设沟道201掺杂浓度越高，栅极105对其载流子浓度的控制能力越弱，就有可能出现埋设沟道201的电流不随栅极电压变化而变化的情况，这样就失去了探测离子浓度的能力。本实施方式中优选源极102、漏极103和栅极105的掺杂浓度为10¹⁶/cm³以上。

接着步骤407：在栅极105上生成金属复合层106。如图5g。

该金属复合层材料可以为任意金属。

接着步骤408：在金属复合层106上生成离子敏感膜107。如图5h。

该离子敏感膜就相当于槽体108的槽底，测量时，该离子敏感膜107吸引被测溶液109中的离子形成表面电势，一部分降落在敏感膜中，另一部分通过金属复合层106传导至栅极105，此时栅极105和源极102之间产生电压，栅绝缘层104′中垂直于半导体衬底101方向上产生电场，这个电场能排斥空穴（或电子）吸引电子（或空穴），因而栅极105附近的半导体衬底101中的电子（或空穴）被吸引至栅绝缘层104′下的半导体衬底101表面，当溶液中离子活度增加，表面电位就增加，进而导致栅极105和源极102的电压增加，吸引的电子（或空穴）也会增加，当栅极105和源极102的电压达到阈值电压时，吸引的电子（或空穴）就会形成N型导电沟道（或P型导电沟道），此时在源极102和漏极103之间加上电压就会形成源极102到漏极103的电流。

上述离子敏感膜107可以是单层绝缘介质层，材料为以下任意一种：二氧化硅SiO₂、氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。这些离子敏感膜材料对氢离子比较敏感且吸附作用比较强，吸附浓度较高，灵敏度好，这样就使测量结果更加及时有效。

上述离子敏感膜107也可以是具有至少两层的绝缘介质层，与半导体衬底101接触的层采用的材料为二氧化硅SiO₂，最表面的层采用的材料为以下任意一种：氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。因为SiO₂与半导体衬底的结合性较好，而表面采用对氢离子比较敏感且吸附作用比较强的材料，因此，可以采用叠层结构，使离子敏感膜既能与半导体衬底的结合性较好，又能对氢离子具有较强的吸附作用。

接着步骤409：分别在源极102、漏极103和半导体衬底101背面的设定区域内形成金属硅化物接触区110。如图5i。

金属硅化物接触区110作为源引出端，漏引出端和衬底引出端便于将晶体管接入外接电路。

至此，整个工艺过程结束。

与现有技术相比，本发明中的晶体管在源极102和漏极103之间的半导体衬底101内部用原位掺杂的方式形成与源极102和漏极103掺杂类型相同的埋设沟道201，这个埋设沟道201位于原位掺杂浓度峰值处，掺杂浓度峰值处位于半导体衬底101表面以下，并与表面不接触，当源极102和漏极103之间产生电流时，由于该埋设沟道201的掺杂类型与源极102和漏极103相同，电流势必优先从这个埋设沟道201流过，而不是从栅绝缘层104′与半导体衬底101表面的接触界面流过，由于这个埋设沟道201位于半导体衬底101内部，与半导体衬底101为一体，这样就避免了由于接触界面的表面缺陷和表面粗糙度对离子测量精度与器件信噪比的影响，又由于该埋设沟道201与源极102和漏极103导电类型相同，有电流通过埋设沟道201时，相对于在栅绝缘层104′与半导体衬底101的接触界面，载流子迁移率升高，所以电流密度升高，进而提高了整个器件测量的准确性。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内。

不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本发明第四实施方式涉及一种离子敏感场效应晶体管的制备工艺。第四实施方式与第三实施方式大致相同，主要区别之处在于：在第三实施方式中，埋设沟道201是通过原位掺杂形成的低掺杂硅。而在本发明第四实施方式中，埋设沟道201是通过外延掺杂生长形成的低掺杂锗化硅SiGe。另外，在本发明第三实施方式中，半导体衬底101是P型，源极102、漏极103、栅极105和埋设沟道201是N型，或者，半导体衬底101是N型，源极102、漏极103、栅极105和埋设沟道201是P型；且源极102、漏极103和栅极105是通过原位掺杂形成。而在本发明第四实施方式中，半导体衬底101只能是N型，源极102、漏极103和埋设沟道201只能是P型，栅极105只能是N型；且源极102和漏极103是通过原位掺杂形成，而栅极105是通过沉积形成。下面将结合工艺流程图6和示意图7a～7i具体说明。

如图6所示，首先是步骤601：提供一半导体衬底101。如图7a。

该半导体衬底为N型硅衬底。

然后是步骤602：在半导体衬底101上外延掺杂生长一层P型SiGe作为埋设沟道201。如图7b。

接着步骤603：在埋设沟道201上外延生长一层N型衬底延伸层301，将上述埋设沟道201掩盖住。如图7c。

此处外延生长的衬底延伸层301与半导体衬底101材质相同。

接着步骤604：在衬底延伸层301上生成一层绝缘层104。如图7d。

接着步骤605：在绝缘层104上沉积N型多晶硅栅极层501。如图7e。

该栅极层501的掺杂浓度大于10¹⁶/cm³。

接着步骤606：在预设区域形成栅绝缘层104′和栅极105。如图7f。

具体地说，用光刻胶掩盖住预设区域，然后对预设区域两侧的绝缘层104和栅极层501进行刻蚀，剩下的预设区域内的绝缘层形成栅绝缘层104′，剩下的预设区域内的N型栅极层形成N型栅极105。如图7f。

接着步骤607：形成源极102和漏极103。如图7g。

具体地说，对栅极105两侧的衬底延伸层301、两侧的埋设沟道201和两侧的半导体衬底101进行原位掺杂形成P型的源极102和漏极103。

接着步骤608：在栅极105上生成金属复合层106。如图7h。

接着步骤609：在金属复合层106上生成离子敏感膜107。如图7i。

接着步骤610：分别在源极102、漏极103和半导体衬底101背面的设定区域内形成金属硅化物接触区110。如图7j。

至此，整个工艺过程结束。

与第三实施方式相比，本实施方式中用外延掺杂形成SiGe层作为埋设沟道201，因为Si和SiGe的能带的导带位置比较接近，并且SiGe材料的禁带宽度较硅材料小，在其价带区域可以汇聚空穴。当源极102与漏极103之间有电流形成时，空穴更趋向于从禁带宽度较低的SiGe材料中通过，而不是从埋设沟道201之上的衬底延伸层301或衬底延伸层301表面与栅绝缘层104′的接触面流过。相比较于第三实施方式，本实施方式中，外延生长形成的衬底延伸层301中不存在与埋设沟道掺杂类型相同的掺杂，电流趋向于全部从禁带宽度较小的SiGe埋设沟道201通过，并且空穴在SiGe中的迁移率大于在Si材料中的迁移率，这样的话，电流密度就会增加，整个器件测量电流的灵敏度和准确性都会提升。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内。

不难发现，本实施方式为与第二实施方式相对应的方法实施例，本实施方式可与第二实施方式互相配合实施。第二施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (26)

1.一种离子敏感场效应晶体管，其特征在于，包含半导体衬底，栅绝缘层，通过掺杂形成的源极和漏极以及与所述源极和所述漏极掺杂类型相同的埋设沟道；

所述埋设沟道位于所述半导体衬底内靠近上表面处，且所述埋设沟道与所述半导体衬底上表面不接触；

所述源极和所述漏极分别位于所述埋设沟道两侧；

所述栅绝缘层位于所述埋设沟道之上的所述半导体衬底上。

2.根据权利要求1所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道的掺杂方式为原位掺杂或外延掺杂。

3.根据权利要求2所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道为原位掺杂时，

若所述半导体衬底为P型硅衬底，则所述源极和所述漏极为N型原位高掺杂硅，所述埋设沟道为N型低掺杂硅；

若所述半导体衬底为N型硅衬底，则所述源极和所述漏极为P型原位高掺杂硅，所述埋设沟道为P型低掺杂硅。

4.根据权利要求2所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道为原位掺杂时，所述埋设沟道为掺杂浓度峰值处所在的半导体衬底区域。

5.根据权利要求2所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道为外延掺杂时，所述半导体衬底为N型硅衬底，所述源极和所述漏极为P型原位高掺杂硅，所述埋设沟道为外延生长的P型低掺杂锗化硅SiGe层。

6.根据权利要求1所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道的厚度小于10nm。

7.根据权利要求1所述的离子敏感场效应晶体管，其特征在于，所述埋设沟道的掺杂浓度小于或等于5×10¹⁵/cm³。

8.根据权利要求5所述的离子敏感场效应晶体管，其特征在于，还包含栅极，所述栅极位于所述栅绝缘层上表面，且所述栅极为N型外延高掺杂硅，掺杂浓度大于10¹⁶/cm³。

9.根据权利要求1所述的离子敏感场效应晶体管，其特征在于，所述栅绝缘层的材料为二氧化硅SiO₂。

10.根据权利要求1所述的离子敏感场效应晶体管，其特征在于，还包含栅极，金属复合层，离子敏感膜和三个金属硅化物接触区；

所述栅极位于所述栅绝缘层上表面；

所述金属复合层位于所述栅极上表面；

所述离子敏感膜位于所述金属复合层上表面；

所述三个金属硅化物接触区分别位于所述源极、所述漏极和所述半导体衬底背面的设定区域内。

11.根据权利要求10所述的离子敏感场效应晶体管，其特征在于，所述离子敏感膜为单层绝缘介质层，所述离子敏感膜的材料为以下任意一种：

二氧化硅SiO₂、氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。

12.根据权利要求10所述的离子敏感场效应晶体管，其特征在于，所述离子敏感膜为具有至少两层的绝缘介质层，与所述金属复合层接触的层采用的材料为二氧化硅SiO₂，最表面的层采用的材料为以下任意一种：

氮化硅Si₃N₄、氧化铝Al₂O₃或五氧化二钽Ta₂O₅。

13.一种离子敏感场效应晶体管的制备工艺，其特征在于，包含以下步骤：

提供一半导体衬底；

对所述半导体衬底进行掺杂，形成埋设沟道，所述埋设沟道与所述半导体衬底上表面靠近且不接触；

在所述半导体衬底上表面生成绝缘层；

刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层；

对所述栅绝缘层两侧的所述半导体衬底进行掺杂，形成源极和漏极，且所述源极和所述漏极与所述埋设沟道的掺杂类型相同。

14.根据权利要求13所述的离子敏感场效应晶体管的制备工艺，其特征在于，

若所述半导体衬底为P型硅衬底，则所述源极和所述漏极为N型原位高掺杂硅，所述埋设沟道为N型原位低掺杂硅；

若所述半导体衬底为N型硅衬底，则所述源极和所述漏极为P型原位高掺杂硅，所述埋设沟道为P型原位低掺杂硅。

15.根据权利要求13所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述埋设沟道位于所述预设区域内掺杂浓度峰值处。

16.根据权利要求13所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述在半导体衬底上表面生成绝缘层的步骤之后，所述在刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层的步骤之前，还包含以下步骤：

在所述绝缘层上生成栅极层；

所述在刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层的步骤中包含以下子步骤：

刻蚀掉所述绝缘层和栅极层中预设区域两侧的绝缘层和栅极层，形成栅绝缘层和栅极；

所述栅极为与所述源极、所述漏极和所述埋设沟道掺杂类型相同的原位高掺杂多晶硅。

17.根据权利要求16所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述在形成所述源极和漏极的步骤之后，还包含以下步骤：

在所述栅极上表面生成金属复合层；

在所述金属复合层上生成离子敏感膜；

分别在所述源极、所述漏极和所述半导体衬底背面的设定区域内生成金属硅化物接触区。

18.一种离子敏感场效应晶体管的制备工艺，其特征在于，包含以下步骤：

提供一半导体衬底；

在所述半导体衬底上掺杂生长埋设沟道；

在所述埋设沟道上生长衬底延伸层；

在所述衬底延伸层上生长绝缘层；

刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层；

对所述栅绝缘层两侧的所述衬底延伸层、所述埋设沟道和所述半导体衬底进行掺杂形成源极和漏极，所述源极和所述漏极与所述埋设沟道的掺杂类型相同。

19.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述埋设沟道为外延掺杂生长形成的P型低掺杂锗化硅SiGe层。

20.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述半导体衬底为N型硅衬底，所述源极和所述漏极为P型原位高掺杂硅。

21.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述埋设沟道的厚度小于10nm。

22.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述埋设沟道的掺杂浓度小于或等于5×10¹⁵/cm³。

23.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述衬底延伸层为外延生长形成的N型硅层。

24.根据权利要求18所述的离子敏感场效应晶体管的制备工艺，其特征在于，在所述衬底延伸层上生长绝缘层的步骤之后，在所述刻蚀掉绝缘层中预设区域两侧的绝缘层，形成栅绝缘层的步骤之前，还包含以下步骤：

在所述绝缘层上掺杂生长栅极层；

所述在刻蚀掉所述绝缘层中预设区域两侧的绝缘层，形成栅绝缘层的步骤中包含以下子步骤：

刻蚀掉所述绝缘层和栅极层中预设区域两侧的绝缘层和栅极层，形成栅绝缘层和栅极。

25.根据权利要求24所述的离子敏感场效应晶体管的制备工艺，其特征在于，所述栅极层为N型高掺杂多晶硅，且掺杂浓度大于10¹⁶/cm³。

26.根据权利要求24所述的离子敏感场效应晶体管的制备工艺，其特征在于，还包含以下步骤：

在所述栅极上生成金属复合层；

在所述金属复合层上生成离子敏感膜；

分别在所述源极、所述漏极和所述半导体衬底背面的设定区域内生成金属硅化物接触区。