CN103915989B - 供电单元的控制电路、电池充电器及控制对供电电源的输入端进行取样的方法 - Google Patents

供电单元的控制电路、电池充电器及控制对供电电源的输入端进行取样的方法 Download PDF

Info

Publication number
CN103915989B
CN103915989B CN201310705422.4A CN201310705422A CN103915989B CN 103915989 B CN103915989 B CN 103915989B CN 201310705422 A CN201310705422 A CN 201310705422A CN 103915989 B CN103915989 B CN 103915989B
Authority
CN
China
Prior art keywords
sampling
input
sampling value
control circuit
delay interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310705422.4A
Other languages
English (en)
Other versions
CN103915989A (zh
Inventor
彼得·T·J·德根
威廉默斯·H·M·郎厄斯莱格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103915989A publication Critical patent/CN103915989A/zh
Application granted granted Critical
Publication of CN103915989B publication Critical patent/CN103915989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

本发明提供一种用于供电单元(200)的控制电路(250)。该供电单元包括输入端(207、209)，用于接入干线电源(208)。控制电路用于：对输入端(207、209)进行取样，以获得第一取样值；在获得第一取样值后对输入端(207、209)进行取样，以获得第二取样值；将第一取样值与第二取样值进行比较，以生成比较结果；根据比较第一取样值与第二取样值的比较结果设置延迟间隔；以及在延迟间隔过后对输入端(207、209)进行取样，以获得第三取样值。

Description

供电单元的控制电路、电池充电器及控制对供电电源的输入 端进行取样的方法
技术领域
本发明涉及控制电路。特别地，尽管是非排他地，本发明涉及开关模式电源的控制电路。
背景技术
为了抑制电磁干扰，在大多数场合下，设备的输电干线电源接入端，如交换模式开关电源(SMPS)，需要使用输入滤波器。除电感之外，EMI滤波器一般还包括一个或多个连接于干线电源输入终端之间的电容器。这些电容器被称为X电容器。EMI滤波器一般还包括一个或多个连接于干线电源输入终端和保护接地之间的电容器。这种电容器被称为Y电容器。一般而言，保护接地是以辅助接地的形式供Y电容器连接，从而桥式整流器是单独地通过基本接地与地相连。基本接地和辅助接地之间存在电源隔离，但可以通过一个或多个Y电容器互相连接。
有必要地，甚至在部分规范中是强制地，在系统与电源之间断开连接之后，将电源终端之间的电压在特定时间内降低到到一个安全值。否则，当用户无意地碰到插头的插爪时，存在电气伤害的风险。
发明内容
根据本发明的一个方面，提供一种用于供电单元的控制电路，该供电单元包括用于接入干线电源的输入端，该控制电路用于：
对输入端进行取样，以获得第一取样值；
在获得第一取样值后对输入端进行取样，以获得第二取样值；
将第一取样值与第二取样值进行比较，以生成比较结果；
根据比较第一取样值与第二取样值的比较结果设置延迟间隔；以及
在延迟间隔过后对输入端进行取样，以获得第三取样值。
该控制电路通过在下次取样之前设置一个合适的延迟间隔，可以降低供电单元的功耗。通过这种方式，在固定时间内的取样数目可以减少，从而减少在该固定时间内为取得输入端的取样而耗费的电力。这样的原因是因为对于干线电源的不必要的取样过程可以减少或省略。
前述取样值可以是数字的取样值。该控制电路可用于将取样值进行数字化，以生成数字取样值。前述比较可以是数字取样值之间的比较。
该控制电路还用于：
如果比较结果表明第二取样值小于或等于第一取样值，则设置延迟间隔为第一延迟间隔；
如果比较结果表明第二取样值大于第一取样值，则设置延迟间隔为第二延迟间隔。
第二延迟间隔长于第一延迟间隔。
第二延迟间隔的时长大于10、32、64毫秒或0.5秒，或大于或等于干线电源的交流波形的四分之一或一半的时长。第二延迟间隔可取决于供电单元的其他设置或工作模式。
所述供电单元还包括用于根据控制信号而选择性地将输入端通过电阻接地的放电开关；
控制电路进一步用于根据表明第二取样值小于或等于第一取样值的比较结果而：
确定小于或等于当前取样值的连续取样的个数；以及：
将小于或等于前一取样值的后一取样值的个数加一；并且
如果所述个数大于阈值，则设置控制信号以闭合放电开关；
如果所述个数不大于阈值，则设置控制信号以打开放电开关。
所述确定的连续取样的个数的持续时间可大于四分之一、一半、一个或1.5个干线电源的交流周期。通常地，该持续时间等于或稍大于一个交流周期。
该输入端可为第一输入端。该供电单元可包括第二输入端。第一输入端、第二输入端用于接入所述干线电源。该供电单元可包括连接在第一输入端与第二输入端之间的电容。该供电单元可包括放电开关，用于根据接收的控制信号而将电容放电及允许对第一输入端或第二输入端进行取样。控制电路还用于根据第一取样值与第二取样值的比较结果向放电开关提供控制信号，用以对第一输入端或第二输入端进行取样。
放电开关用于根据所接收的控制信号将第一输入端及第二输入端接地。
控制电路用于当多个取样值中的数个都小于阈值时向放电开关提供控制信号。进一步可选地，控制电路用于当多个取样值的数个都相等或下降时向放电开关提供控制信号。
控制电路取得多个取样值的时间大于四分之一、一半、一个或1.5个干线电源的交流周期。
第一取样值和第二取样值可以是连续的取样值。第二取样值可以是第一取样值的后续取样值。
每个取样值可以是干线电源的度量值的取样。度量值可以是第一输入端和／或第二输入端与地之间的电压或与之相关。
该比较用于确定在第一取样值和其后的第二取样值之间该度量值是否出现了增长。该控制电路可用于将延迟间隔设置为长延迟，该长延迟比该度量值没有出现增长时的延迟间隔长。该控制电路可在第一取样与第二取样之间等待一个缺省时间。该缺省时间可以是预先设定的。该控制电路可以将延迟间隔设为缺省时间，除非比较结果显示该延迟间隔应当设置得较长。长延迟可以比该缺省延迟长。
该延长的延迟可以大于10、32、64毫秒或0.5秒，或大于干线电源的交流波形的四分之一或一半的时长。当有干线电源接入时，通过取样该多个取样值，可以检测到一个上升沿。从而，当有干线电源接入时，可以使用较长的延迟。在延长的延迟过后，再进行后面的取样。缺省的延迟可以是1毫秒或2毫秒。该延长的延迟可以与缺省延迟之间存在固定的关系，从而在部分实施方式中可以简化电路设计。
根据本发明的另一个方面，提供一种包括该控制电路的供电单元。该供电单元可以是一种用于插入墙面插座的消费电源，例如电池充电器。
根据本发明的另一个方面，提供一种包括该控制电路或供电单元的电子设备。
根据本发明的另一个方面，提供一种对供电电源输入端进行取样的方法，其包括：
对输入端进行取样，以获得第一取样值与第二取样值；
将第一取样值与第二取样值进行比较，以生成比较结果；
根据比较第一取样值与第二取样值的比较结果设置延迟间隔；以及
在所述延迟间隔过后对所述输入端进行取样，以获得第三取样值。
该方法进一步包括：
根据表明第二取样值小于第一取样值的比较结果设置延迟间隔为第一延迟间隔；以及
根据表明第二取样值大于第一取样值的比较结果设置延迟间隔为第二延迟间隔。
该方法进一步包括在多个取样值小于阈值时将供电单元的输入端接地。该方法进一步包括在多个取样值相等或连续下降时将供电单元的输入端接地。
该方法进一步包括：
若延迟间隔设为第一延迟间隔，则在该方法的随后一次重复中将第二取样值作为第一取样值；或者
若延迟间隔设为第二延迟间隔，则在该方法的随后一次重复中，将第三取样值作为第一取样值。
可以理解的是，该控制电路的功能的至少一部分可以由计算机程序实现。
根据本发明还可以提供一种计算机程序，该计算机程序在计算机上运行时可使该计算机实施或驱使任何装置，如电路、控制器、转换器或其他在此描述的装置实施上述方法。该计算机程序可以是软件执行程序。该计算机可视为任何适用的硬件，包括数字信号处理器、微控制器，或者只读存储器、可擦写只读存储器或电可擦写只读存储器等例子中的执行程序。该软件可以是汇编语言。
该计算机程序可以提供在计算机可读介质上，该计算机可读介质可以是物理的计算机可读介质，如存储碟片或存储器设备；也可以在暂变信号中嵌入。上述暂变信号可以是网络下载的，包括由互联网下载的。
附图说明
以下将结合附图对于本发明的实施方式进行进一步描述。
图1所示的是一种供电单元，其包括连接于输入端之间的电阻；
图2所示的是一种控制电路，其可以通过模／数转换器和数字控制器来控制对滤波电容的放电；
图3a所示的是电源输入电压随时间的变化图；
图3b所示的是对电源输入电压进行取样的示意图；
图4a是一种包括说明图2中的ADC的示例的控制电路的示意图；
图4b表示的是ADC的输出值与输入电压情况之间的对应关系；
图4c表示的是具有限流能力的电流镜像的电路图；
图5所示的是为控制电路提供高压保护的电路图；
图6所示的是可在控制器中执行的方法流程图；
图7a所示的对一个正弦波输入进行1毫秒间隔取样及其电流的示意图；
图7b所示的是对一个提拉整流正弦波输入进行1毫秒间隔取样及其电流的示意图；
图8a所示的是利用延迟取样对一个正弦波输入进行1毫秒间隔取样及其电流的示意图；
图8b所示的是利用延迟取样对一个提拉整流正弦波输入进行1毫秒间隔取样及其电流的示意图。
具体实施方式
图1说明的是一种现有的用于连接到干线电源108的供电单元100。该供电单元100包括一滤波器101、一桥式整流器104与一交换模式开关电源(SMPS)转换器106。
该供电单元100包括第一输入端107与第二输入端109，用于接收该干线电源108。该滤波器101用于连接在该桥式整流器104的输入端与该干线电源108的第一输入端107、第二输入端109之间。该滤波器101可以补偿该SMPS转换器106产生的开关噪声，从而此类噪音不会被反馈到该干线电源108。
该桥式整流器104提供整流的干线电源信号给该SMPS转换器106。进一步地，在桥式整流器104的输出端并联有电容器114，用于平滑整流电压的波形。
该滤波器101包括干线端滤波电容110、转换端滤波电容112以及一对同轴的电感线圈102a、102b。
每个电感线圈102a、102b都包括干线端和转换端。电感线圈102a、102b的干线端分别用于连接干线电源108的第一输入端107和第二输入端109。电感线圈102a、102b的转换端分别用于连接桥式整流器104的输入端。
该干线端滤波电容110包括连接到该供电单元的的第一输入端及第一电感线圈102a的干线端的第一极板。该干线端滤波电容110包括连接到该供电单元的的第二输入端及第二电感线圈102b的干线端的第二极板。该转换端滤波电容112包括连接到第一电感线圈102a的第一极板。该转换端滤波电容112包括连接到第二电感线圈102b的第二极板。
当该干线电源108被提供给该供电单元100时，转换噪声可被该干线端滤波电容110以及该转换端滤波电容112消除或减少，其对于转换噪声起到高通滤波通道的作用。实际上，转换器所带来的噪声是通过滤波电容110、112短路掉的。这些电容器可以是X电容器。第一和第二电感线圈102a、102b的阻抗为开关噪声流向该干线电源108设置了一个高阻抗，从而大部分的噪声电流流经该滤波电容112。
然而，当干线电源108断开时，在滤波电容器110、112上会维持一个电势差(除非干线电源是在交流电源在0交流电位时断开的)。在本实施例中还提供一个电阻器115，其与干线端滤波电容110并联，从而该干线端滤波电容110可以通过该电阻器115放电。如此，在电容110、112上的电势差可以减小。存储电荷的减少可以提供一种很重要的保障，诸如当与该供电单元相连接的插头从干线线路断开时，在插头的终端之间不致于出现高电压。在彼种情形下，对供电电源的用户会存在一定的危险。
然而，在供电单元100连接到干线电源108并正常使用时，电阻115便成为一种负载。在此情形下，电阻115增加了供电单元的电力消耗，而却不会对供电单元的工作有益，特别是在一些要求供电单元的无负载功耗极低的情况下，用户并不需要电阻115。
图2所示的是另一种供电单元200的示意图。本实施方式中去除了如图1所示的供电单元中的电阻，从而该供电单元200在正常运行时的功耗可以降低。
该供电单元200包括第一输入端207和第二输入端209，用于连接到干线电源208。在第一输入端207和第二输入端209之间连接有滤波电容210。在其他实施方式中，该供电单元也可以包括如图1中所示的其他滤波元件，如电容器114、电感102和电容112。供电单元200还包括桥式滤波器204，其与第一输入端207和第二输入端209相连接，用于为交换模式开关电源转换器(未示出)提供输出连接。
本实施方式的供电单元200还包括取样和放电通路220、供给电路236及控制电路250。取样和放电通路220在供电单元200的第一输入端207、第二输入端209和地之间通过放电开关226提供一个可调通路。控制电路250用于控制该放电开关226。供给电路236用于为控制电路250提供工作电压。
第一输入端207、第二输入端209分别通过该取样和放电通路220与地相接。该取样和放电通路220用于采样该供电单元200的第一输入端207和第二输入端209上的电压，以得到取样值。所述取样值可在无负载或有负载的情况下取得。此外，该取样和放电通路220还至少可在无负载的情况下用于对滤波电容210部分放电。
取样和放电通路220包括第一二极管222、第二二极管224、放电开关226和电流表232。第一二极管222的阳极连接到第一输入端207。第二二极管224的阳极连接到第二输入端209。第一二极管222的阴极与第二二极管224的阴极相连。经此，干线电源208的电压经过整流后被提供给共阴极的第一二极管222与第二二极管224。
第一二极管222和第二二极管224的共阴极连接到放电开关226的第一端(可称为电源端)。放电开关226的第二端(可称为接地端)通过电流表232接地。放电开关226根据所接收到的控制电路250的控制信号进行工作(相应地将第一端和第二端接通或断开)。后面将说明，在没有电源的情况下闭合开关，会将滤波电容210放电。在干线电源接入的情况下间断地闭合开关，可以对输入到供电单元200的输入电压进行取样，从而确定该干线电源是否已经连接。
当放电开关226闭合时，取样与放电通路220连接完成，电流从而可以通过第一输入端207、第二输入端209经由电流表232流向接地。电流表232测量电路中的电流。电流与第一输入端207、第二输入端209与地之间的电势差成比例。
控制电路250包括模数转换器(ADC)252和控制器254。控制电路250用于多次对度量值进行取样，例如第一输入端207、第二输入端209的输入电压或其他代表该输入电压的参数。在本实施方式中，所取样的第一输入端207、第二输入端209的度量值是流经电流表232的电流，其因应于电阻228而与干线电源的输入电压相关。控制电路250的控制器254用于提供控制信号以操控放电开关226。该控制信号是根据对度量值的采样而设置的。当该放电开关226为晶体管时，该控制信号被送到该晶体管的栅极或基极。
尽管在本实施方式中，电路表232表示为与控制电路250相分离，但在其他实施方式中，该电流表232也可视作控制电路250的一部分。
在图2中还示出了一些对于取样和放电通路220而言非必要的元件。这些元件包括结型场效应管(JFET)230和第三二极管234。在其他实施方式中，如果以其他方式取样第一输入端207、第二输入端209的度量值的话，电流表232也可视为非必要的元件。
第一二极管222、第二二极管224的共阴极与放电开关226的电源端之间串联有电阻228。电阻228用于将输出电压转换为适于测量的电流。电阻228还用于限制取样与放电通路220的电流，从而该取样与放电通路220后续所连接的元件，如集成电路(IC)和晶体管可以得到保护。掉电电压和低位干线电压的值是可以设定／调节的。
JFET230的导通通路(在其漏极和源极之间)连接在电阻228和放电开关226的电源端之间。JFET230的栅极接地。该JFET用于将高压器件(JFET230以上的部分)和低压元件(JFET230以下的部分)隔离开来，其也可以与其他图2中的元件一起作为集成电路的一部分。该JFET的源极的电压可以高于500V，而其源极的电压则较低(如25V)。因此，在JFET以下的各电路都可以有较低的额定电压。
第三二极管234与JFET230和放电开关226的电源端串联。第三二极管234的阳极连接于JFET230的导通通路。
供给电路236连接于第三二极管234的阳极和地之间。该供给电路236(也称为高压充电与供电电路)自供电单元200的第一、第二输入端207、209接收电源输入，从而为控制电路250提供电源。提供的电源是由供给电路236的VCC节点237指示的，其表示向控制电路250所提供的供给电压。通常地，供给电路236只在供电单元的启动阶段使用。持续地通过干线电源来为控制电路250这样功能的IC供电是非常不经济的。然而，在启动阶段，干线电压是唯一可获得的电源电压。一旦系统启动完成，IC可以通过SMPS自身来进行供电。此外也可以在供给电路236和VCC节点237之间接一个开关。
通常地，在图2中所示的取样和放电通路220或供给电路236所包括的元件均可视为包括在控制电路250内。
控制电路250用于提供控制信号，用以根据所述度量值取样中的一个或多个值而闭合放电开关226。意即，ADC252和控制器254可以集合地确定第一、第二输入端207、209之间的电势差是否显示该供电单元已断离干线电源。为确定是否断离，ADC252和控制器254测量第一、第二输入端207、209与地之间的电流值。当确定已经断离时，控制器254可发出控制信号，以闭合放电开关226从而安全地将滤波电容器210上所贮存的电势及其他可能存在的滤波元件上贮存的电荷进行放电。从而，滤波电容210的放电过程可以由ADC252和数字控制器254主动控制。
该控制电路250用于取样该第一或者第二输入端207、209(取决于第一和第二二极管222、224中哪个导通)，从而取得第一取样。该控制器254发送一个控制信号，将该放电开关226闭合一段预定时间，从而完成取样；该预定时间可以是一个较短的时间，例如20μs。当该开关闭合时，通过该取样和放电通路220和电阻器228的电流被电流表232检测到。ADC252将电流表232的信号进行数字化，以生成代表放电开关226闭合期间第一、第二输入端207、209与地之间的电压的数字取样。ADC252的量化阈电平与该供电单元的掉电电压和低位干线电压有关。从而，可以使用一个结构简单的ADC252，以降低电路的复杂程度及成本。此外，ADC252的输出也可以提供给其他元件，以指示该供电单元是否超过了掉电电压或低位干线电压。
该控制电路250重复该取样步骤，以获得随后的第二取样。该第二取样可在第一取样之后相隔某个延迟间隔而进行。该延迟间隔可以是缺省的或者预先设定的。
该控制电路250将该第一取样与第二取样进行比较，以得到该比较的结果。该比较结果可以表示该供电单元200的第一或第二输入端207、209的电压在该第一取样及其后的第二取样之间是否增长。
该控制电路250随后根据该第一和第二取样比较的结果设置该延迟间隔。在第一、第二取样的电压出现增长的情况下，该控制电路250可以设置一个比第一、第二取样的电压不增长的情况下更长的延迟间隔。这样的设置是基于以下的假设的：当电压增长时，表示供电单元200仍然连接在干线电源208上。
在第二取样之后的延迟间隔结束后，该控制电路250获得第三取样。进行第三取样及其后的各取样过程与前述的第一取样、第二取样的过程类似。
以上实施方式的好处在于，该控制电路250用于根据一系列度量值取样中的两个取样的差值确定某一标识，并在该差值确定出某一种特定标识时推迟这种重复取样。在本实施方式中，控制器用于比较连续的数字化取样，并在电流表232的电流中找到其增长。由于电阻228的存在，可以理解该电流与供电单元的输入端和地之间的电压是成比例的。若在两个连续的取样之间的电压出现增长，则说明连接了干线电源，从而后续的取样不需要如此频繁。即，可以将取样过程向后推迟相对较长的时间。取样的推后使得控制电路250避免或者减少了对于干线电源的无谓的取样过程，从而降低了供电单元200的功耗。在不影响供电单元安全性的基础上推后取样的过程在以下将参考图3进行描述。以下根据图3至图5还将包括控制器可以利用由一系列度量值中的一个或多个所得出的信息而提供该供电电压处于“低压”或“掉电”的标识的详细说明。
图3所示的是图2中第一、第二二极管的共阴极端的电压300a的波形。该电压代表了整流供电单元的输入随时间的变化，该信号在取样与放电开关闭合时可以被图2中所示的电流表接收。电压300a可以是供电单元的度量值的一种例子。此类度量值的其他例子包括与该电压有关系的任意量。该电压300a涉及整流供电周期的第一、第二以及第三部分302、304、306。第一和第二部分302、304涉及该供电周期的完整半周期。
由图3a可见，在第一、第二半周期部分302、304和第三部分306的上升电压部分306a中，干线电源是接入供电单元的。第一半周期部分302和第二半周期部分304是常见的整流信号(本实施方式中未示出由于二极管的存在而产生的偏差，该等编差在高压供电单元中可以忽略)。第一半周期部分302和第二半周期部分304分别包括一个上升电压部分302a、304a。在上升电压部分302a、304a中，其电压的一阶差分是正的，从而，分别在上升电压部分302a、304a中连续取样的电压变化表示电压出现增长。
第三部分306同样包括第三上升电压部分306a。然而，在第三部分306中，在图3a所示的标识308处干线电源被断离。在干线电源断离后，由于滤波电容中贮存有电荷，在供电单元的输入端之间会存在一个电压。通常地，该电容上的电压会保持相对稳定(假设漏电流很小)，直到其电荷被释放。随着SMPS元件的放电，该电压也会缓慢地出现下降。然而，在无负载的情况下，这种放电是微弱的。在极小输出电压的情况下，SMPS是关断的，从而滤波电容的放电也会停止。因此，系统不可能依靠SMPS元件及寄生漏电来为滤波电容放电。图3中示出了电容上电压保持基本稳定的时间段306b(包括时轴上一段不连续的时间310)。
图3b所示的是控制电路进行取样的示例图。该取样示意图是基于干线电源的整流输入电压300b的。图3b中示出了第一取样组312和第二取样组320。
用于根据一系列度量值取样中的两个取样的差值确定某一标识的控制电路在所述度量值中寻找其增长。如果在某一取样及其后的取样之间发现有增长，则明确地表明干线电源是接入的。以下结合第一取样组312说明该操作过程的示例。
控制电路对输入信号进行取样以得到第一取样314。在取得第一取样314之后，该控制电路对输入信号进行取样以得到第二取样316。该控制电路随后比较该第一和第二取样314、316，以得到一个结果以及该结果设置一个延迟间隔。在此情形下，第二取样的电压316被第一取样314的电压低；这可能是因为干线电源被断离了，也可能是因为取样是在交流电周期的下降期取得的(图中所示的即是这种情况)。因此，控制电路据此不能毫无疑义地根据该第一和第二取样314、316确定干线电源电压是否存在。控制电路因此将延迟间隔设置得较短，从而持续地以先前的采样率进行取样。
延迟间隔过去后，获得第三取样318。在本实施例中，第一取样314和第二取样316间的延迟间隔与第二取样316和第三取样318之间的延迟间隔是相同的。第三取样318的电压比第二取样316低。然而，由于才有干线电源的交流周期的不到1／4被取样，该控制电路仍然不能无疑义地确定所述取样值的下降是因为干线电源被断离了，也是因为取样是在交流电周期的下降期取得的。从而，还需要更多的取样。当取得更多的取样时，该控制电路可以将第二取样316作为第一取样，并重复以上所述过程。
在图3b中，取得了后续的第五取样322，其是第二取样组320的第一取样。由第五取样322与第六取样324比较的可以看到电压出现上升。在此情况下，控制电路可以将重复取样推迟一段比正常等待稍长的时间，以进行下一次取样。这是基于已知该供电单元是连接到干线电源的判断上作出的。意即，第六取样324和第七取样326之间的延迟间隔可以设置得比较早前的取样之间的延迟间隔更长。这样设置的原因是：在特定的运行机制下，因为供电单元上的高电势将可能持续1至2秒的时间，这会是安全的。
相反地，如果取样值持续下降，或取样值在容许的取样周期或阈值个取样周期的时间内保持不变；则可以确定干线电源没有接入、供电单元的输入端的滤波电容应当被放电。该预定的时间可以比干线交流电源的电压周期的1/4稍长。这样，可以保证所计入的取样不是全部来自于整流正弦波的单边下降部分。通常而言，该预定的时间要长得多(例如32毫秒)。较长的预定时间可以允许系统对于干线跳线情况有一个适应期，在此情况下，干线电源在一定时间内不接入，例如一个交流周期。在某些规范中要求系统对于干线电源的20毫秒左右的跳线不应作出反应。因此，前述预定的时间实际上应当大于20毫秒加上交流周期的1／4。从而，包括了部分余量之后，合适的预定周期可以是32毫秒。
与该时间相比，控制器可以相对较快地(在一个交流周期内)确定电源供应是否被切断，从而可以快速地(90％的放电在0.1秒内完成)将电容器放电。该控制器通过将取样过程延缓到操作规范容许的边界值后再开始下一次取样过程，可以减少从干线电源处消耗的能量。
在进行后续取样时，该控制电路可以将第七取样326(而不是第六取样324)视为第一取样，并重复上述过程。由于第五取样322和第六取样324的比较已经得出了电压增长的结果，在后续的取样过程中，控制器将不会比较第六取样324和第七取样326，因为它们之间的比较不会得出任何有用的信息。该控制器可以将第七取样326与缺省时间间隔后采样的第八取样328进行比较，并得出第八取样328的电压值相比于第七取样326的电压值出现增长的结果。控制器可以据此将其后的延迟间隔设置得比缺省延迟间隔长。
以上所述的控制电路的好处在于，在干线电源接入的情况下，其不需要维持控制器频繁的取样过程才能得到供电单元的状态，在每次干线电源通过放电开关闭合而接地的时候都会导致部分的电量耗散。因此，通过避免那些确定为不必要的取样过程，可以节省该供电单元的能耗。通过本控制电路，可以使得供电单元更加节能。
图4a是一种包括ADC460和电流表晶体管432的供电单元的示意图。可以想见的是，图1所示的其他滤波单元也可以包括在本实施方式中。本实施方式中，除ADC460和电流表晶体管432之外与图2中供电单元相关的元件将不再赘述。图4a中的与图2中元件相似的元件用相应的标号表示。
电流表晶体管432的导通通路串联在放电开关426与地之间。在本实施方式中，电流表晶体管432为场效应管。场效应管432的导通通路是在其源-漏之间形成的。电流表晶体管432的源极接地。电流表晶体管432的漏极与栅极相连，并连接到放电开关426。
ADC460包括掉电镜像晶体管464、掉电电流源466、掉电比较器468、低压镜像晶体管470、低压电流源472及低压比较器474。
在本实施方式中，掉电镜像晶体管464和低压镜像晶体管470可以是FET。掉电镜像晶体管464和低压镜像晶体管470的栅极分别连接到电流表晶体管432的栅极。掉电镜像晶体管464和低压镜像晶体管470的源极分别接地。
掉电比较器468与低压比较器474的正输入端连接参考电压。掉电比较器468与低压比较器474的参考电压可以设为任意的参考电压。
如果干线电压较高，即会提供较高的电流。从而比较器的输入电压为低电平，比较器的输出电压应该为高电平。
掉电镜像晶体管464的漏极连接到掉电比较器468的反相输入端。掉电电流源466也连接到掉电比较器468的反相输入端。当取样的供电电压大于交流85V时，掉电比较器468生成高电平的输出(取样位S0=I，将在后面说明)。
低压镜像晶体管470的漏极连接到低压比较器474的反相输入端。低压电流源472也连接到低压比较器474的反相输入端。当取样的供电电压大于交流160V时，低压比较器474生成高电平的输出(取样位S1=1，将在后面说明)。
流经该电流表晶体管432的电流与第一或者第二输入端407、409(其中的较高者)的经电阻428的阻值分配后的电压相关(不考虑电路中的二极管等元件的压降)。流经该电流表晶体管432的电流被复制到晶体管464、470。如果电流表晶体管464的电流较小，则掉电电流源466的电流大于流入晶体管464的电流。由于两部分电流只有一个流向，因此上述情况不可能发生。从而，在这种情况下，掉电比较器468的输入端不会有电流流过。
掉电比较器468的反相输入端(在掉电镜像晶体管464和掉电电流源466之间)的电压从而为高电压。如果掉电电流源466是由5V的供电端供电的话，则掉电比较器468的反相输入端的中间电压也将会在5V左右，从而掉电电流源466送出一个比其缺省值小的电流。如果掉电电流源466的电流大于掉电镜像晶体管464的电流，则掉电比较器468的反相输入端为高电平，从而掉电比较器168输出低电平(S0=0)。当掉电电流源466的电流较小，则掉电比较器468的反相输入端的电平接近于0，掉电比较器468的输出从而为高电平(S0=1)。
低压比较器474的设置及工作原理与上述的掉电比较器468的类似。比较器468、474所连接的参考电压最好是在0-5V之间的某个电压(例如2.5V)。
基于以上所述，掉电比较器468和低压比较器474可以提供一个2位的数字输出(S1，S0)，该输出是和供电单元的输入端407、409与地之间的电势差所对应的电流相关联的。
图4b表示的是ADC460的输出值与输入电压情况之间的对应关系。如果干线电源的输入电压比交流85V的“掉电电压”476低，则2位的ADC输出是00(S1=0、S0=0)。如果干线电源的输入电压比交流85V的“掉电电压”476高但比交流160V的“干线低电压”478低，则2位的ADC输出是01(S1=0、S0=1)。如果干线电源的输入电压比“干线低电压”478高，则2位的ADC输出是11(S1=1、S0=1)。在本实施方式中输出10(S1=1、S0=0)不使用。
图4c所示的是一个电流镜像480的电路图，该电流镜像480是一种限流电路，用来将通过放电开关的最大电流限制在特定范围之内。
通过将该电流镜像480与上述的图4a中的电流表晶体管432和ADC460配合使用，可以进一步降低控制电路的功耗。当检测到一个高于干线低压的交流160V供电电压时，没有必要让对应的大电流通过图4a所示的电阻428。所述电流的限制值可以设置为与取样干线低压时通过取样和放电通路的电流相适应。
从而，图4c所示的电路可以限制流经电阻428的电流的进一步增长。电路的电能消耗也可以进一步得到限制。在该电流限制值Ilim以下时，图4c所示的电路作为正常的电流镜像工作，其输出电流Iout与输出电流Iin相等。在该电流限制值以上(含)时，该电路限制Iout=Iin=Ilim。
该电流镜像480包括第一镜像阶段482与第二镜像阶段484。第一镜像阶段482包括限制镜像晶体管486、限制晶体管488与限制电流源490。在本实例方式中，该限制镜像晶体管486与该限制晶体管488为场效应晶体管。
限制镜像晶体管486的导通通路可连接在放电开关426与地(间接地)之间。限制镜像晶体管486的栅连接到限制晶体管488。
该限制电流源490连接到该限制晶体管488的漏极。限制晶体管488的漏极也连接到限制晶体管488的栅。限制晶体管488的源极接地(间接地)。
可以理解的是，流经限制镜像晶体管486的输入电流Iin被流经限制晶体管488的电流所限制，同样被限制的还有输入到限制镜像486的漏极的电流。
限制镜像电流通过第二镜像阶段484后作为输出电流输出。第二镜像阶段484包括输入晶体管492、第一镜像晶体管494与第二镜像496。在本实例方式中，输入晶体管492、第一镜像晶体管494与第二镜像晶体管496是双极型结型晶体管。输入晶体管492的集电极连接到限制镜像晶体管486的源极，输入晶体管492的发射体接地。从而，流经输入晶体管492的导通通道(集电极-发射体通道)的电流取决于该输入晶体管492的集电极所收到的输入电流，但被限制在一个由限制电流源490所决定的最大值以内。
第一和第二镜像晶体管494、496的基极分别连接到输入晶体管492的基极。第一和第二镜像晶体管494、496的发射极分别接地。第一镜像晶体管494的集电极连接到限制晶体管488的源极。
如果限制镜像晶体管486的输入电流Iin小于电流源电流Ilim，则该输入电流Iin被从输入晶体管492复制到第一镜像晶体管494，从而第一镜像晶体管494输出一个等于输入电流Iin的电流。然而，限制晶体管488同时输出一个更大的电流到第一镜像晶体管494。因此，输入晶体管494与限制晶体管488之间的电压上升，限制晶体管488和限制镜像晶体管486的栅极电压也出现上升。从而，限制镜像晶体管486完全导通。
如果输出电流Iin大于电流源电流Ilim，则输入晶体管494与限制晶体管488之间的电压下降。从而，限制镜像晶体管486部分关断。限制晶体管486的栅极电压被逐渐调节，直到输入电流Iin等于电流源电流Ilim。
第二镜像晶体管496的集电极的电流是输入电流经限制电流源490限制后的镜像。输出电流可能被输出到图4a的ADC460的掉电比较器468。
该控制电路的元件可以集成在集成电路(IC)中。该集成电路可能更进一步地包括图4a中显示在电阻428以下的或图2中显示在相应的电阻228以下的所有元件。电阻428连接于该IC的高压(HV)终端或引脚上。
在电压冲击时，例如，发生电击时，该高压终端上的电压可能会非常高。IC内部可以包括一个箝位，以限制高压终端上的电压。然而，在高压终端上发生诸如电击之类的事件时，仅有内部箝位可能不够。
图5所示是一种为供电单元500提供高压保护的电路图。该供电单元包括IC551及控制电路(未示出)，其中IC551包括虚线中所示的元件。IC551包括高压输入终端531和VCC以及接地终端。图5中的与图2中元件相似的元件用相应的标号表示，在此不详细描述。
供电单元500进一步包括高压(HV)二极管597。HV二极管597的阳极连接到高压输入终端531，HV二极管597的阴极连接到一个可选的功率因数补偿电路(PFC)599的输出端。PFC599在本实施方式中可作为SMPS的一种例子。HV二极管597的阴极还连接到输出平滑SMPS电容514的一个极板上。
本实施方式中，可选地，在HV二极管597与地之间还连接有电容器598。可选电容器598将高频、高压信号接地。将可选电容598设在离IC551较近的位置可以允许系统使用导致箝位电压较高的长感应线。
图6所示的是控制电路执行的流程600的流程图，控制电路可以是图2或图4a中所示的控制电路。该流程600涉及以下功能：
取样供电电压，以确定供电电压是否下降到干线低压或掉电电压以下；以及
检测到整流的干线电压正弦波的上升沿时，延后所述取样。
该流程600包括数个步骤。该流程使用数个内部变量，包括：
“Mainslowlevel”，表示干线电压的低位值的电压值；
“Brownoutlevel”，表示干线电压掉电的电压值；
“Mainsdipcntr”，用于计算连续的非增长的干线电压取样个数的计数器；
“Brownoutcounter”，用于计算连续的小于Brownoutlevel电压值的取样个数的计数器；
“R0”和“R1”，用于存储如以上图4a和图4b所述的与ADC的S0和S1相对应的取样位的注册值；
“Xcapdischarge”，逻辑变量，当放电开关闭合以对滤波电容放电时，设为“on”。
该流程还可用于输出指示器，该指示器可以被其他元件，如图2中所示的SMPS和放电开关所使用。该指示器包括：
“Brownout”，用于在检测到电源掉电时提供给SMPS转换器；
控制信号，用于在“Xcapdischarge”为“on”时控制放电开关闭合。
流程开始时，步骤602中，初始化各变量的值，包括：
Mainslowlevel=交流160V；
Brownoutlevel=交流85V；
Mainsdipcntr=0；
Brownoutcounter=0；
Brownoutcounter=0；以及
R1=0。
流程开始后，进行主循环603。步骤604，对干线电源电压进行取样。取得取样的过程是通过将放电开关闭合20微秒，并在该取样时间内利用图4a所示的模／数转换器(ADC)读出来实现的。在其他实施方式中，取样时间也可以设为其他值。ADC利用以上图4b所述的方式将取样的干线电源电压匹配为数字值，从而形成数字取样位(S1，S0)。在图4a所示的实施方式中，S0与掉电比较器468的输出相关，S1与低压比较器474的输出相关。步骤604中，计数器“Mainsdipcntr”和“Brownoutcounter”的计数分别加1。
取样步骤604结束后，该流程进入一个可选的子流程606，该子流程606用于在有需要的情况下根据输出电压与“Mainslowlevel”和“Brownoutlevel”的比较结果提供前述指示器。该子流程606与检测到整流干线电源电压的正弦波的上升沿时延迟取样的过程无关。
子流程606包括从步骤608至步骤620的数个步骤。步骤608，检测S1是否为1，即“”。若输入的电源电压大于“Mainslowlevel”，则该等式成立。步骤610，若该等式成立，将“Mainslowlevel”设为交流150V。步骤612，若该等式不成立，将“Mainslowlevel”设为交流160V。步骤610和步骤612后，该子流程执行步骤614。
步骤614，检测S0是否为1，即“S0==1”。若输入的电源电压大于“Brownoutlevel”，则该等式成立。步骤616，若该等式成立，将“Brownoutlevel”设为交流75V。同时，在步骤616中，将计数器“Brownoutcntr”置为0，同时设输出指示器“Brownout”为0。步骤616之后，或前述等式不成立时，该子流程执行步骤618。
步骤618，判断计数器“Brownoutcntr”是否大于或等于32，即“Brownoutcntr≥32”。其中，32是众多可选的数字中的一个。该值32对应于连续取样的数量，而所述连续取样持续超过了一个预定的时间。该预定时间可以设为一个保证在干线电源接入的时候可以检测到其供电周期中的峰值(掉电电压是由干线电源的峰值定义的)部分的足够长的时间。在本实施方式中，该预定时间是32毫秒。从而，在本步骤的判断式成立之前，主循环603至少已经被重复执行过32次。前述的值(例如32)的最低限制值可以通过将交流电源的半周期(如50赫兹时为10毫秒)除以各次取样的时间间隔(在本实施方式中为1毫秒，下面步骤630中进一步描述)加上至少一个延迟周期而得到。由于峰值是每半周次出现一次，因此前述的半周期是必要的。在1／4个供电周期中，dV／dt为正。掉电电压是在峰值时测量的。上述值取例为32，基本可以保证在60赫兹的交流周期中有两个取样时间。
步骤620，如果步骤618的判断式成立，设输出指示器“Brownout”为1，并将“Brownoutlevel”设为交流85V。
子流程606中，将“Brownoutlevel”和“Mainslowlevel”的值进行变化，有利于在确定是否已经超过所述值的时候考虑其迟滞现象。
步骤620之后，或在步骤618的判断式不成立之后，子流程606回到主循环603的步骤622。
步骤622，判断当前取样值是否大于注册值，即，(S1，S0)>(R1，R0)。需要注意的是，本步骤的比较是将输入电压值(或其他度量值)的当前值与输入电压取样的先前的相应值进行的比较，而不是当前值与一个绝对的值、或固定的预设的值的比较。在本循环的第一次循环过程中，注册值(R1，R0)在步骤602中被设为0。
步骤624，若在步骤622中当前取样值(S1，S0)不大于注册值(R1，R0)，则判断“Mainsdipcntr”是否大于或等于一个阈值，即，“Mainsdipcntr≥阈值”。在实施方式中，该阈值为32。基于相同的原因，该阈值的取值可以与前述步骤618中的值相同。如果步骤624的判断式成立，则说明在大于1／4周期的时间内输入电压没有上升，从而可以确定在供电单元的输入端没有接入干线电源。步骤626，将“Xcapdischarge”设为“on”，从而闭合放电开关，以将供电单元的滤波电容上所贮存的电势进行放电。
所属技术领域的技术人员都可明了，将供电单元的输入端处所贮存的电压降到安全范围所需要的时间取决于放电通路中滤波电容的容值和电阻的阻值。通过选择合适的滤波电容的容值和放电通路电阻的阻值，该放电时间可被设为最大为十分之几秒。
步骤628，如果步骤624的判断式不成立，则放电开关被置为、或维持在打开的状态(“Xcapdischarge”设为“off”)。执行步骤628说明还需要更多的取样才能够判断在1／4个整流周期内(或在步骤624确定的取样个数内)输入电压没有出现上升。
步骤626和步骤628之后，该流程执行步骤630。步骤630，将注册值(R1，R0)设为当前取样值，即，R1=S1，R0=S0。步骤630中还需等待一个取样延迟间隔，例如1毫秒。该延迟间隔可以视为是缺省的或者是一个“短延迟”。该流程随后执行步骤604，在上述延迟间隔结束之后取得下一个取样，从而主循环603也完成一次循环。
此外，如果在步骤622中，当前取样值大于注册值的话，表明在上次取样之后输入电压出现了上升。输入电压出现增长说明供电单元的输入端上连接了干线电源(且在电压上升过程中取样到了其波形)。如果步骤622的判断式成立，则执行步骤632，将“Mainsdipcntr”设为0，放电开关将依据其先前所处的状态被打开或保持在打开状态，“Xcapdischarge”设为“off”。然后执行步骤634，延迟32或64毫秒，将注册值设为11(R0=I，R1=1)。这意味着，在步骤634中的延迟间隔为32或64毫秒，而不是步骤630中的1毫秒。步骤634中的延迟可以视为一个“长延迟”，比步骤630中的“短延迟”长。可以理解的是，在其他实施方式中，可以选择其他的延迟时间，但步骤634中的延迟时间应当比步骤630中的延迟时间长。
步骤634之后，该流程执行步骤604以取得下一个取样，如前所述。
图7所示的是现有的控制电路取样的供电单元的输入电压和输入电流的示意图。图8所示的是图4a所示的可以延迟取样的控制电路所取样的供电单元的输入电压和输入电流的示意图。图中的数据是从供电单元的输入电压中取得的，其为全正弦波的模量。所述输入电压是整流的正弦波信号。输入电压的均方根是交流230V。
在图7、图8所示的例子中，各数据在横轴时间轴的时间间隔为1毫秒。图7和图8中右边纵轴显示的是电流的量级。每个取样的持续时间为20微秒。图中“+”的数据点表示的是在每个取样时间内流经取样和放电通路的电流。图7、图8中左边纵轴显示的是电压的量级。图中“x”的数据点表示的是图2中二极管222、224与电阻228之间的电压。在本实施方式中，箝位电流比高位检测电流高10％。通常而言，电流的波形与电压的波形相一致，但是当干线低压出现时，电流不会跟随。从而在本实施方式中，电流被限制在与一个高出干线低压10％的电压相对应的电流范围内。上述图4c中描述了这种电流箝位的实施方式。实施电流箝位可以减少供电单元的功耗。当然，若没有电流箝位，系统也可正常运行，但其电源效率不高。
图7a和图7b是现有的控制电路以1毫秒取样间隔进行取样的输出示意图。在本例中，只使用了前述的“短延迟”。图7b中，因为有电压整流效应的存在，提拉电压不会下降到0。这将会导致图7b和图8b所示的X电容感应电路的更大的功耗。当以图7a所示的波形工作时，控制电路的功耗是4.6mW。当以图7b所示的波形工作时，控制电路的功耗是6.3mW。
图8a、图8b是可根据供电电压的度量值确定在取样后采取“短延迟”或“长延迟”的控制电路的输出示意图。在检测到供电电压出现正增长的时候适用“长延迟”将取样延迟32毫秒，其余的情况下均适用1毫秒的“短延迟”。在延迟期间，不对电压进行采样，因而图中不会有对应的“x”数据点。在延迟期间，取样与放电通路没有电流流过，因此，在此间的“+”数据点都为0安。在此模式下，图8a中波形时控制电路的功耗是0.59mW，而图8b中波形时控制电路的功耗是0.99mW。图8a中包括了第零采样802、第一采样804、第二采样806及第三采样808。
在本实施方式中，第零采样802低于掉电电压，因此，在此情况下图4a所示的两位ADC的输出相应地为00。在本实施方式中，第一采样804也低于掉电电压，因此，在此情况下图4a所示的两位ADC的输出相应地也为00。尽管从图8a中看来第一取样804比第零取样802高，但对于第零取样802对应的ADC输出和第一取样804对应的ADC输出的比较(如图6所述)结果却不会显示二者之间的区别。利用ADC的输出结果进行比较的系统从而检测不到取样之间的增长。
第二取样806大于掉电电压而小于低压电压，从而图4a所示的两位ADC的对应输出是01。对于第一取样804的ADC输出和第二取样806的ADC输出的比较即可看出二者的取样电压的上升，从而控制电路可以延迟后一取样，以减少供电单元的电消耗。在延迟间隔过去之后，获得第三取样808。然而，利用定程的数字取样进行简单比较实施起来既简单又经济。在很多情况下，偶尔多提供一个取样而带来的能耗损失几乎可以忽略不计。
图8b中包括了第零采样812、第一采样814、第二采样816及第三采样818。
第零取样812大于掉电电压而小于低压电压，从而图4a所示的两位ADC的对应输出是01。第一取样814大于掉电电压而小于低压电压，从而图4a所示的两位ADC的对应输出是01。对于第零取样812的ADC输出和第一取样814的ADC输出的比较结果不会显示二者之间的区别。
第二取样816大于低压电压，从而图4a所示的两位ADC的输出是11。对于第一取样814的ADC输出和第二取样816的ADC输出的比较即可看出二者的取样电压的上升，从而控制电路可以延迟后一取样，以减少供电单元的电消耗。在延迟间隔过去后，获得第三取样818。
通过多个取样的度量值中的两个之间的差异确定某一标识，并在该差异确定出某一种特定标识(例如显示电压上升)时推迟这种重复取样，该控制电路显然地可以减少电消耗。考虑图7a和图8a，其功耗由4.6mW减小到0.59mW，显示出非常明显的进步。此外，由于控制电路的响应时间仍然维持在一个安全水平，这种功耗的减小并不会对于控制电路将供电单元输入端的贮存电荷放电产生实质性的不利影响。在本实施方式中，对于电源断离事件的响应时间增加了约31毫秒。相较而言，对电容放电所需的时间大约在不到100毫秒的量级。在某些运行规范中，供电单元的输入端维持高压时间在1或2秒都是可以接受的。
本发明的部分实施方式系关于可以检测供电单元电压是否上升的电路或方法。检测到的供电电压的上升表明交流干线电源被接入。从而，这些电路或方法不需要在比本发明中所述的取样间隔长得多的时间内持续地监控供电情况。在规范许可的范围内减少了取样率却仍保持设备对于电源供给断离的判断力，可以提升设备的电源效率。
可以理解的是，本发明描述中所用的“接近”、“之前”、“之前不久”、“之后”或“之后不久”等，根据上下文，都可以用于指示某参数小于或大于某个值，或在某两个值之间。
应当理解的是，本发明描述中所述的“连接到”或“耦合到”，都可以表示直接或间接地连接或耦合。亦即，本发明描述中所述的两个元件连接或耦合也可以意味着在所述相连接或耦合的元件中间还有其他一个或多个元件，且该等元件的连接仍然使得上述连接或耦合可以实现所需的功能。

Claims (13)

1.一种用于供电单元(200)的控制电路(250)，所述供电单元(200)包括用于接入干线电源(208)的第一输入端(207)和第二输入端(209)，其特征在于，所述控制电路(250)用于：
对所述第一输入端(207)进行取样，以获得第一取样值；
在获得所述第一取样值后对所述第一输入端(207)进行取样，以获得第二取样值；
将所述第一取样值与第二取样值进行比较，以生成比较结果，根据比较结果设置延迟间隔；
根据表明所述第二取样值小于或等于所述第一取样值的所述比较结果设置所述延迟间隔为第一延迟间隔；
根据表明所述第二取样值大于所述第一取样值的所述比较结果设置所述延迟间隔为第二延迟间隔；
在所述第一延迟间隔或第二延迟间隔过后对所述第一输入端(207)进行取样，以获得第三取样值。
2.如权利要求1所述的控制电路(250)，其特征在于：所述第二延迟间隔长于所述第一延迟间隔。
3.如权利要求2所述的控制电路(250)，其特征在于：所述第二延迟间隔的时长大于10、32、64毫秒或0.5、1秒，或大于或等于所述干线电源(208)的交流波形的四分之一或一半的时长。
4.如先前任一权利要求所述的控制电路(250)，其特征在于：所述供电单元(200)进一步包括放电开关，根据控制信号而选择性地将所述输入端(207、209)通过电阻228连接所述放电开关后接地；
所述控制电路(250)进一步用于根据表明所述第二取样值小于或等于所述第一取样值的所述比较结果而：
将小于或等于前一取样值的后一取样值的个数加一；并且：
如果所述个数大于阈值，则设置所述控制信号以闭合所述放电开关(226)；
如果所述个数不大于阈值，则设置所述控制信号以打开所述放电开关(226)。
5.如权利要求4所述的控制电路(250)，其特征在于：在所述阈值对应的取样个数的持续时间中，所述阈值对应的连续取样个数是在不小于所述干线电源(208)的1.5个交流周期内取样得到的。
6.如权利要求1所述的控制电路，其特征在于，所述输入端为第一输入端(207)，所述供电单元(200)包括：
第二输入端(209)，其中所述第一输入端(207)、第二输入端(209)用于接入所述干线电源(208)；
连接于所述第一输入端(207)与所述第二输入端(209)之间的电容(210)；
放电开关(226)，用于根据接收的控制信号而将所述电容(210)放电或允许对所述第一输入端(207)或第二输入端(209)进行取样；
其中所述控制电路(250)还用于根据所述第一取样值与第二取样值的比较结果向所述放电开关(226)提供所述控制信号，用以对所述第一输入端(207)或第二输入端(209)进行取样。
7.如权利要求6所述的控制电路(250)，其特征在于：所述放电开关(226)用于根据所接收的控制信号将所述第一输入端(207)及第二输入端(209)通过电阻(228)接地。
8.如权利要求5到7中任一权利要求所述的控制电路(250)，其特征在于：各取样值包括与所述第一输入端(207 )、第二输入端(209)与地之间的电压相关的或等值的所述干线电源的度量值。
9.如权利要求5到7中任意一项所述的控制电路(250)，其特征在于：进一步包括用于将流经所述放电开关的最大电流限制于一个限量值以内的限流电路。
10.一种包括权利要求1至9中任意一项所述的控制电路(250)的电池充电器。
11.一种控制对供电电源的输入端进行取样的方法，其特征在于，所述方法包括：
对输入端进行取样，以获得第一取样值(314、322)与第二取样值(316、324)；
将所述第一取样值(314、322)与第二取样值(316、324)进行比较，以生成比较结果，根据比较结果设置延迟间隔；
根据表明所述第二取样值小于所述第一取样值的所述比较结果设置所述延迟间隔为第一延迟间隔；以及
根据表明所述第二取样值大于所述第一取样值的所述比较结果设置所述延迟间隔为第二延迟间隔；以及
在所述第一延迟间隔或第二延迟间隔过后对所述输入端进行取样，以获得第三取样值(318、326)。
12.如权利要求11所述的方法，其特征在于：所述第二延迟间隔长于所述第一延迟间隔。
13.如权利要求11或12所述的方法，其特征在于，所述方法进一步包括：
若所述延迟间隔设为所述第一延迟间隔，则在随后一次重复权利要求11所述的方法中，将所述第二取样值作为第一取样值；或
若所述延迟间隔设为所述第二延迟间隔，则在随后一次重复权利要求11所述的方法中，将所述第三取样值作为第一取样值。
CN201310705422.4A 2012-12-31 2013-12-19 供电单元的控制电路、电池充电器及控制对供电电源的输入端进行取样的方法 Active CN103915989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12199842.1 2012-12-31
EP12199842.1A EP2750275B1 (en) 2012-12-31 2012-12-31 Low loss mains detection with sampling suspension for PFC SMPS

Publications (2)

Publication Number Publication Date
CN103915989A CN103915989A (zh) 2014-07-09
CN103915989B true CN103915989B (zh) 2017-05-31

Family

ID=47623881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310705422.4A Active CN103915989B (zh) 2012-12-31 2013-12-19 供电单元的控制电路、电池充电器及控制对供电电源的输入端进行取样的方法

Country Status (3)

Country Link
US (1) US10291216B2 (zh)
EP (1) EP2750275B1 (zh)
CN (1) CN103915989B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012680B2 (en) * 2014-02-14 2018-07-03 Infineon Technologies Austria Ag AC input signal detection
DE102015102116B4 (de) 2014-02-14 2022-02-10 Infineon Technologies Austria Ag Wechselstrom-erkennung
US9491819B2 (en) * 2014-07-15 2016-11-08 Dialog Semiconductor Inc. Hysteretic power factor control method for single stage power converters
US10345348B2 (en) 2014-11-04 2019-07-09 Stmicroelectronics S.R.L. Detection circuit for an active discharge circuit of an X-capacitor, related active discharge circuit, integrated circuit and method
CN106612074B (zh) * 2015-10-26 2019-11-12 万国半导体(开曼)股份有限公司 电源供应装置
US10157702B2 (en) 2014-12-07 2018-12-18 Alpha And Omega Semiconductor (Cayman) Ltd. Pulse transformer
JP6534218B2 (ja) * 2016-02-29 2019-06-26 ニチコン株式会社 電力系統に連系する電力供給装置
TWI628902B (zh) * 2017-05-22 2018-07-01 偉詮電子股份有限公司 可偵測電力接收狀態且據以洩放電容電壓的控制電路及其控制方法
DE102017112848B4 (de) 2017-06-12 2023-12-28 Infineon Technologies Austria Ag Phasengesteuertes Entladen eines internen kapazitiven Elements einer Leistungsversorgungsschaltung
KR102351139B1 (ko) * 2017-08-14 2022-01-14 주식회사 경동원 2선 무극선 통신시스템
CN112019069B (zh) * 2020-09-01 2022-05-24 矽力杰半导体技术(杭州)有限公司 控制芯片以及应用其的开关电源
CN112968618B (zh) * 2021-02-07 2024-01-23 杰华特微电子股份有限公司 一种x电容放电方法、放电电路及开关电源

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989810A (zh) * 2009-07-31 2011-03-23 电力集成公司 用于实现功率转换器输入端电压放电电路的方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392103B2 (ja) * 2000-03-30 2009-12-24 セイコーインスツル株式会社 充放電制御回路および充電式電源装置
GB0302876D0 (en) 2003-02-07 2003-03-12 Novartis Ag Organic compounds
JP4498401B2 (ja) * 2007-09-25 2010-07-07 株式会社沖データ 通信端末装置
US7787271B2 (en) 2008-01-08 2010-08-31 Dell Products, Lp Power supply start-up and brown-out inrush management circuit
US8081495B2 (en) 2008-11-20 2011-12-20 Semiconductor Components Industries, Llc Over power compensation in switched mode power supplies
US8461915B2 (en) 2009-06-03 2013-06-11 System General Corp. Start-up circuit to discharge EMI filter for power saving of power supplies
JP5094797B2 (ja) * 2009-08-07 2012-12-12 日立オートモティブシステムズ株式会社 直流電源平滑用コンデンサーの放電回路
US8471626B2 (en) * 2009-08-12 2013-06-25 System General Corp. Start-up circuit to discharge EMI filter of power supplies
US20120075759A1 (en) * 2009-10-27 2012-03-29 Stephen Spencer Eaves Safe Exposed Conductor Power Distribution System
KR101768693B1 (ko) * 2010-11-01 2017-08-16 페어차일드코리아반도체 주식회사 전력 공급 장치의 입력 필터의 커패시터를 방전하는 장치 및 방법, 그리고 방전 장치를 포함하는 전력 공급 장치
WO2012062367A1 (en) 2010-11-11 2012-05-18 Telefonaktiebolaget Lm Ericsson (Publ) Overload detection in a switched mode power supply
TW201223145A (en) * 2010-11-29 2012-06-01 Hon Hai Prec Ind Co Ltd Time delay circuit and time sequence controller using same
US8710804B2 (en) * 2011-07-25 2014-04-29 Semiconductor Components Industries, Llc Discharge circuit and method
CN103219878B (zh) * 2012-01-20 2016-06-01 台达电子企业管理（上海）有限公司 一种电容放电电路及功率变换器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989810A (zh) * 2009-07-31 2011-03-23 电力集成公司 用于实现功率转换器输入端电压放电电路的方法和装置

Also Published As

Publication number Publication date
US10291216B2 (en) 2019-05-14
CN103915989A (zh) 2014-07-09
EP2750275A1 (en) 2014-07-02
US20140184145A1 (en) 2014-07-03
EP2750275B1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
CN103915989B (zh) 供电单元的控制电路、电池充电器及控制对供电电源的输入端进行取样的方法
CN102279326B (zh) 电器识别方法及应用该方法的家庭用户碳排放计量系统
TWI597918B (zh) 能以不同組態進行操作的電池充電系統和方法
KR101768693B1 (ko) 전력 공급 장치의 입력 필터의 커패시터를 방전하는 장치 및 방법, 그리고 방전 장치를 포함하는 전력 공급 장치
CN107769567A (zh) 谐振转换器中的突发模式控制
CN103151910B (zh) 一种欠压保护电路、欠压保护方法及开关电源
TWI482394B (zh) 控制將遞送至負載的輸出訊號之方法、裝置、系統
CN107317491B (zh) 开关电源芯片及包括其的开关电源电路
CN103580000A (zh) 开关电源输出过压保护方法及电路及带该电路的开关电源
CN113165524B (zh) 车载低压电池充电电路及电动汽车
CN107231091A (zh) 直流/直流转换器、整流电路、电源适配器、控制方法
CN106961094B (zh) 为电源变换器提供输入欠压和过压保护的系统
CN109888897A (zh) 充电控制方法、充电控制装置及电源适配器
CN101021719A (zh) 一种基于电量测量的控制开关及开关控制插座
CN208110019U (zh) 一种光伏并网逆变器故障信号检测系统
CN202475293U (zh) 三相电压型脉宽调制整流器
CN203871274U (zh) 节能型阻容降压继电器控制电路
CN104467388B (zh) 基于pfc的传导型谐波抑制的电源
CN213243832U (zh) 一种电源适配电路
CN108321923B (zh) 一种ups充电器输出负载交直流混合检测电路
CN108336914A (zh) 副边控制电路、控制方法及同步整流器
CN208797618U (zh) 一种安规电路及家电设备
CN201893592U (zh) 可自行充电的移动终端
CN207134841U (zh) 用于插座的充电电路及其插座
CN205911777U (zh) 用于电池充电的装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant