CN103905050B - 混合式数字模拟转换器与其方法 - Google Patents
混合式数字模拟转换器与其方法 Download PDFInfo
- Publication number
- CN103905050B CN103905050B CN201210575471.6A CN201210575471A CN103905050B CN 103905050 B CN103905050 B CN 103905050B CN 201210575471 A CN201210575471 A CN 201210575471A CN 103905050 B CN103905050 B CN 103905050B
- Authority
- CN
- China
- Prior art keywords
- digital signal
- digital
- analog converter
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种混合式数字模拟转换器与其方法，混合式数字模拟转换器包括：一数据处理器，将一输入数字信号处理为一第一数字信号及一第二数字信号，或将该输入数字信号处理为该第二数字信号，其中，该第一数字信号与该第二数字信号分别有关于该输入数字信号的一高位元部分与一低位元部分；至少一第一类型数字模拟转换器，如果该数据处理器输出该第一数字信号给该第一类型数字模拟转换器的话，该第一类型数字模拟转换器转换该第一数字信号；至少一第二类型数字模拟转换器，用以接收并转换该第二数字信号；以及一输出电路，接收该第一类型与该第二类型数字模拟转换器的输出信号以输出一输出模拟信号。
Description
技术领域
本发明是有关于一种混合式数字模拟转换器与其方法。
背景技术
数字模拟转换器(Digital-to-Analog Converter，DAC)在现今电子系统/通信系统中扮演重要角色，DAC的好坏大大地影响到电子系统/通信系统的整体表现。
DAC要处理电压摆幅较大数字信号，但也得要处理小信号。然而，以现今常用DAC而言，在处理大摆幅数字信号时，必须考虑“非线性失真”的问题；在处理小信号时，则必须考虑“功率消耗”及“电路面积”的问题。
故而，需提出一种混合式数字模拟转换器，其能兼顾上述的议题。
发明内容
本发明的目的在于提供一种混合式数字模拟转换器，其能兼顾在处理大摆幅数字信号时的“非线性失真”问题和在处理小信号时的“功率消耗”及“电路面积”的问题。
本发明实施例有关于一种混合式数字模拟转换器与其方法。于处理大信号时，主要由适合处理大信号的切换电容式(switch capacitance)数字模拟转换器来处理。于处理小信号时，主要由适合处理小信号的电流导引式(current steering)数字模拟转换器来处理。
根据本揭示的一示范性实施例，提出一种混合式数字模拟转换器，包括：一数据处理器，将一输入数字信号处理为一第一数字信号及一第二数字信号，或将该输入数字信号处理为该第二数字信号，其中，该第一数字信号与该第二数字信号分别有关于该输入数字信号的一高位元部分与一低位元部分；至少一第一类型数字模拟转换器，耦接至该数据处理器，如果该数据处理器输出该第一数字信号给该第一类型数字模拟转换器的话，该第一类型数字模拟转换器转换该数据处理器所产生的该第一数字信号；至少一第二类型数字模拟转换器，耦接至该数据处理器，用以接收并转换该数据处理器所产生的该第二数字信号；以及一输出电路，耦接至该第一类型与该第二类型数字模拟转换器，接收该第一类型与该第二类型数字模拟转换器的输出信号以输出一输出模拟信号。
根据本揭示的另一示范性实施例，提出一种混合式数字模拟转换方法，包括下述步骤：(a)将一输入数字信号处理为一第一数字信号及一第二数字信号，或将该输入数字信号处理为该第二数字信号，其中，该第一数字信号与该第二数字信号分别有关于该输入数字信号的一高位元部分与一低位元部分；(b)如果步骤(a)得到该第一数位信号的话，对该第一数字信号进行一第一类型数字模拟转换；(c)对该第二数字信号进行一第二类型数字模拟转换；(d)接收该第一类型与该第二类型数字模拟转换的输出信号以输出一输出模拟信号。
为了对本案的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示根据本揭示实施例的混合式数字模拟转换器100的方块示意图。
图2显示本揭示实施例的数据处理器110的功能方块图。
其中，附图标记说明如下：
100：混合式数字模拟转换器
110：数据处理器
120：电流导引式数字模拟转换器
121：切换电流单元
130：切换电容式数字模拟转换器
131：切换电容单元
OP：运算放大器
RF：电阻CF、CS：电容
210：二进位至热码解码器
220：积分三角调变器
230、240：数据权重平均单元
具体实施方式
本揭示实施例所提出的混合式数字模拟转换器包括多种不同类型的数字模拟转换器，比如但不受限于电流导引式(current steering)数字模拟转换器与切换电容式(switch capacitance)数字模拟转换器。于处理大数字信号时，利用切换电容式数字模拟转换器来处理大信号，如此可以达到高线性度的优点。于处理小数字信号时，则以电流导引式数字模拟转换器来处理小信号，如此所需要的电流源晶体管数量降低，使得面积与功率消耗都会降低。
现请参考图1，其显示根据本揭示实施例的混合式数字模拟转换器100的方块示意图。如图1所示，混合式数字模拟转换器100包括：数据处理器110、电流导引式数字模拟转换器120、切换电容式数字模拟转换器130、运算放大器OP、多个电阻RF与多个电容CF。VCM为共模电压，Vo+与Vo-则为数字模拟转换器的输出。运算放大器OP、多个电阻RF与多个电容CF亦可称为输出电路。电流导引式数字模拟转换器120包括多个切换电流单元121；而切换电容式数字模拟转换器130包括多个切换电容单元131。
于图1中，混合式数字模拟转换器100是以全差动混合式数字模拟转换器为例做说明，但当知本案并不受限于此。本案其他可能实施例的混合式数字模拟转换器亦可以单端(single end)混合式数字模拟转换器来实现。本领域技术人员可由本案说明书内容及其精神而推导出该如何将混合式数字模拟转换器以单端混合式数字模拟转换器来实现之，此皆在本案精神范围内。
数据处理器110用以将输入数字信号IN处理成高位元群组M与低位元群组N。信号Mb与Nb分别是高位元群组M与低位元群组N的反相位元。数据处理器110如何将输入数字信号IN处理成高位元群组M与低位元群组N将于下面描述之。为方便称呼，位元群组M与Mb皆称为高位元群组，而位元群组N与Nb皆称为低位元群组。位元群组M、Mb、N与Nb在本实施例中皆为数字信号。
电流导引式数字模拟转换器120将由数据处理器所传来的低位元群组N与Nb进行数字模拟转换。一般而言，电流导引式数字模拟转换器在处理电压摆幅较大的信号时，由于电阻对电压灵敏度较高，所以电流导引式数字模拟转换器的电阻值易随电压变化而改变，进而造成较大的非线性失真。另外，在高信噪比(测量信噪比是在小信号模式下测量)的应用下，电流源要占据大量电路面积，以降低电流源不匹配效应及降低闪烁噪音(Flickernoise)。电流导引式数字模拟转换器120的电路频宽为
1/[2π(1/RF*CF)]。
切换电容式数字模拟转换器130在处理大信号时，由于其内部电容对电压的灵敏度较低，故线性度会比较好。但在高信噪比的应用下，切换电容式数字模拟转换器130的电路面积成本仍大。这是因为热噪音(KT/C noise)与切换电容式数字模拟转换器130的内部电容CS大小有关，所以电容CS的面积必须变大以降低热噪音。而且，电容CF的面积与电容CS之间有倍数关系且电容CF远大于电容CS，所以电容CF面积会非常大，故而，整体面积会很大。另外，切换电容式数字模拟转换器130的频宽为k*(CS/CF)*FS(k为常数，FS为取样频率)。
故而，于本揭示实施例中，在处理大信号时，主要由切换电容式数字模拟转换器130来处理大信号。这是因为，切换电容式数字模拟转换器130的电容对电压灵敏度较低，如此以达到高线性度的需求。于本揭示实施例中，在处理小信号时(比如，在小信号模式下测量信噪比)，主要以电流导引式数字模拟转换器120来处理小信号。这是因为，一般而言，小信号的变化量较小，电流源的晶体管数量很少，面积也较小。
电容CF则是可当成低通滤波器，其跨接于运算放大器OP的输入端与输出端之间。
现将说明本揭示实施例的数据处理器110的架构与其操作原则。请参考图2，其显示本揭示实施例的数据处理器110的功能方块图。图2显示的数据处理器110比如是应用于过取样(oversampling)的系统，但当知本案并不受限于此。本揭示实施例的数据处理器110包括：二进位至热码解码器(binary to thermometer decoder)210、积分三角调变器(sigma-delta modulator，SDM)220，及数据权重平均(Data Weighted Averaging(DWA))单元230与240。
在此以输入数字信号IN为24位元的2进制数字数据为例做说明。首先，数据处理器将24位元的输入数字信号分割为2部分，一部分为6位元(其为高位元)的数字信号U，另一部分为18位元(其为低位元)的数字信号L。当知，本案实施例并不受限于此，本案亦可处理其他位元数的输入数字信号，且输入数字信号可有其他可能分割方式。
6位元的数字信号U被二进位至热码解码器210解码为热码(thermometer code)T1，在此以热码T1包括0-63位阶(level)为例做说明，但当知本案并不受限于此。二进位至热码解码的细节在此可不特别限定之。当知，热码T1所包括位阶数量并不受限于此。此外，电流导引式数字模拟转换器120所包括的切换电流单元121的数量可相同或相关于热码T1所包括的位阶数量。
18位元的数字信号L则被积分三角调变器220调变为另一组热码T2，在此以热码T2包括0-3位阶为例做说明，但当知本案并不受限于此。积分三角调变的细节在此可不特别限定之。当知，热码T2所包括位阶数量并不受限于此。此外，切换电容式数字模拟转换器130所包括的切换电容单元131的数量可相同或相关于热码T2所包括的位阶数量。
热码T1与T2分别被数据权重平均单元230与240进行数据权重平均，以产生高位元群组(M与Mb)与低位元群组(N与Nb)。至于如何进行数据权重平均，在此可不加以限定。于进行数据权重平均后，高位元群组(M与Mb)具有0-63位阶，而低位元群组(N与Nb)具有0-3位阶。
经由此方式所得到的高位元群组(M与Mb)与低位元群组(N与Nb)有助于整体DAC线性度，以使得本揭示实施例的混合式数字模拟转换器具有较佳的线性度。
此外，低位元群组(N与Nb)的1个位阶所对应的转换后电压相等于高位元群组(M与Mb)的1个位阶所对应的转换后电压。
本案实施例的混合式数字模拟转换器在进行数字模拟转换时，如决定输入信号属小信号，则对信号N进行数字模拟转换，或如决定输入信号属大信号，则对信号M与N两者进行数字模拟转换。
现将详细说明之。假如数据处理器110判断出输入数字信号IN大于一临界值的话，(比如，输入数字信号IN具有24位元，则此临界值可设定为000000111111111111111111)，亦即数据处理器110判断此输入数字信号IN为大信号，则数据处理器110将信号M与Mb输出至切换电容式数字模拟转换器130，由切换电容式数字模拟转换器130对信号M与Mb进行数字模拟转换；在此情况下，数据处理器110将信号N与Nb送至电流导引式数字模拟转换器120。
相反地，假如数据处理器110判断输入数字信号IN小于或等于此临界值的话，亦即数据处理器110判断此输入数字信号IN为小信号，则数据处理器110将信号N与Nb输出至电流导引式数字模拟转换器120，由电流导引式数字模拟转换器120对信号N与Nb进行数字模拟转换；在此情况下，由于输入信号IN属小信号，故而，将不会有信号M与Mb，故而数据处理器110并不会将信号M与Mb送至切换电容式数字模拟转换器130。
在上述例子中，如果数据处理器110判断输入数字信号IN小于或等于此临界值的话，则输入数字信号IN为小信号；数据处理器110判断输入数字信号IN大于此临界值的话，则输入数字信号IN为大信号。在本案其他可能实施例中，亦可，如果数据处理器110判断输入数字信号IN小于此临界值的话，则输入数字信号IN为小信号；数据处理器110判断输入数字信号IN大于或等于此临界值的话，则输入数字信号IN为大信号。
数据处理器110依据信号N与Nb来控制电流导引式数字模拟转换器120的多个切换电流单元121。详言之，数据处理器110依据信号N与Nb来控制电流导引式数字模拟转换器120的多个切换电流单元121的内部开关的切换。相似地，数据处理器110依据信号M与Mb来控制切换电容式数字模拟转换器130的多个切换电容单元131。详言之，数据处理器110依据信号M与Mb来控制切换电容式数字模拟转换器130的多个切换电容单元131的内部开关的切换。
本案实施例的混合式数字模拟转换器可应用于具有DAC的任何电子系统当中，比如但不受限于，具有DAC的模拟数字转换器(ADC)、通信系统当中等。
综上所述，虽然本案已以实施例揭示如上，然其并非用以限定本案。本案所属技术领域中技术人员，在不脱离本案的精神和范围内，当可作各种的更动与润饰。因此，本案的保护范围当视所附的申请专利权利要求范围所界定者为准。
Claims (14)
1.一种混合式数字模拟转换器，包括：
一数据处理器，将一输入数字信号处理为一第一数字信号及一第二数字信号，或将该输入数字信号处理为该第二数字信号，其中，该第一数字信号具有关于该输入数字信号的一高位元部分，且该第二数字信号具有关于该输入数字信号的一低位元部分；
至少一第一类型数字模拟转换器，耦接至该数据处理器，如果该数据处理器输出该第一数字信号给该第一类型数字模拟转换器的话，该第一类型数字模拟转换器转换该第一数字信号；
至少一第二类型数字模拟转换器，耦接至该数据处理器，用以接收并转换该数据处理器所产生的该第二数字信号；以及
一输出电路，耦接至该第一类型与该第二类型数字模拟转换器，接收该第一类型与该第二类型数字模拟转换器的输出信号以输出一输出模拟信号。
2.如权利要求1所述的混合式数字模拟转换器，其中，
该数据处理器根据一临界值，来将该输入数字信号处理为该第一数字信号及该第二数字信号，或者将该输入数字信号输出为该第二数字信号。
3.如权利要求1所述的混合式数字模拟转换器，其中，
该第一类型数字模拟转换器包括一切换电容式数字模拟转换器，其包括多个切换电容单元；以及
该第二类型数字模拟转换器包括一电流导引式数字模拟转换器，其包括多个切换电流单元。
4.如权利要求3所述的混合式数字模拟转换器，其中，
该数据处理器依据该第一数字信号来控制该切换电容式数字模拟转换器的多个切换电容单元；以及
该数据处理器依据该第二数字信号来控制该电流导引式数字模拟转换器的多个切换电流单元。
5.如权利要求2所述的混合式数字模拟转换器，其中，
如果该数据处理器判断该输入数字信号小于或等于该临界值的话，该输入数字信号不具有该第一数字信号，该数据处理器将该第二数字信号输出至该第二类型数字模拟转换器但不将该第一数字信号输出至该第一类型数字模拟转换器。
6.如权利要求3所述的混合式数字模拟转换器，其中，该数据处理器包括：
一二进位至热码解码器，将该输入数字信号的该高位元部分解码为一第一热码，该第一热码具有一第一阶数；
一积分三角调变器，将该输入数字信号的该低位元部分解码为一第二热码，该第二热码具有一第二阶数；以及
多个数据权重平均单元，耦接至该二进位至热码解码器与该积分三角调变器，对该第一与该第二热码进行数据权重平均，以产生该第一数字信号与该第二数字信号。
7.如权利要求6所述的混合式数字模拟转换器，其中，
多个切换电容单元的数量与该第一热码的该第一阶数相同；以及
多个切换电流单元的数量与该第二热码的该第二阶数相同。
8.一种混合式数字模拟转换方法，包括如下步骤：
(a)将一输入数字信号处理为一第一数字信号及一第二数字信号，或将该输入数字信号处理为该第二数字信号，其中，该第一数字信号具有关于该输入数字信号的一高位元部分，且该第二数字信号具有关于该输入数字信号的一低位元部分；
(b)如果步骤(a)得到该第一数字信号的话，对该第一数字信号进行一第一类型数字模拟转换；
(c)对该第二数字信号进行一第二类型数字模拟转换；以及
(d)接收该第一类型与该第二类型数字模拟转换的输出信号以输出一输出模拟信号。
9.如权利要求8所述的混合式数字模拟转换方法，其中，于步骤(a)中，
根据一临界值，来将该输入数字信号处理为该第一数字信号及该第二数字信号，或者将该输入数字信号输出为该第二数字信号。
10.如权利要求8所述的混合式数字模拟转换方法，其中，
以包括多个切换电容单元的一切换电容式数字模拟转换器来执行步骤(b)；以及
以包括多个切换电流单元的一电流导引式数字模拟转换器来执行步骤(c)。
11.如权利要求10所述的混合式数字模拟转换方法，其中，
依据该第一数字信号来控制该切换电容式数字模拟转换器的多个切换电容单元；以及
依据该第二数字信号来控制该电流导引式数字模拟转换器的多个切换电流单元。
12.如权利要求9所述的混合式数字模拟转换方法，其中，
如果判断该输入数字信号小于或等于该临界值的话，则该输入数字信号不具有该第一数字信号，对该第二数字信号执行步骤(c)但不对该第一数字信号执行步骤(b)。
13.如权利要求10所述的混合式数字模拟转换方法，其中，
将该输入数字信号的该高位元部分解码为一第一热码，该第一热码具有一第一阶数；
将该输入数字信号的该低位元部分解码为一第二热码，该第二热码具有一第二阶数；以及
对该第一与该第二热码进行数据权重平均，以产生该第一数字信号与该第二数字信号。
14.如权利要求13所述的混合式数字模拟转换方法，其中，
多个切换电容单元的数量与该第一热码的该第一阶数相同；以及
多个切换电流单元的数量与该第二热码的该第二阶数相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210575471.6A CN103905050B (zh) | 2012-12-25 | 2012-12-25 | 混合式数字模拟转换器与其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210575471.6A CN103905050B (zh) | 2012-12-25 | 2012-12-25 | 混合式数字模拟转换器与其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103905050A CN103905050A (zh) | 2014-07-02 |
| CN103905050B true CN103905050B (zh) | 2017-03-01 |
Family
ID=50996224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210575471.6A Active CN103905050B (zh) | 2012-12-25 | 2012-12-25 | 混合式数字模拟转换器与其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103905050B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112290951B (zh) * | 2019-07-23 | 2024-01-30 | 瑞昱半导体股份有限公司 | 数字模拟转换装置及其数字模拟转换方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399547A (zh) * | 2007-09-30 | 2009-04-01 | 奇景光电股份有限公司 | 数字/模拟转换器与数字信号转换至模拟信号的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI316795B (en) * | 2005-10-25 | 2009-11-01 | Novatek Microelectronics Corp | Current steering digital-to-analog converter |
-
2012
- 2012-12-25 CN CN201210575471.6A patent/CN103905050B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399547A (zh) * | 2007-09-30 | 2009-04-01 | 奇景光电股份有限公司 | 数字/模拟转换器与数字信号转换至模拟信号的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103905050A (zh) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | A 0.029-mm 2 17-fJ/Conversion-Step Third-Order CT $\Delta\Sigma $ ADC With a Single OTA and Second-Order Noise-Shaping SAR Quantizer | |
| CN107666316B (zh) | 在过采样数模转换器中的包络依赖性噪声形分割 | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| Pena-Perez et al. | A 88-dB DR, 84-dB SNDR very low-power single op-amp third-order $\Sigma\Delta $ Modulator | |
| CN104734716A (zh) | 连续逼近暂存式模拟数字转换器及其控制方法 | |
| CN102045067A (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| Liu et al. | A 90-dB-SNDR calibration-free fully passive noise-shaping SAR ADC with 4× passive gain and second-order DAC mismatch error shaping | |
| CN109120263B (zh) | 一种基于数字调制校正的逐次逼近模数转换器 | |
| WO2013048450A1 (en) | Resistor-based sigma-delta dac | |
| Akbari et al. | A charge sharing–based switching scheme for SAR ADCs | |
| Yazdani et al. | A low power fully differential level-crossing adc with low power charge redistribution input for biomedical applications | |
| CN102215040B (zh) | 收发器及其信号转换方法 | |
| CN103905050B (zh) | 混合式数字模拟转换器与其方法 | |
| Guo et al. | A 372 μW 10 kHz-BW 109.2 dB-SNDR Nested Delta-Sigma Modulator Using Hysteresis-Comparison MSB-Pass Quantization | |
| US7868807B2 (en) | Data weighted average circuit and dynamic element matching method | |
| Gunnam et al. | 2‐1 Switched‐current multi‐stage noise‐shaping delta–sigma modulator with a digital noise‐cancellation circuit | |
| Ghasemi et al. | A low-power capacitor switching scheme with low common-mode voltage variation for successive approximation ADC | |
| Liang et al. | SAR ADC architecture with 98.8% reduction in switching energy over conventional scheme | |
| CN116318161B (zh) | 用于图像传感器的多步式单斜模数转换电路及控制方法 | |
| Li et al. | Energy‐efficient charge‐recovery switching scheme for dual‐capacitive arrays SAR ADC | |
| Guan et al. | A low-cost digital-domain foreground calibration for high resolution SAR ADCs | |
| Yang et al. | A low‐cost digital calibration scheme for high‐resolution SAR ADC using Adaptive‐LMS | |
| Zhang et al. | A 16-bit 2.5-MS/s SAR ADC with on-chip foreground calibration | |
| CN102545905B (zh) | 数模转换器 | |
| Kaur et al. | Fast digital foreground gain error calibration for pipelined ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |