CN103904885A - 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 - Google Patents
泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 Download PDFInfo
- Publication number
- CN103904885A CN103904885A CN201410165275.0A CN201410165275A CN103904885A CN 103904885 A CN103904885 A CN 103904885A CN 201410165275 A CN201410165275 A CN 201410165275A CN 103904885 A CN103904885 A CN 103904885A
- Authority
- CN
- China
- Prior art keywords
- controlled switch
- circuit
- switch group
- pump
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明实施例公开了一种泵电容复用电路,应用于闪速存储器,该电路包括:第一受控开关组、第二受控开关组以及控制电路;其中,每个第一受控开关位于一个第一泵电容与敏感电压源的连接点上;每个第二受控开关位于一个第二泵电容与所述敏感电压源的连接点上;所述控制电路用于当所述闪速存储器工作于读取模式时,若第一时钟驱动电路输出低电平的时钟信号则控制所述第一受控开关组闭合,若第二时钟驱动电路输出低电平的时钟信号则控制所述第二受控开关组闭合;反之则控制所述第一受控开关组和所述第二受控开关组全部断开,以实现所述闪速存储器版图面积的设计优化。此外,本发明实施例还公开了一种泵电容复用方法、一种电荷泵以及一种闪速存储器。
Description
技术领域
本发明涉及闪速存储器开发技术领域,更具体地说,涉及一种泵电容复用电路、一种电荷泵、一种闪速存储器以及一种泵电容复用方法。
背景技术
闪速存储器的基本组成电路包括:电荷泵、电源敏感电路(如灵敏放大器)、敏感电压源以及与所述敏感电压源的输出端相连接的滤波电容等;其中所述电荷泵包括若干个电荷泵组成模块。
具体的,参见图1a-1b,所述任一电荷泵组成模块包括第一时钟驱动电路101、第二时钟驱动电路201、第一泵电容组102和第二泵电容组202;其中,第一时钟驱动电路101与第二时钟驱动电路201输出的时钟信号反相,第一泵电容组102中包含若干个分别与第一时钟驱动电路101相连接的第一泵电容,第二泵电容组202中包含若干个分别与第二时钟驱动电路201相连接的第二泵电容。
但是,由于泵电容(包括第一泵电容组102和第二泵电容组202)和所述滤波电容在所述闪速存储器中占据较大空间,因此不利于所述闪速存储器版图面积的设计优化。
发明内容
有鉴于此,本发明提供一种泵电容复用电路、一种电荷泵、一种闪速存储器以及一种泵电容复用方法,以实现所述闪速存储器版图面积的设计优化。
一种泵电容复用电路,应用于闪速存储器,所述泵电容复用电路包括:
第一受控开关组、第二受控开关组以及控制电路;其中,
所述第一受控开关组包括数量与第一泵电容组中的第一泵电容的数量相等同的第一受控开关;每个所述第一受控开关位于一个所述第一泵电容与敏感电压源的连接点上;
所述第二受控开关组包括数量与第二泵电容组中的第二泵电容的数量相等同的第二受控开关;每个所述第二受控开关位于一个所述第二泵电容与所述敏感电压源的连接点上;
所述控制电路,用于获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号;当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则生成并发出第一控制信号,若检测到所述第二时钟信号为低电平则生成并发出第二控制信号;当所述闪速存储器未工作于所述读取模式时,生成并发出第三控制信号;
其中,所述第一控制信号用于控制所述第一受控开关组闭合,所述第二控制信号用于控制所述第二受控开关组闭合,所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开。
可选地,所述控制电路还用于:当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为高电平则生成并发出第四控制信号;
其中所述第四控制信号用于控制所述第一受控开关组断开。
可选地,所述控制电路还用于:当所述闪速存储器工作于读取模式时,若检测到所述第二时钟信号为高电平则生成并发出第五控制信号;
其中所述第五控制信号用于控制所述第二受控开关组断开。
其中,所述第一受控开关组中的所述第一受控开关和所述第二受控开关组中的所述第二受控开关均为MOS管。
其中,所述MOS管为NMOS管。
其中,所述控制电路包括:
输入端与所述第一时钟驱动电路相连的第一非门电路;
输入端与所述第二时钟驱动电路相连的第二非门电路;
输入端分别与所述第一非门电路和读取模式控制端相连接的第一与门电路;其中,当所述闪速存储器工作于读取模式时,所述读取模式控制端输出高电平信号,反之则输出低电平信号;
输入端分别与所述第二非门电路和所述读取模式控制端相连接的第二与门电路;
所述第一与门电路的输出端与所述第一受控开关组相连接;
所述第二与门电路的输出端与所述第二受控开关组相连接。
一种电荷泵,应用于闪速存储器,所述电荷泵包括:若干个电荷泵组成模块;
其中,所述任一电荷泵组成模块包括:所述第一时钟驱动电路、所述第二时钟驱动电路、所述第一泵电容组、所述第二泵电容组以及权利要求1-6中任一项所述的电荷泵复用电路。
一种闪速存储器,包括:电源敏感电路、敏感电压源、电荷泵以及权利要求7所述的电荷泵。
一种泵电容复用方法,应用于上述任一种泵电容复用电路,所述泵电容复用电路包括:第一受控开关组、第二受控开关组和控制电路,所述泵电容复用方法包括:
所述控制电路获取闪速存储器的工作模式信息;
所述控制电路获取第一时钟驱动电路输出的第一时钟信号和第二时钟驱动电路输出的第二时钟信号;
所述控制电路在判断得到所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则控制所述第一受控开关组闭合,若检测到所述第二时钟信号为低电平则控制所述第二受控开关组闭合;
所述控制电路在判断得到所述闪速存储器未工作于所述读取模式时,控制所述第一受控开关组和所述第二受控开关组全部断开。
可选地,在所述控制电路在判断得到所述闪速存储器工作于读取模式之后,所述泵电容复用方法还包括:
若所述控制电路检测到所述第一时钟信号为高电平则控制所述第一受控开关组断开;
若所述控制电路检测到所述第二时钟信号为高电平则控制所述第二受控开关组断开。
从上述的技术方案可以看出,本发明通过在闪速存储器的敏感电压源与各个泵电容之间分别装设一个受控开关,建立得到了由所述敏感电压源、第一受控开关组、第一泵电容组与第一时钟驱动电路顺次相连形成的第一可控线路组,以及由所述敏感电压源、第二受控开关组、第二泵电容组与第二时钟驱动电路顺次相连形成的第二可控线路组;其中任一受控开关组可复用为滤波电容的前提条件为该受控开关组与所述敏感电压源相连通、且该受控开关组两端存在电势差;因此本发明在电荷泵不工作(此时电源敏感电路处于工作状态)时,一旦检测到其中一路可控线路组上装设的时钟驱动电路输出低电平信号,则控制该可控线路组上装设的受控开关组闭合,实现泵电容复用功能;此外,在所述电荷泵需要工作(此时所述电源敏感电路不工作)时,则控制上述两路可控线路组上装设的受控开关组全部断开,解除泵电容复用功能;由此,本发明通过在不影响所述闪速存储器正常工作的前提下,复用所述电荷泵中的泵电容作为所述滤波电容,从而实现了所述闪速存储器版图面积的设计优化;
此外,本发明实施例电路结构简单、便于推广应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a-1b为现有技术公开的一种电荷泵组成模块结构示意图;
图2为本发明实施例一公开的一种泵电容复用电路结构示意图;
图3为本发明实施例三公开的一种泵电容复用电路结构示意图;
图4为现有技术公开的一种二相电荷泵结构示意图;
图5为本发明实施例四公开的一种二相电荷泵结构示意图;
图6为本发明实施例五公开的一种泵电容复用方法流程图;
图7为本发明实施例六公开的一种泵电容复用方法流程图。
具体实施方式
对于闪速存储器来说,在敏感电压源为灵敏放大器等电源敏感电路供电时,为避免所述敏感电压源中产生的电源噪声窜入所述电源敏感电路而造成干扰,一般需要为该供电过程配置相应的滤波电容以过滤所述电源噪声;其中所述滤波电容与所述敏感电压源相连通、且所述滤波电容两端存在电势差;
但是考虑到所述闪速存储器中除装设有所述滤波电容外,还装设有大量其他功用的电容(如电荷泵中装设的泵电容等),这些电容在所述闪速存储器的版图面积中占据了很大的存储空间,严重制约了所述闪速存储器版图面积的设计优化;
因此,本发明希望能够在不影响所述闪速存储器正常工作的前提下,提出一种合适的电容复用技术,减少所述闪速存储器中的电容使用量,进而实现所述闪速存储器版图面积的设计优化,具体的:
对于所述闪速存储器来说,当其工作于读取模式时,所述电荷泵不工作、所述电源敏感电路处于工作状态;而当所述闪速存储器工作于擦除或编程等非读取模式时,所述电源敏感电路不工作、所述电荷泵处于工作状态;基于所述闪速存储器的这一工作特性,本发明提出了一种泵电容复用技术,即,在所述电荷泵不工作时,将所述电荷泵中的泵电容充当为所述滤波电容使用,而在所述电荷泵工作时,则令所述泵电容停止滤波工作、正常工作于所述电荷泵电路中。
基于本发明提出的泵电容复用技术,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
参见图2,本发明实施例一公开了一种泵电容复用电路,应用于闪速存储器,以实现所述闪速存储器版图面积的设计优化;具体的,所述泵电容复用电路包括:
第一受控开关组103、第二受控开关组203以及控制电路(图中未示出);
其中,第一受控开关组103包括数量与第一泵电容组合102中的第一泵电容的数量相等同的第一受控开关;每个所述第一受控开关位于一个所述第一泵电容与敏感电压源VDDA的连接点上;
第二受控开关组203包括数量与第二泵电容组202中的第二泵电容的数量相等同的第二受控开关;每个所述第二受控开关位于一个所述第二泵电容与敏感电压源VDDA的连接点上;
所述控制电路,用于
获取所述闪速存储器的工作模式信息、第一时钟驱动电路101输出的第一时钟信号以及第二时钟驱动电路201输出的第二时钟信号;当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则生成并发出第一控制信号,若检测到所述第二时钟信号为低电平则生成并发出第二控制信号;当所述闪速存储器未工作于所述读取模式时,生成并发出第三控制信号;
其中,所述第一控制信号用于控制第一受控开关组103闭合,所述第二控制信号用于控制第二受控开关组203闭合,所述第三控制信号用于控制第一受控开关组103和第二受控开关组203全部断开。
由上述技术方案可以看出,本实施例一通过在敏感电压源VDDA与各个泵电容之间分别装设一个受控开关,建立得到了两路可控线路组,包括:由敏感电压源VDDA、第一受控开关组103、第一泵电容组102与第一时钟驱动电路101顺次相连得到的第一可控线路组,以及由敏感电压源VDDA、第二受控开关组203、第二泵电容组202与第二时钟驱动电路201顺次相连得到的第二可控线路组;
其中,所述第一可控线路组包括若干条由敏感电压源VDDA、一个第一受控开关、一个第一泵电容和第一时钟驱动电路101顺次相连得到的第一可控线路;所述第二可控线路组包括若干条由敏感电压源VDDA、一个第二受控开关、一个第二泵电容和第二时钟驱动电路201顺次相连得到的第二可控线路;
基于上述两路可控线路组,当所述控制电路检测到所述闪速存储器工作于读取模式且第一时钟驱动电路101输出低电平信号时,控制第一受控开关组103闭合,由此,第一泵电容组102与敏感电压源VDDA相连接、且第一泵电容组102两端存在电势差,此时第一泵电容组102可充当滤波电容来过滤敏感电压源VDDA中产生的电源噪声;同理,当检测到所述闪速存储器工作于读取模式且第二时钟驱动电路201输出低电平信号时,控制第二受控开关组203闭合,由此,第二泵电容组202与敏感电压源VDDA相连接、且第二泵电容组202两端存在电势差,此时第二泵电容组202可作为所述滤波电容使用;
由于第一时钟驱动电路101与第二时钟驱动电路201输出的时钟信号反相(即相位差为180°),因此当所述闪速存储器工作于读取模式时,总有一路可控线路组上装设的泵电容组可与电源敏感电路VDDA相连接、且同时该泵电容组两端存在电势差;也就是说:当所述电荷泵不工作、且所述电源敏感电路工作时,总有一组泵电容组可充当为所述滤波电容使用,使得所述电源敏感电路免受电源噪声干扰、始终处于正常工作状态;
此外,当所述控制电路检测到所述闪速存储器工作于非读取模式时,则控制第一受控开关组103和第二受控开关组203全部断开,此时,所述两路可控线路组均处于断路状态、各个泵电容均与电源敏感电路VDDA相隔离;也就是说:当所述电源敏感电路不工作、且所述电荷泵工作时,所述电荷泵中的各个泵电容均不再作为滤波电容使用,而是正常工作于所述电荷泵电路中、保证所述电荷泵始终处于正常工作状态;
由此可以看出,本发明实施例一利用所述闪速存储器中的电荷泵和电源敏感电路不同时工作的特性,应用电荷泵复用技术,在不影响所述闪速存储器正常工作的情况下,减少了所述闪速存储器中的电容使用量,进而实现了所述闪速存储器版图面积的设计优化;此外,本发明实施例一结构简单、易于推广应用。
实施例二:
基于实施例一,本发明实施例二公开了又一种泵电容复用电路,应用于闪速存储器,以实现所述闪速存储器版图面积的设计优化,所述泵电容复用电路包括:
第一受控开关组、第二受控开关组以及控制电路;
其中本实施例二所述的第一受控开关组和第二受控开关组与实施例一所述的第一受控开关组103、第二受控开关组203在电路连接关系以及结构组成上并无区别;
本实施例二所述的控制电路,用于
获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号;当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则生成并发出第一控制信号,若检测到所述第二时钟信号为低电平则生成并发出第二控制信号,若检测到所述第一时钟信号为高电平则生成并发出第四控制信号,若检测到所述第二时钟信号为高电平则生成并发出第五控制信号;当所述闪速存储器未工作于所述读取模式时,生成并发出第三控制信号;
其中所述第一控制信号用于控制所述第一受控开关组闭合,所述第二控制信号用于控制所述第二受控开关组闭合,所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开,所述第四控制信号用于控制所述第一受控开关组断开,所述第五控制信号用于控制所述第二受控开关组断开。
由上述技术方案可以看出,相较于实施例一,本实施例二的区别之处在于,所述控制电路还用于:在所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为高电平则控制所述第一受控开关组断开,若检测到所述第二时钟信号为高电平则控制所述第二受控开关组断开;其优势如下:
在实施例一所述的技术方案中,在所述闪速存储器工作于读取模式且所述第一时钟信号为高电平的情况下,第一泵电容组102两端不存在电势差,因此也就不可以充当为滤波电容使用,但是若此时第一泵电容组102与敏感电压源VDDA仍处于连通状态(即第一受控开关组103处于闭合状态),则就会使得第一时钟驱动电路101中产生的噪声信号窜入敏感电压源VDDA,在一定程度上增大当前的滤波电容(即第二泵电容组202)的负担;因此本实施例二在面对此种情况时,在不影响电源敏感电路正常工作的前提下,通过控制第一受控开关组103断开,减少了窜入敏感电压源VDDA中的噪声信号、减轻了第二泵电容组202的滤波负担;
同理,本实施例二在面对所述闪速存储器工作于读取模式且所述第二时钟信号为高电平的情况时,在不影响所述电源敏感电路正常工作的前提下,通过控制第二受控开关组203断开,避免了第二时钟驱动电路201中产生的噪声信号窜入敏感电压源VDDA、减轻了第一泵电容组102的滤波负担。
实施例三:
基于实施例二,本发明实施例三公开了又一种泵电容复用电路,应用于闪速存储器,以实现所述闪速存储器版图面积的设计优化,参见图3,所述泵电容复用电路包括:
第一受控开关组103、第二受控开关组203以及控制电路300;
其中,第一受控开关组103中的各个第一受控开关以及所述第二受控开关组203中的各个第二受控开关均可采用MOS管;其优势在于,所述MOS管(又称电力MOSEEF)具有开关速度开、工作频率高、且热稳定性好等诸多优点;
所述MOS管的种类和结构繁多,在本实施例三中可优选应用最为广泛的NMOS管;所述NMOS管具有高电平导通、低电平截止的工作特性;
控制电路300包括:
输入端与第一时钟驱动电路101相连的第一非门电路311;
输入端与第二时钟驱动电路201相连的第二非门电路321;
输入端分别与所述第一非门电路311和读取模式控制端read_en相连接的第一与门电路312;其中,当所述闪速存储器工作于读取模式时,读取模式控制端read_en输出高电平信号,反之则输出低电平信号;
输入端分别与所述第二非门电路321和读取模式控制端read_en相连接的第二与门电路322;
第一与门电路312的输出端与第一受控开关组103相连接;
第二与门电路322的输出端与第二受控开关组203相连接。
所述泵电容复用电路对应的真值表如下(其中1表示高电平信号,0表示低电平信号):
由此,对于所述泵电容复用电路而言,当所述闪速存储器工作于读取模式时,若第一时钟驱动电路101输出低电平的时钟信号则第一受控开关组103闭合,若第一时钟驱动电路101输出高电平的时钟信号则第一受控开关组103断开,若第二时钟驱动电路201输出低电平的时钟信号则第二受控开关组203闭合,若第二时钟驱动电路201输出高电平的时钟信号则第二受控开关组203断开;当所述闪速存储器未工作于所述读取模式时,第一受控开关组103和第二受控开关组203全部断开;从而,为所述泵电容复用电路的功能实现提供了一种具体的电路结构,该电路结构简单、易于实现,在不影响所述闪速存储器正常工作的情况下,优化了所述闪速存储器的版图面积。
实施例四:
本发明实施例四公开了一种电荷泵,所述电荷泵包括若干个电荷泵组成模块;
其中,所述任一电荷泵组成模块包括:第一时钟驱动电路、第二时钟驱动电路、第一泵电容组、第二泵电容组以及上述任一项实施例所述的电荷泵复用电路。
举例说明,图4示出了一种现有的二相电荷泵结构图(即具有一个电荷泵组成模块的电荷泵),包括:第一时钟驱动电路101、第二时钟驱动电路201、分别与第一时钟驱动电路101相连的第一泵电容组(包括C1和C3)以及分别与第二时钟驱动电路201相连的第二泵电容组(包括C2和C4);
在所述现有的二相电荷泵的基础上,图5示出了本实施例四公开的一种二相电荷泵,还包括:连接于敏感电压源VCCD与C1之间的SW1、连接于敏感电压源VCCD与C2之间的SW2、连接于敏感电压源VCCD与C3之间的SW3、连接于敏感电压源VCCD与C4之间的SW4、以及控制电路(图中未示出)。
所述电荷泵应用于闪速存储器中,可实现所述闪速存储器版图面积的设计优化。
此外,基于此,本发明实施例四还公开了一种闪速存储器,所述闪速存储器包括:电源敏感电路、敏感电压源、电荷泵以及本发明实施例四公开的任一种电荷泵;在闪速存储器中,所述电荷泵的泵电容可复用为滤波电容使用,实现了所述闪速存储器版图面积的设计优化。
实施例五:
本发明实施例五公开了一种泵电容复用方法,应用于实施例一所述的泵电容复用电路,以实现闪速存储器版图面积的设计优化,其中所述泵电容复用电路包括:第一受控开关组、第二受控开关组和控制电路;
参见图6,所述泵电容复用方法包括:
步骤100:所述控制电路获取闪速存储器的工作模式信息;
步骤200:所述控制电路判断所述闪速存储器是否工作于读取模式,若所述闪速存储器工作于所述读取模式则进入步骤300,反之进入步骤603;
步骤300:所述控制电路获取第一时钟驱动电路输出的第一时钟信号和第二时钟驱动电路输出的第二时钟信号;
步骤400:所述控制电路判断所述第一时钟信号是否为低电平;若所述第一时钟信号为低电平则进入步骤601;
步骤500:所述控制电路判断所述第二时钟信号是否为低电平;若所述第二时钟信号为低电平进入步骤602;
步骤601:控制所述第一受控开关组闭合;至此一次控制过程结束;
步骤602:控制所述第二受控开关组闭合;至此一次控制过程结束;
步骤603:控制所述第一受控开关组和所述第二受控开关组全部断开;至此一次控制过程结束。
其中需要说明的是,所述步骤400与步骤500的执行顺序并无限制。
实施例六:
基于实施例五,本发明实施例六公开了又一种泵电容复用方法,以实现所述闪速存储器版图面积的设计优化,参见图7,包括:
步骤100:所述控制电路获取闪速存储器的工作模式信息;
步骤200:所述控制电路判断所述闪速存储器是否工作于读取模式,若所述闪速存储器工作于所述读取模式则进入步骤300,反之进入步骤603;
步骤300:所述控制电路获取第一时钟驱动电路输出的第一时钟信号和第二时钟驱动电路输出的第二时钟信号;
步骤400:所述控制电路判断所述第一时钟信号是否为低电平;若所述第一时钟信号为低电平则进入步骤601,反之进入步骤604;
步骤500:判断所述第二时钟信号是否为低电平;若所述第二时钟信号为低电平进入步骤602,反之进入步骤605;
步骤601:控制所述第一受控开关组闭合;至此一次控制过程结束;
步骤602:控制所述第二受控开关组闭合;至此一次控制过程结束;
步骤603:控制所述第一受控开关组和所述第二受控开关组全部断开;至此一次控制过程结束。
步骤604:控制所述第一受控开关组断开;至此一次控制过程结束;
步骤605:控制所述第二受控开关组断开;至此一次控制过程结束。
相较于实施例五,本发明实施例六的区别之处在于,还包括所述步骤604-605。
对于本发明实施例公开的泵电容复用方法而言,由于其与本发明公开的泵电容复用电路相对应,所以描述的比较简单,相关之处互相参见即可。
综上所述,本发明通过在闪速存储器的敏感电压源与各个泵电容之间分别装设一个受控开关,建立得到了由所述敏感电压源、第一受控开关组、第一泵电容组与第一时钟驱动电路顺次相连形成的第一可控线路组,以及由所述敏感电压源、第二受控开关组、第二泵电容组与第二时钟驱动电路顺次相连形成的第二可控线路组;其中任一受控开关组可复用为滤波电容的前提条件为该受控开关组与所述敏感电压源相连通、且该受控开关组两端存在电势差;因此本发明在电荷泵不工作(此时电源敏感电路处于工作状态)时,一旦检测到其中一路可控线路组上装设的时钟驱动电路输出低电平信号,则控制该可控线路组上装设的受控开关组闭合,实现泵电容复用功能;此外,在所述电荷泵需要工作(此时所述电源敏感电路不工作)时,则控制上述两路可控线路组上装设的受控开关组全部断开,解除泵电容复用功能;由此,本发明通过在不影响所述闪速存储器正常工作的前提下,复用所述电荷泵中的泵电容作为所述滤波电容,从而实现了所述闪速存储器版图面积的设计优化;
此外,本发明实施例电路结构简单、便于推广应用。
其中需要说明的是,本发明各个实施例中所述的第一受控开关组,即为各个第一受控开关的集合;由此,所述的第一受控开关组断开,即为所述第一受控开关组中的各个第一受控开关断开;所述的第一受控开关组闭合,即为所述第一受控开关组中的各个第一受控开关闭合;
同样的,所述的第二受控开关组,即为各个第二受控开关的集合;所述的第二受控开关组断开,即为所述第二受控开关组中的各个第二受控开关断开;所述的第二受控开关组闭合,即为所述第二受控开关组中的各个第二受控开关闭合。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下,在其它实施例中实现。因此,本发明实施例将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种泵电容复用电路,其特征在于,应用于闪速存储器,所述泵电容复用电路包括:
第一受控开关组、第二受控开关组以及控制电路;其中,
所述第一受控开关组包括数量与第一泵电容组中的第一泵电容的数量相等同的第一受控开关;每个所述第一受控开关位于一个所述第一泵电容与敏感电压源的连接点上;
所述第二受控开关组包括数量与第二泵电容组中的第二泵电容的数量相等同的第二受控开关;每个所述第二受控开关位于一个所述第二泵电容与所述敏感电压源的连接点上;
所述控制电路,用于获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号;当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则生成并发出第一控制信号,若检测到所述第二时钟信号为低电平则生成并发出第二控制信号;当所述闪速存储器未工作于所述读取模式时,生成并发出第三控制信号;
其中,所述第一控制信号用于控制所述第一受控开关组闭合,所述第二控制信号用于控制所述第二受控开关组闭合,所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开。
2.根据权利要求1所述的泵电容复用电路,其特征在于,所述控制电路还用于:当所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为高电平则生成并发出第四控制信号;
其中所述第四控制信号用于控制所述第一受控开关组断开。
3.根据权利要求1或2所述的泵电容复用电路,其特征在于,所述控制电路还用于:当所述闪速存储器工作于读取模式时,若检测到所述第二时钟信号为高电平则生成并发出第五控制信号;
其中所述第五控制信号用于控制所述第二受控开关组断开。
4.根据权利要求3所述的泵电容复用电路,其特征在于,所述第一受控开关组中的所述第一受控开关和所述第二受控开关组中的所述第二受控开关均为MOS管。
5.根据权利要求4所述的泵电容复用电路,其特征在于,所述MOS管为NMOS管。
6.根据权利要求1所述的泵电容复用电路,其特征在于,所述控制电路包括:
输入端与所述第一时钟驱动电路相连的第一非门电路;
输入端与所述第二时钟驱动电路相连的第二非门电路;
输入端分别与所述第一非门电路和读取模式控制端相连接的第一与门电路;其中,当所述闪速存储器工作于读取模式时,所述读取模式控制端输出高电平信号,反之则输出低电平信号;
输入端分别与所述第二非门电路和所述读取模式控制端相连接的第二与门电路;
所述第一与门电路的输出端与所述第一受控开关组相连接;
所述第二与门电路的输出端与所述第二受控开关组相连接。
7.一种电荷泵,其特征在于,应用于闪速存储器,所述电荷泵包括:若干个电荷泵组成模块;
其中,所述任一电荷泵组成模块包括:所述第一时钟驱动电路、所述第二时钟驱动电路、所述第一泵电容组、所述第二泵电容组以及权利要求1-6中任一项所述的电荷泵复用电路。
8.一种闪速存储器,其特征在于,包括:电源敏感电路、敏感电压源、电荷泵以及权利要求7所述的电荷泵。
9.一种泵电容复用方法,其特征在于,应用于权利要求1所述的泵电容复用电路,所述泵电容复用电路包括:第一受控开关组、第二受控开关组和控制电路,所述泵电容复用方法包括:
所述控制电路获取闪速存储器的工作模式信息;
所述控制电路获取第一时钟驱动电路输出的第一时钟信号和第二时钟驱动电路输出的第二时钟信号;
所述控制电路在判断得到所述闪速存储器工作于读取模式时,若检测到所述第一时钟信号为低电平则控制所述第一受控开关组闭合,若检测到所述第二时钟信号为低电平则控制所述第二受控开关组闭合;
所述控制电路在判断得到所述闪速存储器未工作于所述读取模式时,控制所述第一受控开关组和所述第二受控开关组全部断开。
10.根据权利要求所述的泵电容复用方法,其特征在于,在所述控制电路在判断得到所述闪速存储器工作于读取模式之后,还包括:
若所述控制电路检测到所述第一时钟信号为高电平则控制所述第一受控开关组断开;
若所述控制电路检测到所述第二时钟信号为高电平则控制所述第二受控开关组断开。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410165275.0A CN103904885B (zh) | 2014-04-23 | 2014-04-23 | 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410165275.0A CN103904885B (zh) | 2014-04-23 | 2014-04-23 | 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103904885A true CN103904885A (zh) | 2014-07-02 |
CN103904885B CN103904885B (zh) | 2017-01-25 |
Family
ID=50996074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410165275.0A Active CN103904885B (zh) | 2014-04-23 | 2014-04-23 | 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103904885B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10672485B2 (en) | 2018-01-11 | 2020-06-02 | Winbond Electronics Corp. | Semiconductor storage device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1477773A (zh) * | 2003-07-11 | 2004-02-25 | 清华大学 | 基于耦合电容共享的电荷泵电路 |
CN1485971A (zh) * | 2003-08-29 | 2004-03-31 | 清华大学 | 高精度低功耗电荷泵电路 |
CN101335486A (zh) * | 2007-06-28 | 2008-12-31 | 天利半导体(深圳)有限公司 | 一种低成本高效率分时复用的电荷泵电路 |
CN102034523A (zh) * | 2009-09-27 | 2011-04-27 | 上海宏力半导体制造有限公司 | 半导体存储装置和减少半导体存储装置芯片面积的方法 |
US20110194358A1 (en) * | 2010-02-11 | 2011-08-11 | Samsung Electronics Co., Ltd. | Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation |
CN102290983A (zh) * | 2011-06-16 | 2011-12-21 | 北京大学 | 电荷泵 |
CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
US20120249223A1 (en) * | 2009-08-25 | 2012-10-04 | Charles Francis Neugebauer | High efficiency regulated charge pump |
-
2014
- 2014-04-23 CN CN201410165275.0A patent/CN103904885B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1477773A (zh) * | 2003-07-11 | 2004-02-25 | 清华大学 | 基于耦合电容共享的电荷泵电路 |
CN1485971A (zh) * | 2003-08-29 | 2004-03-31 | 清华大学 | 高精度低功耗电荷泵电路 |
CN101335486A (zh) * | 2007-06-28 | 2008-12-31 | 天利半导体(深圳)有限公司 | 一种低成本高效率分时复用的电荷泵电路 |
US20120249223A1 (en) * | 2009-08-25 | 2012-10-04 | Charles Francis Neugebauer | High efficiency regulated charge pump |
CN102034523A (zh) * | 2009-09-27 | 2011-04-27 | 上海宏力半导体制造有限公司 | 半导体存储装置和减少半导体存储装置芯片面积的方法 |
US20110194358A1 (en) * | 2010-02-11 | 2011-08-11 | Samsung Electronics Co., Ltd. | Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation |
CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
CN102290983A (zh) * | 2011-06-16 | 2011-12-21 | 北京大学 | 电荷泵 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10672485B2 (en) | 2018-01-11 | 2020-06-02 | Winbond Electronics Corp. | Semiconductor storage device |
Also Published As
Publication number | Publication date |
---|---|
CN103904885B (zh) | 2017-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103155389B (zh) | 电压调节器、包络追踪电源系统、传输模块、及集成电路设备 | |
CN208479470U (zh) | 可调电压输出电路 | |
CN105720813A (zh) | 一种电荷泵电路 | |
CN103471656A (zh) | 一种实现传感器多级级联装置及方法 | |
CN104702264B (zh) | 一种基于忆阻器的可编程模拟电路及其操作方法 | |
CN206515660U (zh) | 基于dsp与fpga的模块化数字电源控制平台 | |
CN104218632A (zh) | 电源供应装置 | |
CN102324840B (zh) | 电荷泵及工作方法 | |
CN105515352A (zh) | 一种用于mtca机框的双输入电源系统 | |
CN101924465B (zh) | 多模式电压增益的电荷泵电路及其实现方法 | |
CN106611924A (zh) | 一种通信设备、转接装置及通信系统 | |
CN107749713A (zh) | 负载响应改善单元、开关型功率变换器及其控制方法 | |
CN103904885A (zh) | 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法 | |
CN106940685A (zh) | Rs232‑485无源转换器的供电电路 | |
CN104578852B (zh) | 太阳能光伏电源转换系统及其操作方法 | |
CN201805409U (zh) | Fpga系统的复位电路 | |
CN105515081A (zh) | 稳定输出型汽车电源供电系统 | |
CN203455695U (zh) | 开关量输入与输出扩展模块 | |
CN205453491U (zh) | 基于dc/dc变换模块的双向dc/dc变换器装置 | |
CN203930566U (zh) | 一种船用通信设备电源电路 | |
CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
KR101139135B1 (ko) | I2c 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 | |
CN107040133B (zh) | 电荷泵 | |
CN106054745A (zh) | 一种基于iic总线实现数字i/o输出扩展的电路 | |
CN207781207U (zh) | 钳位休眠定态逻辑电路、半导体存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |