CN103901253A - 一种微电流检测电路 - Google Patents

Abstract

本发明涉及电子电路技术领域，具体是涉及一种高速微电流检测电路。本发明的微电流检测电路，包括依次连接的光电二极管、跨阻放大器、电平移位电路、差动放大器、比较器和缓冲器。本发明的有益效果为，可以将延迟时间降低至10ns之内，同时能够有效避免由于扰动对参考电路与探测电路影响的不同，导致电路误触发，还能对电压信号整形，使速率进一步得到提高并且提高对负载的驱动能力。本发明尤其适用于高速微电流检测电路。

Description

一种微电流检测电路

技术领域

本发明涉及电子电路技术领域，具体的说是涉及一种高速微电流检测电路。

背景技术

在高速光纤通信中，光电二极管接收到光后产生微弱电流信号，前级电路将其转化为电压信号并进行放大输出。前级的微电流检测电路的性能对其有着至关重要的影响。其核心是通过跨阻放大器检测光电管产生的微小电流，将其转换为电压信号放大输出。跨阻放大器是前级检测电路的关键结构，为避免信号受后级噪声的影响而增加误码率，通常前级放大器需要较高的增益。另一方面，微电流检测电路需要较高的响应速度，因此需要合适的带宽性能。而传统的微电流检测器中，由于光电二极管寄生电容大，不能隔离输入电容，因此存在增益和带宽不够大的问题。

发明内容

本发明所要解决的，就是针对上述的传统微电流检测器存在的问题，提出一种高增益，高带宽，低功耗的高速微电流检测电路。

本发明解决上述技术问题所采用的技术方案是：一种微电流检测电路，如图1所示，包括依次连接的光电二极管、跨阻放大器、电平移位电路、差动放大器、比较器和缓冲器；

如图2所示，所述跨阻放大器由电阻R1、R2、R3、R4和NMOS管M1、M2构成；M1的漏极通过R1接电源VDD，其栅极依次通过R3、R4接地VSS，其源极接地VSS；M2的栅极接M1的漏极，其漏极通过R2接电源VDD,其源极通过R4接地VSS；

所述光电二极管的负极接电源VDD，其正极接M1的栅极；

所述电平移位电路由PMOS管M3、M4、M5、M6、M8、M9和NMOS管M7、M10构成；M3、M4、M5和M6的源极接电源VDD，M3、M4、M5和M6的栅极互连，M3的栅极和漏极互连，M3的漏极接M7的漏极；M7的源极接地VSS，其栅极接M1和M9的栅极；M4的漏极接M8的源极；M8的栅极接M2的源极，其漏极接地VSS；M5的漏极接M9的源极；M9的漏极接地VSS；M6的漏极接M10的漏极和栅极，M10的源极接地VSS；

所述差动放大器由依次连接的第一级放大器、第二级放大器和第三级放大器构成，其中第一级放大器由电阻R5、R6和NMOS管M11、M12、M13构成；M12的漏极通过R5接电源VDD，其栅极接M5的漏极和M9的源极；M13的漏极通过R6接电源VDD，其栅极接M4的漏极和M8的源极；M12和M13的源极共同接M11的漏极；M11的栅极接M10的栅极，其源极接地VSS；

第二级放大器由电阻R7、R8和NMOS管M14、M15、M16构成；M15的漏极通过R7接电源VDD，其栅极接M12的漏极；M16漏极通过R8接电源VDD，其栅极接M8的源极；M15和M16的源极共同接M14的漏极；M14的栅极接M10和M11的栅极，其源极接地VSS；

第三级放大器由电阻R9、R10和NMOS管M17、M18、M19构成；M18的漏极通过R9接电源VDD，其栅极接M15的漏极；M19的漏极通过R10接电源VDD，其栅极接M16的漏极；M18和M19的源极共同接M17的漏极；M17的栅极接M14、M10和M11的栅极，其源极接地VSS；

比较器的正向输入端接M18的漏极、反向输入端接M19的漏极、输出端接缓冲器。

本发明的有益效果为，可以将延迟时间降低至10ns之内，同时能够有效避免由于扰动对参考电路与探测电路影响的不同，导致电路误触发，还能对电压信号整形，使速率进一步得到提高并且提高对负载的驱动能力。

附图说明

图1是本发明的微电流监测电路的逻辑结构示意框图；

图2是本发明的微电流监测电路的电路结构示意图；

图3是前级跨阻放大器的小信号等效原理示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

如图1所示，本发明的微电流检测电路，包括依次连接的光电二极管、跨阻放大器、电平移位电路、差动放大器、比较器和缓冲器。

如图2所示，所述跨阻放大器由电阻R1、R2、R3、R4和NMOS管M1、M2构成；M1的漏极通过R1接电源VDD，其栅极依次通过R3、R4接地VSS，其源极接地VSS；M2的栅极接M1的漏极，其漏极通过R2接电源VDD,其源极通过R4接地VSS；

所述光电二极管的负极接电源VDD，其正极接M1的栅极；

所述电平移位电路由PMOS管M3、M4、M5、M6、M8、M9和NMOS管M7、M10构成；M3、M4、M5和M6的源极接电源VDD，M3、M4、M5和M6的栅极互连，M3的栅极和漏极互连，M3的漏极接M7的漏极；M7的源极接地VSS，其栅极接M1和M9的栅极；M4的漏极接M8的源极；M8的栅极接M2的源极，其漏极接地VSS；M5的漏极接M9的源极；M9的漏极接地VSS；M6的漏极接M10的漏极和栅极，M10的源极接地VSS；

所述差动放大器由依次连接的第一级放大器、第二级放大器和第三级放大器构成，其中第一级放大器由电阻R5、R6和NMOS管M11、M12、M13构成；M12的漏极通过R5接电源VDD，其栅极接M5的漏极和M9的源极；M13的漏极通过R6接电源VDD，其栅极接M4的漏极和M8的源极；M12和M13的源极共同接M11的漏极；M11的栅极接M10的栅极，其源极接地VSS；

第二级放大器由电阻R7、R8和NMOS管M14、M15、M16构成；M15的漏极通过R7接电源VDD，其栅极接M12的漏极；M16漏极通过R8接电源VDD，其栅极接M8的源极；M15和M16的源极共同接M14的漏极；M14的栅极接M10和M11的栅极，其源极接地VSS；

第三级放大器由电阻R9、R10和NMOS管M17、M18、M19构成；M18的漏极通过R9接电源VDD，其栅极接M15的漏极；M19的漏极通过R10接电源VDD，其栅极接M16的漏极；M18和M19的源极共同接M17的漏极；M17的栅极接M14、M10和M11的栅极，其源极接地VSS；

比较器的正向输入端接M18的漏极、反向输入端接M19的漏极、输出端接缓冲器。

本发明的工作原理为：

1、静态工作点

如图2所示，对于跨阻放大器TIA，静态工作时R3上不经过电流，所以M1管电流为 $I_{d1}=\frac{V_{\mathrm{DD}}-V_{\mathrm{gs}1}-V_{\mathrm{gs}2}}{R_1},$ M2管为 $I_{d2}=\frac{V_{\mathrm{gs}1}}{R_4}.$ 将 $V_{\mathrm{gs}1}=\sqrt{\frac{{2I}_{d1}}{{\mathrm{\β}}_1}}+V_{\mathrm{th}1}$ 和 $V_{\mathrm{gs}2}=\sqrt{\frac{{2I}_{d2}}{{\mathrm{\β}}_2}}+V_{\mathrm{th}2}$ 代入上述两式中，可得到

$\left\{\begin{array}{c}{I}_{d1}=\frac{1}{R_1}(V_{\mathrm{DD}}-\sqrt{\frac{{2I}_{d1}}{{\mathrm{\β}}_1}}-V_{\mathrm{th}1}-\sqrt{\frac{{2I}_{d2}}{{\mathrm{\β}}_2}}-V_{\mathrm{th}2})\\ I_{d2}=\frac{1}{R_4}(\sqrt{\frac{{2I}_{d1}}{{\mathrm{\β}}_1}}+V_{\mathrm{th}1})\end{array}\right.$

其中I_d1和I_d2分别为M1管和M2管的静态电流，V_gs1和V_gs2分别为M1管和M2管的栅源电压，V_th1和V_th2分别为M1管和M2管的阈值电压，β₁和β₂分别为M1管和M2管的β因子， $=\mathrm{\μ}{C}_{\mathrm{OX}}\frac{W}{L}.$

由这两个表达式可以看出，通过设置R1，R2和R4的阻值及晶体管参数可以保证静态工作点稳定，M1管和M2管工作在饱和区。

由于跨阻放大器的静态输出电压较小，不在差动放大器的共模输入范围之内，因此不能直接输入到差动放大器，先将输出电压信号通过源随器构成的电平移位电路，将电压抬升至差动放大器的共模输入范围之内，并进行三级预放大，每一级放大都完全匹配并且增益较低，带宽大，从而提高响应速度。

为了使三级差动放大器完全匹配，且避免对额外电流源的要求。本发明巧妙地使用了TIA电路中M1晶体管的栅极为差动放大器提供偏置电流。以第一级差动预放大器为例，假设第一级差动放大器的尾电流源的M11和M1的宽长比比例为K，则第一级差动放大器的尾电流

$I_{M11}={\mathrm{KI}}_{d1}=K\frac{V_{\mathrm{DD}}-V_{\mathrm{gs}1}-V_{\mathrm{gs}2}}{R_1}$

$V_{+}=V_{-}=\frac{1}{2}{I}_{M11}\×R_{\mathrm{5,6}}$

其中I_M11是M11管的静态电流，I_d1是M1管的静态电流，R_5,6是指电阻R₅或者R₆，V_gs1和V_gs2分别为M1管和M2管的栅源电压。

通过设置电阻的值将静态工作点设置在VDD/2。三级级联的差分放大器采用相同结构，则可以保证所有放大电路的工作点相同，提高抗干扰能力与速度。

2.跨阻增益

图3为前级跨阻放大器的小信号等效原理图，对其分析可得到方程

$\left\{\begin{array}{c}{\mathrm{\υ}}_X=[g_{m2}({\mathrm{\υ}}_Y-{\mathrm{\υ}}_X)-i_{\mathrm{in}}]R_4\\ {\mathrm{\υ}}_Y=g_{m1}({\mathrm{\υ}}_X-i_{\mathrm{in}}{R}_3)R_1\end{array}\right.$

其中υ_X和υ_Y分别表示X和Y点的小信号电压，g_m1和g_m2分别表示M1管和M2管的跨导，i_in表示小信号输入电流。

可求出前级跨阻放大器电路闭环增益为

$A_{F,\mathrm{CL}}=\frac{{\mathrm{\υ}}_X}{i_{\mathrm{in}}}=\frac{R_1+g_{m1}{g}_{m2}{R}_1{R}_3{R}_4}{g_{m1}{g}_{m2}{R}_1{R}_4-g_{m2}{R}_4-1}\≈R_3$

从跨阻放大器输出的电压经过各级预放大处理，包括三级差动放大器以及高速比较器，实现了高增益。由于差动放大器输出是双端信号，通过双端转单端的高速比较器将其转为单端输出。为了提高对负载的驱动能力，输出信号最后通过反相器链输出。

3.环路稳定性及带宽分析

对于其环路稳定性，在输入端断环，分析其环路增益,其中C₁为输入端的电容，可视为光电管的寄生电容。C_Y为电路图2中Y点的寄生电容，可视为M1管栅漏电容C_gd1和M2管栅源电容C_gs2之和。

$\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}}=\frac{g_{m1}{g}_{m2}{R}_1{R}_3{R}_4}{({\mathrm{sR}}_1{C}_Y+1)({\mathrm{sR}}_3{C}_1+1)({\mathrm{sR}}_3{R}_4{C}_1+R_3+R_4+g_{m2}{R}_3{R}_4)}$

从表达式中可以看出主极点

次极点

次极点 $s_3=-\frac{R_3+R_4+g_{m2}{R}_3{R}_4}{R_3{R}_4{C}_1},$ 低频增益A₀=g_m1R₁。

可知，增益带宽积

通过设置GBW小于次极点s₂，即可保证环路处于稳定。由于输出节点X的寄生电容非常小，该节点产生的次极点在GBW之外，对环路稳定性没有影响。合理的设置R3值，可保证电路具有高增益且环路稳定。

4.工作过程

当光电管上有光照时，光电管产生电流，在前级跨阻放大器输出节点X点上产生该电流与跨阻R3乘积的电压差。若将电压差通过PMOS差分放大器放大输出，增益较小，因此采用NMOS差分放大器结构。为满足共模输入范围的要求，将前级产生的电压经过电平移位预处理后输入到差分对。在应用中可使用多级电压放大来满足需要，并且在输出端增加两级级联反相器链，用来增加电路的驱动能力。

Claims (1)

1.一种微电流检测电路，其特征在于，包括依次连接的光电二极管、跨阻放大器、电平移位电路、差动放大器、比较器和缓冲器；

所述跨阻放大器由电阻R1、R2、R3、R4和NMOS管M1、M2构成；M1的漏极通过R1接电源VDD，其栅极依次通过R3、R4接地VSS，其源极接地VSS；M2的栅极接M1的漏极，其漏极通过R2接电源VDD,其源极通过R4接地VSS；

所述光电二极管的负极接电源VDD，其正极接M1的栅极；

所述电平移位电路由PMOS管M3、M4、M5、M6、M8、M9和NMOS管M7、M10构成；M3、M4、M5和M6的源极接电源VDD，M3、M4、M5和M6的栅极互连，M3的栅极和漏极互连，M3的漏极接M7的漏极；M7的源极接地VSS，其栅极接M1和M9的栅极；M4的漏极接M8的源极；M8的栅极接M2的源极，其漏极接地VSS；M5的漏极接M9的源极；M9的漏极接地VSS；M6的漏极接M10的漏极和栅极，M10的源极接地VSS；

所述差动放大器由依次连接的第一级放大器、第二级放大器和第三级放大器构成，其中第一级放大器由电阻R5、R6和NMOS管M11、M12、M13构成；M12的漏极通过R5接电源VDD，其栅极接M5的漏极和M9的源极；M13的漏极通过R6接电源VDD，其栅极接M4的漏极和M8的源极；M12和M13的源极共同接M11的漏极；M11的栅极接M10的栅极，其源极接地VSS；

第二级放大器由电阻R7、R8和NMOS管M14、M15、M16构成；M15的漏极通过R7接电源VDD，其栅极接M12的漏极；M16漏极通过R8接电源VDD，其栅极接M8的源极；M15和M16的源极共同接M14的漏极；M14的栅极接M10和M11的栅极，其源极接地VSS；

第三级放大器由电阻R9、R10和NMOS管M17、M18、M19构成；M18的漏极通过R9接电源VDD，其栅极接M15的漏极；M19的漏极通过R10接电源VDD，其栅极接M16的漏极；M18和M19的源极共同接M17的漏极；M17的栅极接M14、M10和M11的栅极，其源极接地VSS；

比较器的正向输入端接M18的漏极、反向输入端接M19的漏极、输出端接缓冲器。