CN103885904B - 一种便携式主站的数据存储系统及方法 - Google Patents

一种便携式主站的数据存储系统及方法 Download PDF

Info

Publication number
CN103885904B
CN103885904B CN201410152384.9A CN201410152384A CN103885904B CN 103885904 B CN103885904 B CN 103885904B CN 201410152384 A CN201410152384 A CN 201410152384A CN 103885904 B CN103885904 B CN 103885904B
Authority
CN
China
Prior art keywords
data
bus
register
write
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410152384.9A
Other languages
English (en)
Other versions
CN103885904A (zh
Inventor
高峰
朱旻捷
唐丹红
朱伟民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Shanghai Electric Power Co Ltd
Original Assignee
State Grid Shanghai Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Shanghai Electric Power Co Ltd filed Critical State Grid Shanghai Electric Power Co Ltd
Priority to CN201410152384.9A priority Critical patent/CN103885904B/zh
Publication of CN103885904A publication Critical patent/CN103885904A/zh
Application granted granted Critical
Publication of CN103885904B publication Critical patent/CN103885904B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种便携式主站的数据存储系统及方法，任务执行CPU通过数据写总线将数据输送至写数据寄存器；写数据寄存器将数据输送至数据共享总线；读数据寄存器从数据共享总线获取数据后，通过数据读总线将数据输送至任务执行CPU；任务执行CPU通过指令写总线将指令输送至写指令寄存器；写指令寄存器将指令输送至指令共享总线；读指令寄存器从指令共享总线获取指令后，通过指令读总线将指令输送至任务执行CPU。本发明中数据指令的读写过程都有逆向的检查路径，并且数据读写、指令读写总线分开，实现了便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。

Description

一种便携式主站的数据存储系统及方法
技术领域
本发明属于电子电路领域，尤其涉及一种便携式主站的数据存储系统及方法。
背景技术
在便携式主站系统的设计中，采用的是多任务实时控制架构，这种架构主要依赖精确的时钟分时电路来完成的。这就要求任务数据存储的相对稳定。
在实际现场环境中，由于受到工况环境中的电磁干扰和高频电路的本身干扰，时钟定时往往会产生偏差，造成定时不稳定，引起事件任务工作状态的不稳定，严重时会引起整个便携式主站系统的崩溃。
在这种情况下，必须在定时电路中引入并行状态处理机制，依靠稳定的双口缓冲，定时分配任务。
发明内容
本发明的目的在于提供一种便携式主站的数据存储系统及方法，来实现便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。
实现上述目的的一个技术方案是：提供一种便携式主站的数据存储系统，其包括：任务执行CPU、写数据寄存器、读数据寄存器、写指令寄存器和读指令寄存器；
其中，任务执行CPU通过数据写总线连接写数据寄存器；写数据寄存器通过数据共享总线连接读数据寄存器；读数据寄存器通过数据读总线连接任务执行CPU；
任务执行CPU还通过指令写总线连接写指令寄存器；写指令寄存器通过指令共享总线连接读指令寄存器；读指令寄存器通过指令读总线连接任务执行CPU。
实现上述目的的另一个技术方案是：提供一种便携式主站的数据存储方法，其中：
任务执行CPU通过数据写总线，将数据输送至写数据寄存器；写数据寄存器将数据输送至数据共享总线；读数据寄存器从数据共享总线获取数据后，通过数据读总线将数据输送至任务执行CPU进行检查；
任务执行CPU通过指令写总线，将指令输送至写指令寄存器；写指令寄存器将指令输送至指令共享总线；读指令寄存器从指令共享总线获取指令后，通过指令读总线将指令输送至任务执行CPU进行检查。
由于采用了本发明提供的一种便携式主站的数据存储系统及方法，数据及指令的读、写过程都有逆向的检查路径，并且数据读写、指令读写总线分开，因此实现了便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。
附图说明
图1是本发明的结构示意图。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参照图1，图中给出了一种便携式主站的数据存储系统，包括：任务执行CPU、写数据寄存器、读数据寄存器、写指令寄存器和读指令寄存器。
其中，任务执行CPU通过数据写总线连接写数据寄存器；写数据寄存器通过数据共享总线连接读数据寄存器；读数据寄存器通过数据读总线连接任务执行CPU；
任务执行CPU还通过指令写总线连接写指令寄存器；写指令寄存器通过指令共享总线连接读指令寄存器；读指令寄存器通过指令读总线连接任务执行CPU。
基于上述系统，本发明的便携式主站的数据存储方法中，任务执行CPU通过数据写总线输入数据至写数据寄存器，写数据寄存器的数据输出给数据共享总线，数据共享总线的数据输入读数据寄存器，读数据寄存器输出数据至任务执行CPU；
任务执行CPU通过指令写总线输入指令至写指令寄存器，写指令寄存器的指令输出给指令共享总线，指令共享总线的指令输入读指令寄存器，读指令寄存器输出指令至任务执行CPU。
本发明的工作原理是：应用数据读写总线和指令读写总线分开并行处理和逆向检查的工作原理，从而通过提供的一种便携式主站的数据存储系统及方法，实现了便携式主站系统数据存储的相对稳定，具有效率高，性能好、成本低的优点。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。

Claims (2)

1.一种便携式主站的数据存储系统，其特征在于，包括：任务执行CPU、写数据寄存器、读数据寄存器、写指令寄存器和读指令寄存器；
其中，任务执行CPU通过数据写总线连接写数据寄存器；写数据寄存器通过数据共享总线连接读数据寄存器；读数据寄存器通过数据读总线连接任务执行CPU；
任务执行CPU还通过指令写总线连接写指令寄存器；写指令寄存器通过指令共享总线连接读指令寄存器；读指令寄存器通过指令读总线连接任务执行CPU。
2.一种便携式主站的数据存储方法，其特征在于，
任务执行CPU通过数据写总线，将数据输送至写数据寄存器；写数据寄存器将数据输送至数据共享总线；读数据寄存器从数据共享总线获取数据后，通过数据读总线将数据输送至任务执行CPU进行检查；
任务执行CPU通过指令写总线，将指令输送至写指令寄存器；写指令寄存器将指令输送至指令共享总线；读指令寄存器从指令共享总线获取指令后，通过指令读总线将指令输送至任务执行CPU进行检查。
CN201410152384.9A 2014-04-16 2014-04-16 一种便携式主站的数据存储系统及方法 Expired - Fee Related CN103885904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410152384.9A CN103885904B (zh) 2014-04-16 2014-04-16 一种便携式主站的数据存储系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410152384.9A CN103885904B (zh) 2014-04-16 2014-04-16 一种便携式主站的数据存储系统及方法

Publications (2)

Publication Number Publication Date
CN103885904A CN103885904A (zh) 2014-06-25
CN103885904B true CN103885904B (zh) 2017-11-28

Family

ID=50954805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410152384.9A Expired - Fee Related CN103885904B (zh) 2014-04-16 2014-04-16 一种便携式主站的数据存储系统及方法

Country Status (1)

Country Link
CN (1) CN103885904B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841270A (zh) * 2005-04-01 2006-10-04 北京清华同方微电子有限公司 一种用于智能卡仿真调试系统的接口

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519883A (en) * 1993-02-18 1996-05-21 Unisys Corporation Interbus interface module
US6282144B1 (en) * 2000-03-13 2001-08-28 International Business Machines Corporation Multi-ported memory with asynchronous and synchronous protocol
US8127087B2 (en) * 2009-02-12 2012-02-28 International Business Machines Corporation Memory controller for improved read port selection in a memory mirrored system
CN102043750B (zh) * 2010-12-13 2013-05-01 青岛海信信芯科技有限公司 一种微处理器总线结构及微处理器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841270A (zh) * 2005-04-01 2006-10-04 北京清华同方微电子有限公司 一种用于智能卡仿真调试系统的接口

Also Published As

Publication number Publication date
CN103885904A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US20140181365A1 (en) Techniques to Configure a Solid State Drive to Operate in a Storage Mode or a Memory Mode
US9301086B2 (en) Data transmission system and method for bluetooth interface
WO2007087507A3 (en) Firmware socket module for fpga-based pipeline processing
US20150067223A1 (en) Hot swappable memory motherboard
CN105630524A (zh) 网页文本解析方法、装置和移动终端
MX2021009159A (es) Manejo de una instruccion de almacenamiento de entrada/salida.
CN107391429A (zh) 一种cpu+gpu+fpga的设计方法
MX2017014472A (es) Metodo implementado por computador que expone aplicaciones tipo software a partir de especificaciones de diseño.
CN105335309A (zh) 一种数据传输方法及计算机
ZA202105522B (en) Handling an input/output store instruction
CN104090519A (zh) 一种与plc扩展模块通信的系统及实现方法
CN103810018A (zh) 一种组件化、参数化仿真模型的设计方法
CN107851027A8 (zh) 数据处理系统
CN103885904B (zh) 一种便携式主站的数据存储系统及方法
CN104123122A (zh) 一种非相似三余度飞控计算机的非相似余度软件开发方法
CN104636089A (zh) 一种基于nvme技术的国产处理器服务器性能加速方法
EP3234768B1 (en) System and method for fast modification of register content
CN102542525B (zh) 一种信息处理设备以及信息处理方法
CN103389893A (zh) 一种配置寄存器读写方法及装置
CN103577110A (zh) 片上系统及片上系统的读写方法
JP5920842B2 (ja) シミュレーション装置、シミュレーション方法、およびプログラム
CN105138471B (zh) 镜像过程处理方法和装置
CN107885690A (zh) Spi交换系统及其控制方法
CN108228708B (zh) 大数据etl系统及其调度方法
CN102520910B (zh) 适应低延迟或高吞吐要求的协处理器指令执行方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171128

Termination date: 20200416