JP5920842B2 - シミュレーション装置、シミュレーション方法、およびプログラム - Google Patents

シミュレーション装置、シミュレーション方法、およびプログラム Download PDF

Info

Publication number
JP5920842B2
JP5920842B2 JP2013246498A JP2013246498A JP5920842B2 JP 5920842 B2 JP5920842 B2 JP 5920842B2 JP 2013246498 A JP2013246498 A JP 2013246498A JP 2013246498 A JP2013246498 A JP 2013246498A JP 5920842 B2 JP5920842 B2 JP 5920842B2
Authority
JP
Japan
Prior art keywords
logical
simulation
processes
execution
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013246498A
Other languages
English (en)
Other versions
JP2015106179A (ja
Inventor
石川 達也
石川  達也
アシム ムナワー
アシム ムナワー
周一 清水
周一 清水
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation, インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation filed Critical インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
Priority to JP2013246498A priority Critical patent/JP5920842B2/ja
Publication of JP2015106179A publication Critical patent/JP2015106179A/ja
Application granted granted Critical
Publication of JP5920842B2 publication Critical patent/JP5920842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Description

本発明は、シミュレーション装置、シミュレーション方法、およびプログラムに関する。

従来、自動車、ロボット、および飛行機等の大規模な電子制御システムを、高価なエミュレーション用ハードウェアを用いることなく、例えば、MATLAB(登録商標)/SimuLink(登録商標)等のシミュレーション・モデリング・システムによって、シミュレーション・プログラムを生成してシミュレーションを実行していた。この場合、シミュレーション対象の電子制御システムを、複数の機能ブロックにモデル化し、各機能ブロックを並列実行させて実行速度を向上させることが知られていた(例えば、特許文献1および非特許文献1、2参照)。
[特許文献1] 国際公開第2013/084654号
[非特許文献1] Alois Ferscha, Satish K. Tripathi, "Parallel and Distributed Simulation of Discrete Event Systems" ,the University of Maryland Computer Science Department; CS-TR-3336, 15-Oct-1998
[非特許文献2] Vikas Jha, Rajive Bagrodia, "Simultaneous events and lookahead in simulation protocols", Journal ACM Transactions on Modeling and Computer Simulation, Volume 10 Issue 3, July 2000

しかしながら、このような機能ブロックを並列実行させる場合、限られた条件でなければ、互いの機能ブロック間のメッセージ送信を最小にしつつ、並列処理を効率的に実行させるシミュレーション・プログラムを生成することが困難であった。特に、複数の機能ブロック間の一部に、一方向の通信はあるが逆方向の通信がない場合等は、並列処理を効率よく実行するシミュレーション・プログラムを生成することができなかった。

本発明の第1の態様においては、シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスを並行実行するシミュレーション装置であって、複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する条件生成部と、制約条件を満たし、かつ複数の論理プロセス間におけるメッセージの通信オーバーヘッドを最小化する最適化問題を解いて複数の論理プロセスの初期時間シフトおよび複数の論理プロセス間における先行実行時間を得るソルバー部と、を備えるシミュレーション装置、シミュレーション方法、およびプログラムを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る論理プロセスおよび当該論理プロセスの動作の一例を示す。 本実施形態に係る論理プロセスおよび初期シフト期間がある場合の論理プロセスの第1の動作例を示す。 本実施形態に係る論理プロセスおよび初期シフト期間がある場合の論理プロセスの第2の動作例を示す。 本実施形態に係るシミュレーション装置100の構成例を示す。 本実施形態に係るシミュレーション装置100の動作フローの一例を示す。 本実施形態に係る3つの論理プロセスを備える第1の構成例を示す。 本実施形態に係る4つの論理プロセスを備える構成例を示す。 本実施形態に係る3つの論理プロセスを備える第2の構成例を示す。 本実施形態に係るシミュレーション装置100として機能するコンピュータ1900のハードウェア構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図1は、本実施形態に係る論理プロセスおよび当該論理プロセスの動作の一例を示す。図1は、AおよびBで示す2つの論理プロセスでシミュレーションを実行する構成を示す。各論理プロセスは、シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した機能ブロックであり、シミュレーション・モデリング・ツールは、このような機能ブロックを配置して処理の流れを指定する。

それぞれの論理プロセスは、和および積等の基本演算、論理演算、積分等の数式処理、条件分岐、並びにソフトウエア・コードの呼び出し等の機能を有し、一例として、シミュレーションの実行単位を示す。例えば、論理プロセスAおよびBは、それぞれ自動車のエンジン、トランスミッション、または電子制御ユニット等の動作をシミュレートする論理プロセスであり、互いにメッセージを通知しながら相互に連携して動作する。

これに加え、論理プロセスが通知するメッセージは、一例として、受信側の論理プロセスの先行実行を許可するメッセージを含む。また、当該メッセージには、時間情報が付加されてよい。この場合、当該時間情報は、受信側の論理プロセスの先行実行を終了すべき時刻でよく、これに代えて、受信側の論理プロセスが先行実行を許可された期間の情報であってもよい。

ここで、メッセージに付加された時間情報は、例えば、送信側および受信側の論理プロセス間に生じる伝達遅延に応じて予め定められる。ここで、当該伝達遅延は、論理プロセスの制御対象となる機能同士の間で、状態、コマンド/制御等が伝搬するのに要する時間に応じて決めることができる。

また、当該受信側の論理プロセスが先行実行を許可された期間は、論理プロセスがタイマー機能等を用いて処理を実行する場合、送信側の論理プロセスがタイマーにセットする時刻および/または受信側の論理プロセスがアラームを発生する時刻に応じて予め定められてよい。また、当該期間は、受信側の論理プロセスが許容する遅延時間の範囲に応じて予め定められてもよい。

本実施形態の各論理プロセスのうち、シミュレーションの実行開始時点から先行して処理を開始した論理プロセスは、予め定められた初期シフト期間の経過時点で、対応する論理プロセスに先行実行を許可するメッセージを送信する。また、実行開始時点で先行実行していない他の論理プロセスは、実行開始時点において対応する論理プロセスに先行実行を許可するメッセージを送信する。

それぞれの論理プロセスは、先行実行を許可するメッセージを受け取ったことに応じて、対応する動作を先行実行する。そして、各論理プロセスは、メッセージに付加された時間情報に応じた期間が終了すると、対応する論理プロセスに先行実行を許可するメッセージを送信する。

また、各論理プロセスは、先行実行を許可する次のメッセージを受け取っている場合、対応する次の動作を実行し、当該次のメッセージを受け取っていない場合、当該次のメッセージを受け取るまで待機状態となる。このように、複数の論理プロセス間でメッセージを送信しつつ同期を取ってシミュレーションを進行させる方法は、例えば非特許文献1等で知られており、送信するメッセージをnull(ヌル)メッセージと呼ぶ。

図1は、論理プロセスAおよびBの論理プロセス間の通信について、送信および受信の時間差をタイムラグ(時間ずれ)として模式的に示した例である。図中のL'ABは、AからBへのメッセージ通知のタイムラグ(即ち、論理プロセスBに対して実行を許可する最先の時刻である先行実行時間)であり、L'BAは、BからAへのメッセージ通知のタイムラグである。

ここで、L'ABおよびL'BAが共に0の場合(L'AB=L'BA=0)、互いにタイムラグがなしとなり、論理プロセスAおよびBは、並列実行できない強連成の構成となる。この場合、論理プロセスAおよびBは、異なる論理プロセスに分けることはできず、単一のシミュレータとして計算することになる。

L'ABおよびL'BAが共に0ではない場合(L'AB≠0、L'BA≠0)、一例として、L'ABおよびL'BAの最大公約数の時間ステップで同期処理を行うことにより、最大公約数の時間は並列動作で時間誤差を生じない連成シミュレーションを実行することができる。

L'ABおよびL'BAのいずれか一方が0の場合、例えば、L'BAが0の場合(L'AB≠0、L'BA=0)、論理プロセスAは、論理プロセスBからのメッセージを受け取るまで待機の状態を継続させることになる。この場合、論理プロセスAおよびBは、交互にシーケンシャル実行することになる。

図1のシミュレーション時間および実行時間は、横軸を時間軸として、このようなシーケンシャル動作の例を示す。図中のシミュレーション時間は、論理プロセスAおよびBの間のメッセージのやりとりを矢印で示す。例えば、論理プロセスBからAへと横軸に対して垂直上向きに示す矢印は、タイムラグが0のメッセージを論理プロセスBが論理プロセスAへと送信することを示す。

また、論理プロセスAからBへと横軸に対して斜めに示す矢印は、タイムラグが0以上(本例ではL'AB)のメッセージを論理プロセスAがBへ送信することを示す。そして、各メッセージは、対応する各矢印において、矢の先端位置まで論理プロセスの処理の実行を許可することを意味する。

また、図中の実行時間は、各論理プロセスが実際の時間軸において、シミュレーションを実行している期間を四角形で示し、待機状態となっている期間を矢印で示す。即ち、各論理プロセスの四角形が、時間軸上で重なり合っている期間が並列動作している期間に相当する。

論理プロセスAおよびBは、一例として、開始時点で互いに相手側へとメッセージを送信して同期を取る。論理プロセスAからBへの送信(図中のm1)は、L'ABのタイムラグを通知するので、論理プロセスBは、当該L'ABの時間が経過する期間B1の間、シミュレーションを実行できる。また、論理プロセスAは、論理プロセスBからL'BA=0のメッセージ(n1)を通知されているので、シミュレーションは実行できず、論理プロセスBからのメッセージを待つ待機状態となる。

そしてL'ABに相当する時間が経過すると、論理プロセスBは、シミュレーションの実行を停止し、論理プロセスAにメッセージ(n2)を送信する。当該メッセージは、経過したL'ABに相当する期間とタイムラグが0の期間(L'AB+0の期間、即ち、A1の期間)まで論理プロセスAの実行を許可するメッセージである。そして、論理プロセスBは、論理プロセスAからのメッセージを待つ待機状態となる。

論理プロセスAは、実行許可のメッセージ(n2)を受け取ったことに応じて、L'ABの時間が経過するまでの期間A1においてシミュレーションを実行する。次に、L'ABに相当する時間(すなわち、シミュレーションを開始してから2L'ABに相当する時間)が経過すると、論理プロセスAは、シミュレーションを停止する。そして、論理プロセスAは、論理プロセスBに、期間B1(=A1)とタイムラグがL'ABの期間(L'AB+L'ABの期間、即ち、B2の期間)まで論理プロセスBの実行を許可するメッセージ(m2)を送信すると共に、論理プロセスBからのメッセージを待つ待機状態となる。

待機状態だった論理プロセスBは、論理プロセスAからのメッセージ(m2)に応じて、期間B2の間、シミュレーションを実行する。そして期間B2が経過すると、論理プロセスBは、シミュレーションの実行を停止し、論理プロセスAにA2の期間だけ論理プロセスAの実行を許可するメッセージ(n3)を送信すると共に、論理プロセスAからのメッセージを待つ待機状態となる。

論理プロセスAおよびBは、このような動作を繰り返して、同期を取りつつシミュレーションを実行することができるが、並列実行していないので、実行時間を高速にすることはできない。そこで、全体のシミュレーションを開始する前に、予め定められた時間を初期時間シフトとして、予め定められた論理プロセスを先行して実行させ、各論理プロセスを並列実行させる。

図2は、本実施形態に係る論理プロセスおよび初期シフト期間がある場合の論理プロセスの第1の動作例を示す。図2は、図1と同様に、論理プロセスAおよびBでシミュレーションを実行する構成であり、L'BAが0の場合(L'AB≠0、L'BA=0)を説明する。

また、本実施形態において、論理プロセスAの初期時間シフトをS、論理プロセスBの初期時間シフトをSとし、初期シフト期間を、S−S=(L'BA−L'AB)/2とした例を説明する。ここで、論理プロセスの初期時間シフトとは、予め定められた基準時間から当該論理プロセスがシミュレーション処理を開始するまでの時間である。

したがって、論理プロセスAおよびBの初期シフト期間(S−S)は、論理プロセスAの処理開始時刻と論理プロセスBの処理開始時刻の差となる。例えば、図1で説明した論理プロセスAおよびBの初期シフト期間(S−S)は0であり、2つの論理プロセスは略同時に処理を開始する。

図2において、L'BA=0であるから、S−S=L'AB/2となり、論理プロセスBは、当該初期シフト期間(L'AB/2)だけ論理プロセスAに先行してシミュレーションを実行することになる。即ち、論理プロセスBは、論理プロセスAのシミュレーションの実行開始時点から先行して処理を開始する(期間B0)。また、論理プロセスAは、開始時点で相手側の論理プロセスBへと期間B1まで処理を進めるメッセージを送信すると共に、論理プロセスBからのメッセージを待つ待機状態となる。

論理プロセスBは、メッセージを受け取ったことに応じてシミュレーションを開始し、初期シフト期間(L'AB/2)に相当する時間が経過すると、論理プロセスAの期間A1までの実行を許可するメッセージを送信する。また、論理プロセスBは、この時点において、許可されたタイムラグL'ABに相当する時間は経過していないので、シミュレーションの実行を継続する(期間B1に移行する)。

論理プロセスAは、実行許可のメッセージを受け取ったことに応じて、L'AB/2の時間が経過するまでの期間A1においてシミュレーションを実行する。シミュレーション開始からL'ABに相当する時間が経過すると、論理プロセスAは、シミュレーション実行期間A1を終了させ、論理プロセスBに、期間B2まで実行を許可するメッセージを送信する。一方、論理プロセスBは、シミュレーション実行期間B1を終了させ、論理プロセスAに、期間A2まで実行を許可するメッセージを送信すると共に、メッセージに応じて期間B2のシミュレーションを実行する。

論理プロセスAは、実行許可のメッセージを受け取ったことに応じて、期間A2のシミュレーションを実行する。シミュレーション開始から1.5×L'ABに相当する時間が経過すると、論理プロセスAは、シミュレーション実行期間A2を終了させ、論理プロセスBに、期間B3まで実行を許可するメッセージを送信する。一方、論理プロセスBは、シミュレーション実行期間B2を終了させ、論理プロセスAに、期間A3まで実行を許可するメッセージを送信すると共に、メッセージに応じて期間B3のシミュレーションを実行する。

論理プロセスAおよびBは、このような動作を繰り返して、同期を取りつつシミュレーションを並列実行することができるので、全体のシミュレーション実行時間を短縮することができる。

また、L'ABおよびL'BAが共に0ではない場合(L'AB≠0、L'BA≠0)においても、予め定められた時間を初期シフト期間として、予め定められた論理プロセスを先行して実行させることで、各論理プロセスを並列実行させる期間を増加させることができる。図3は、本実施形態に係る論理プロセスおよび初期シフト期間がある場合の論理プロセスの第2の動作例を示す。図3は、図1および図2と同様に、論理プロセスAおよびBでシミュレーションを実行する構成であり、L'ABおよびL'BAが共に0ではない場合(L'AB≠0、L'BA≠0)を説明する。

また、本実施形態においても、論理プロセスAの初期時間シフトをS、論理プロセスBの初期時間シフトをSとし、初期シフト期間を、S−S=(L'BA−L'AB)/2とした例を説明する。ここで、S−S=(L'BA−L'AB)/2>0とし(即ち、L'BA>L'AB)、論理プロセスAは、予め定められた初期シフト期間((L'BA−L'AB)/2)において、論理プロセスBに先行してシミュレーションを実行する例を説明する。

即ち、論理プロセスBが開始時点で論理プロセスAへとタイムラグL'BAに相当する期間(A1)までの実行を許可するメッセージ(n1)を送信する。また、論理プロセスAは、(L'BA−L'AB)/2が経過するまでの期間A0のシミュレーションを開始する。ここで、論理プロセスBは、論理プロセスAからのメッセージを待つ待機状態となる。

そして(L'BA−L'AB)/2に相当する時間が経過すると、論理プロセスAは、論理プロセスBのタイムラグL'ABに相当する期間(B1)までの実行を許可するメッセージ(m1)を送信する。また、この時点において、許可された期間A1に相当する時間は経過していないので、論理プロセスAは、シミュレーションの実行を継続する(期間A1に移行する)。

論理プロセスBは、実行許可のメッセージ(m1)を受け取ったことに応じて、L'AB+(L'BA−L'AB)/2(=(L'AB+L'BA)/2)の時間が経過するまでの期間(B1)までシミュレーションを実行する。論理プロセスBは、期間B1までのシミュレーションを実行すると、論理プロセスAに、期間A2までの実行を許可するメッセージ(n2)を送信する。

一方、開始時点からL'BAに相当する時間が経過すると(即ち、期間A1の開始からL'BA−(L'BA−L'AB)/2=(L'AB+L'BA)/2)の時間が経過すると、論理プロセスAは、シミュレーション実行期間A1を終了させる。そして、論理プロセスAは、論理プロセスBに、期間B2までの実行を許可するメッセージ(m2)を送信する。なお、期間A1の開始時刻と、期間B1の開始時刻は、シミュレーション開始から期間A0だけ経過した時点の略同一時刻であり、期間A1および期間B1に相当する時間はL'AB+L'BA)/2と略同一である。

したがって、論理プロセスAおよびBは、次の期間(A2およびB2)までの実行を許可するメッセージを略同時に受け取り、略同時に次の期間の処理を実行する。論理プロセスAおよびBは、このような動作を繰り返して、同期を取りつつシミュレーションを並列実行することができる。このように、予め定められた論理プロセスを先行して実行させることで、各論理プロセスを並列実行させる期間を増加させることができ、全体のシミュレーション実行時間を短縮することができる。

以上の説明において、シミュレーションを2つの論理プロセスで実行することを説明したが、同様に、3以上の論理プロセスで実行することもできる。ここで、一の論理プロセスは、他の複数の論理プロセスからそれぞれ実行を許可するメッセージを受け取ることになる。この場合、一の論理プロセスは、複数のメッセージにより許可された複数の期間のうち、最も短い時間で終了する期間までの処理が許可されたものとして、当該最短期間の処理を実行する。

以上のように、各論理プロセスの初期時間シフトをそれぞれ設定する場合、図1〜3のように、各プロセスが1対1にメッセージを送信する構造またはツリー状の構造といった、単純な通信リンクの構造であれば、それぞれの初期時間シフトを解析的に算出することができる。即ち、S−S=(L'BA−L'AB)/2、S−S=(L'CB−L'BC)/2、・・・、S−S=(L'ZR−L'RZ)/2、S=Cの連立方程式を解くことで初期時間シフトを算出できる。ここで、S=Cは、Sを初期時間シフトの計算の一時的な基準としたことを意味し、当該基準は、後の処理により正しい基準に修正することができる。

しかしながら、論理プロセス同士の接続が複雑な場合、連立方程式の数と解くべき初期時間シフトの数とが一致しない場合が生じる。例えば、初期時間シフトの数に比べて連立方程式の数が多い場合、論理プロセスの優先度が低い接続に対応する式を除去する等の処理を実行すれば、連立方程式の数と初期時間シフトの数とを一致させて解析的に方程式を解くことはできる。しかしこの場合、ユーザの経験等による判断が必要となり、一貫したアルゴリズムによって初期時間シフトを定めることができない。

また、例えば、初期時間シフトの数に比べて連立方程式の数が少ない場合(一例として、複数の論理プロセス間の一部に、一方向の接続があるが逆方向の接続がない場合)、連立方程式を解くことができないので、初期時間シフトを定めることはできなくなってしまう。即ち、初期時間シフトの数および連立方程式の数が一致しなければ、ユーザの経験等による判断、処理、および追加の情報等なしに、初期時間シフトを決定することは困難であった。

そこで、本実施形態のシミュレーション装置100は、各論理プロセスの初期時間シフトを制約付き最適化問題として定式化することにより、ユーザの経験等による判断、処理、および追加の情報等なしに、当該初期時間シフトを自動で決定する。図4は、本実施形態に係るシミュレーション装置100の構成例を示す。

シミュレーション装置100は、シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスのパラメータを決定し、当該複数の論理プロセスを並行実行する。シミュレーション装置100は、取得部110と、記憶部120と、条件生成部130と、ソルバー部140と、シミュレーション部150と、表示部160とを備える。

取得部110は、論理プロセスの情報を取得する。取得部110は、各論理プロセスにおいて、シミュレーションする内容(処理内容)、メッセージを通信する相手、メッセージ内容、メッセージを通知する場合に各論理プロセス間で生じる通信遅延(タイムラグ)等の情報を取得する。取得部110は、ユーザの入力によって論理プロセスの情報を取得してよく、これに代えて、予め定められた形式で記憶されたデータを読み出して取得してもよい。

取得部110は、ネットワーク等に接続され、シミュレーション装置100の本体とは異なる位置で論理プロセスの情報を取得し、当該ネットワークを介して本体部に取得した情報を供給してもよい。この場合、取得部110は、別の装置によって実現され、シミュレーション装置100の本体の前処理として論理プロセスの情報を取得してもよい。取得部110は、一例として、取得した論理プロセスの情報を記憶部120に供給する。

記憶部120は、取得部110に接続され、当該取得部110から受け取った論理プロセスの情報を記憶する。記憶部120は、例えば、条件生成部130の要求に応じて当該条件生成部130に、記憶した論理プロセスの情報を供給する。また、記憶部120は、シミュレーションを実行するライブラリデータおよびプログラム等を記憶してよい。また、記憶部120は、シミュレーション装置100がシミュレーションを実行する過程において生成するデータおよびプログラム等を記憶してよい。

条件生成部130は、複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する。条件生成部130は、記憶部120に接続され、各論理プロセス間で生じる通信遅延(L'XY等)の情報を受け取り、当該情報に基づく制約条件を生成する。

本実施形態の当該制約条件は、各論理プロセスが送信するnullメッセージにより許可すべき先行実行時間と、各論理プロセスの初期時間シフト(S等)とのパラメータが満たすべき条件を示す。ここで、先行実行時間は、例えば、LXY等と表わされ、最小値が0、最大値が通信遅延L'XYとなるパラメータである。そして、先行実行時間LXYは、対応する論理プロセス間(一例として、論理プロセスXに対する論理プロセスY)における、未処理のシミュレーションの一部を先に実行させる時間を示し、タイムラグ、ルックアヘッド、および/または先読み処理等の時間であってよい。

ソルバー部140は、制約条件を満たし、かつ複数の論理プロセス間におけるメッセージの通信オーバーヘッドを最小化する最適化問題を解いて複数の論理プロセスの初期時間シフトおよび複数の論理プロセス間における先行実行時間を得る。ソルバー部140は、条件生成部130に接続され、当該条件生成部130が生成した制約条件を受け取る。これに代えて、条件生成部130は、生成した制約条件を記憶部120に記憶し、ソルバー部140は、当該記憶部120に接続され、当該記憶部120から制約条件を読み出してもよい。

ソルバー部140は、より多くの論理プロセスを並行実行させ、かつ、並行実行する処理時間を増加させるようにして、メッセージの通信オーバーヘッドを最小化する。これにより、ソルバー部140は、複数の論理プロセスによるシミュレーションをコンカレントに進めさせる(すなわち、並列実行させる)初期時間シフトおよび先行実行時間を得る。ソルバー部140は、初期時間シフトおよび先行実行時間を記憶部120に記憶してよく、これに代えて、シミュレーション部150に直接供給してよい。

シミュレーション部150は、複数の論理プロセスのそれぞれを初期時間シフト分進めた時刻から開始させ、各論理プロセスから先行実行時間分の先行実行を許可するメッセージを送信させながら複数の論理プロセスを並行実行させる。シミュレーション部150は、記憶部120に接続され、各論理プロセスの情報、初期時間シフト、先行実行時間、シミュレーション実行に用いるプログラム、およびライブラリ等を読み出し、複数の論理プロセスを並行実行させてシミュレーションを実行する。

表示部160は、シミュレーション結果を表示する。表示部160は、シミュレーション部150に接続され、例えば、シミュレーションによる実行時間、並行実行時間、並行実行時間によって短縮された時間、並行実行による効率、および/または各論理プロセスの情報等を表示する。また、表示部160は、取得部110に接続され、取得部110による各論理プロセスの情報の取得状況等を表示してもよい。また、表示部160は、シミュレーション装置100がシミュレーションを実行する過程において、進行状況および進行の確認等を表示してよい。

また、表示部160は、記憶部120に接続され、ユーザ等の要求に応じて、各論理プロセスの情報、初期時間シフト、先行実行時間、シミュレーション実行に用いるプログラム、およびライブラリ等を表示してよい。以上の本実施形態のシミュレーション装置100は、複数の論理プロセスの並列性を高め、同時処理にかかるオーバーヘッドを最小に抑えつつ、後戻りなしで実行させる各論理プロセスの初期時間シフトおよび先行実行時間を自動で算出し、当該複数の論理プロセスによるシミュレーションを実行する。シミュレーション装置100の具体的な動作を次に説明する。

図5は、本実施形態に係るシミュレーション装置100の動作フローの一例を示す。まず、取得部110は、複数の論理プロセスの情報を取得する(S200)。取得部110は、論理プロセス間で送受信するメッセージの送受信先およびそれぞれの送受信に対応する通信遅延(L'AB、L'BA等)を含む情報を取得して、記憶部120に記憶する。

取得部110は、一例として、キーボード、マウス、ペンタブレット、およびタッチパッド等の入力デバイスに接続され、表示部160と連動したGUIによって、論理プロセスの情報を取得する。即ち、この場合、ユーザは、表示部160の画面上にGUIを用いて複数の機能ブロックを配置し、当該複数の機能ブロックの情報および処理の流れ等を入力する。

次に、条件生成部130は、複数の論理プロセスの情報に基づく制約条件を生成する(S210)。条件生成部130は、通信元の各論理プロセスから通信先の各論理プロセスに対するメッセージにより許可すべき先行実行時間(例えば、LAB、LBA等)を、通信元の各論理プロセスから通信先の各論理プロセスへの通信遅延(例えば、L'AB、L'BA等)以下とする制約条件を生成する。より具体的には、条件生成部130は、次式で示される制約条件を生成する。
(数1)
0≦LAB≦L'AB
0≦LBA≦L'BA

なお、(数1)式は、2つの論理プロセスAおよびBに対して条件生成部130が生成した制約条件の例を示す。このように、条件生成部130は、制約条件として、各論理プロセスに許可する先行実行時間(LAB、LBA等)を、各論理プロセスの通信遅延(L'AB、L'BA等)以下とするので、当該制約条件を満たす解(即ち、LAB、LBA等)は、各論理プロセスの通信遅延を超えることなく、安定に各プロセス間のメッセージを授受することができる。

また、条件生成部130は、先行実行時間(LAB、LBA等)および各論理プロセスの初期時間シフト(例えば、S、S等)の制約条件を生成する。条件生成部130は、一例として、次式で示される制約条件を生成する。
(数2)
−S=(LBA−LAB)/2
≧0,S≧0

(数2)式は、(数1)式と同様に、2つの論理プロセスAおよびBに対して条件生成部130が生成した制約条件の例を示す。条件生成部130は、複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの初期時間シフトの差((数2)式の例では、S−S)が、第2論理プロセスから第1論理プロセスに対する先行実行時間LBAおよび第1論理プロセスから第2論理プロセスに対する先行実行時間LABの少なくともいずれか一方に比例する式(例えば、S−S=αLBA、S−S=αLAB等)となる制約条件を、生成してもよい。この場合、条件生成部130は、例えば、比例係数αを0より大きく、1より小さい値にする。

これに代えて、条件生成部130は、第1論理プロセスおよび第2論理プロセスの初期時間シフトの差((数2)式の例では、S−S)を、第2論理プロセスから第1論理プロセスに対する先行実行時間および第1論理プロセスから第2論理プロセスに対する先行実行時間の差((数2)式の例では、LBA−LAB)より0に近付けた値とする制約条件を生成する。即ち、条件生成部130は、当該初期時間シフトの差(S−S)を、当該先行実行時間の差(LBA−LAB)に係数αを乗じた値とする式(S−S=α(LBA−LAB))として制約条件を生成する。ここで、αは、0より大きく、1より小さい係数である(0<α<1)。

この場合、条件生成部130は、例えば、第1論理プロセスおよび第2論理プロセスの初期時間シフトの差を、第2論理プロセスから第1論理プロセスに対する先行実行時間および第1論理プロセスから第2論理プロセスに対する先行実行時間の差の1/4倍から3/4倍までの範囲内とする。また、条件生成部130は、論理プロセス同士が送信待ちの状態に陥ってしまうデッドロックが生じる場合には、例えば、当該初期時間シフトの差を、当該先行実行時間の差の1/2倍に近づける等により、当該デッドロックを解消するようにしてもよい。一例として、条件生成部130は、第1論理プロセスおよび第2論理プロセスの初期時間シフトの差を、第2論理プロセスから第1論理プロセスに対する先行実行時間および第1論理プロセスから第2論理プロセスに対する先行実行時間の差の1/2倍とする制約条件を生成する。(数2)式は、条件生成部130が、初期時間シフトの差S−Sを、先行実行時間の差LBA−LABの1/2に比例する制約条件を生成した例を示す。

次に、ソルバー部140は、条件生成部130が生成した条件を満たし、複数の論理プロセスの並列性を高め、同時処理にかかるオーバーヘッドを最小に抑える最適化問題を解く(S220)。例えば、ソルバー部140は、制約条件を満たし、かつ複数の論理プロセスにおける先行実行時間の合計を最大化する最大化問題を解く。ソルバー部140は、一例として、(数1)および(数2)式の制約条件を満たしつつ、次式を最小化する最小化問題を解く。
(数3)
1/(LBA+LAB

(数3)式は、2つの論理プロセスAおよびBに対応する式の例を示したが、2以上の論理プロセスに対応する式として、最小化問題を次式のように表現してもよい。

以上のように、ソルバー部140は、制約条件(数1)および(数2)式と、最小化すべき(数3)式が明確になるので、当該最小化問題を既知の算出方法で解くことができる。ソルバー部140は、例えば、連続非線形最適化問題の解法として既知である最急降下法等の勾配法によって(数3)式を最小化することができる。即ち、ソルバー部140は、(数3)式を最小化する解として、複数の論理プロセスの初期時間シフトおよび複数の論理プロセス間における先行実行時間を得る。

ここで、論理プロセス同士のメッセージの授受に応じて生成される連立方程式の数と、解くべき初期時間シフトの数とが一致する場合、即ち、図2および図3で説明したように、解析的に先行実行時間および初期時間シフト(L'AB、L'BA、・・・)を算出できる場合がある。このような場合、ソルバー部140は、解析解となる先行実行時間および取得した通信遅延に等しい初期時間シフト(L'AB、L'BA、・・・)と略同一の先行実行時間および初期時間シフトを解として得る。即ち、ソルバー部140は、図2および図3で説明したように、各論理プロセスを並列実行させて全体のシミュレーション実行時間を短縮させる先行実行時間および初期時間シフトを得ることができる。

また、論理プロセス同士のメッセージの授受に応じて生成される連立方程式の数が、解くべき初期時間シフトの数と異なる場合、即ち、何らかの追加の情報および処理等がなければ初期時間シフトを算出できない場合がある。このような場合であっても、条件生成部130が連立方程式に対応する制約条件を生成し、ソルバー部140が最小化問題を解くことで、連立方程式の数を増減させることなしに、制約条件を満たす適切な先行実行時間および初期時間シフトを得ることができる。

図6は、本実施形態に係る3つの論理プロセスを備える第1の構成例を示す。図1から図3で説明したように、図中のL'XYは、論理プロセスXからYへのメッセージ通知のタイムラグを示す。図6の構成に対して、条件生成部130は、一例として、次式の制約条件を生成する。
(数5)
−S=(LBA−LAB)/2
−S=(LCB−LBC)/2
−S=(LAC−LCA)/2
≧0,S≧0,S≧0
0≦LXY≦L'XY

そして、ソルバー部140は、(数5)式の制約条件を満足しつつ、(数4)式の最小化問題を解いて、先行実行時間LXYおよび初期時間シフト(S、S、S)を得る。ここで、ソルバー部140は、(数5)式の第1番目から第3番目の式の和より、制約条件を次式のように縮退してよい。
(数6)
AB+LBC+LCA=LBA+LAC+LCB
0≦LXY≦L'XY

(数6)式の左辺は、メッセージが時計回りに送信される通信リンク(接続)の先行実行時間を示し、右辺はメッセージが反時計回りに送信される通信リンクの先行実行時間を示す。このような場合、ソルバー部140は、LXYの総和を最大にするように最適化するので、典型的には、左辺および右辺のいずれか一方が上限値(L'AB+L'BC+L'CAまたはL'BA+L'AC+L'CB)となる。

また、一例として、時計回りおよび反時計回りの通信リンクのうち、少なくともいずれか一方のタイムラグの総和が零となる場合がある。この場合、3つの論理プロセスの少なくとも一方のループが、タイムラグなし(即ち、L'AB=L'BC=L'CA=0および/またはL'BA+L'AC+L'CB=0)となり、論理プロセスA、B、およびCは、並列実行できない強連成の構成となるので、ソルバー部140は、解を得ることができない。

図7は、本実施形態に係る4つの論理プロセスを備える構成例を示す。図6と同様に、図中のL'XYは、論理プロセスXからYへのメッセージ通知のタイムラグを示す。図7の構成に対して、条件生成部130は、一例として、次式の制約条件を生成する。
(数7)
−S=(LBA−LAB)/2
−S=(LCB−LBC)/2
−S=(LAC−LCA)/2
−S=(LDB−LBD)/2
−S=(LCD−LDC)/2
≧0,S≧0,S≧0,S≧0
0≦LXY≦L'XY

そして、ソルバー部140は、(数7)式の制約条件を満足しつつ、(数4)式の最小化問題を解いて、先行実行時間LXYおよび初期時間シフト(S、S、S、S)を得る。ここで、ソルバー部140は、(数7)式の第1番目から第3番目の式、並びに、第2、4、および5番目の式より、制約条件を次式のように縮退してよい。
(数8)
AB+LBC+LCA=LBA+LAC+LCB
CB+LBD+LDC=LBC+LCD+LDB
0≦LXY≦L'XY

以上のように、本実施形態の条件生成部130およびソルバー部140は、取得部110が取得した複数の論理プロセスの情報に基づき、制約条件を生成して最小化問題を解き、制約条件を満たす適切な先行実行時間および初期時間シフトを得ることができる。また、条件生成部130およびソルバー部140は、論理プロセス間の一部の通信リンクが存在しない構成においても、制約条件を生成して最小化問題を解くことができる。

図8は、本実施形態に係る3つの論理プロセスを備える第2の構成例を示す。当該第2の構成例において、図6に示された本実施形態に係る3つの論理プロセスを備える第1の構成例の動作と略同一のものには同一の符号を付け、説明を省略する。この場合、条件生成部130は、一の論理プロセスから他の論理プロセスに対して直接通信しない場合に、一の論理プロセスから他の論理プロセスに対する先行実行時間の上限に制約を与えない。即ち、条件生成部130は、直接通信しない通信リンクの通信遅延を無限大に設定する。

条件生成部130は、一例として、図8の構成に対して次式の制約条件を生成する。
(数9)
−S=(LBA−LAB)/2
−S=(LCB−LBC)/2
−S=(LAC−LCA)/2
≧0,S≧0,S≧0
0≦LXY≦L'XY、ただし、L'BC=∞

そして、ソルバー部140は、(数9)式の制約条件を満足しつつ、(数4)式の最小化問題を解いて、先行実行時間LXYおよび初期時間シフト(S、S、S)を得る。ソルバー部140は、一例として、L'AB=100、L'BA=80、L'CB=90、L'CA=40、およびL'AC=0といった通信遅延に対して、LBC=30といった解を得ることができる。

次に、シミュレーション部150は、得られた先行実行時間および初期時間シフトに基づき、シミュレーションを実行する(S230)。シミュレーション部150は、最小の初期時間シフトとの差が0ではない初期時間シフトを有する論理プロセスを、当該差を初期シフト期間としてシミュレーションの実行開始時点から先行して実行させる。

シミュレーション部150は、例えば、論理プロセスA、B、およびCの各初期時間シフトがそれぞれS=0、S=50、S=75の場合、最小の初期時間シフト(S=0)との差(S−S=50、S−S=75)が0ではない初期時間シフトを有する論理プロセスBおよびCを、先行実行させる。この場合、初期シフト期間は論理プロセスAの初期時間シフトSとの差なので、論理プロセスBは50、論理プロセスCは75となる。ここで、各数値は一例であって、任意に規格化されたものであってよい。

また、シミュレーション部150は、実行開始時点から先行して実行させない論理プロセスからは、シミュレーションの実行開始時点において対応する論理プロセスに先行実行を許可するメッセージを送信させる。即ち、シミュレーション部150は、例えば、シミュレーションの実行開始時点において、論理プロセスAから論理プロセスBおよびCにメッセージを送信させる。

そして、シミュレーション部150は、初期シフト期間が経過した論理プロセスから対応する論理プロセスに先行実行を許可するメッセージを送信させる。即ち、シミュレーション部150は、例えば、時間が50経過した時点で、論理プロセスBから論理プロセスAおよびCにメッセージを送信させる。また、シミュレーション部150は、時間が75経過した時点で、論理プロセスCから論理プロセスAおよびBにメッセージを送信させる。

シミュレーション部150は、各論理プロセスに対して送信されたメッセージにより許可された先行実行時間のうち最小の先行実行時間分先行する時刻まで各論理プロセスの実行を進め、当該論理プロセスから他の論理プロセスに対してメッセージをそれぞれ送信させる。即ち、シミュレーション部150は、例えば、論理プロセスAが論理プロセスBおよびCから受け取った先行時間のうち、先に経過する先行時間の経過まで論理プロセスAの処理を実行させる。そして、シミュレーション部150は、論理プロセスAの処理を停止させ、当該論理プロセスAから論理プロセスBおよびCに次のメッセージを送信させた後、論理プロセスBおよびCからメッセージを受け取るまで待機時間とさせる。

同様に、シミュレーション部150は、論理プロセスBが論理プロセスCおよびAから受け取った先行時間のうち、先に経過する先行時間の経過まで論理プロセスBの処理を実行させる。そして、シミュレーション部150は、論理プロセスBの処理を停止させ、当該論理プロセスBから論理プロセスCおよびAに次のメッセージを送信させた後、論理プロセスCおよびAからメッセージを受け取るまで待機時間とさせる。

シミュレーション部150は、論理プロセスCについても論理プロセスAおよびBと同様に、処理の実行、およびメッセージの送信等を実行させる。シミュレーション部150は、シミュレーションが終了するまで以上の動作を繰り返すことで、複数の論理プロセスを並行実行させることができる。

そして、表示部160は、シミュレーション部150が実行したシミュレーション結果を表示する(S240)。また、シミュレーション部150は、シミュレーション結果および/またはシミュレーションプログラム等を記憶部120に記憶してもよい。

以上のように、本実施形態のシミュレーション装置100は、各論理プロセスの通信遅延に基づき、シミュレーションを実行させることができる。ここで、シミュレーション装置100は、通信遅延を上限とした制約条件を生成し、調整すべき各論理プロセスのタイムラグを、先行実行時間を最大とするように最適化する最適化問題として定式化するので、先行実行時間および初期時間シフトを自動で得ることができる。また、複数の論理プロセス間の一部に、一方向の接続があるが逆方向の接続がない場合が生じても、当該最適化問題を解くことができ、シミュレーション・プログラムを生成してシミュレーションを実行させることができる。

また、シミュレーション装置100は、複数の論理プロセスの一部を、シミュレーションの実行開始時点から初期シフト期間が経過するまで先行して実行させて、各論理プロセスを効率的に並列実行させることができる。この場合においても、シミュレーション装置100は、先行して実行させる論理プロセスおよび当該論理プロセスの初期シフト期間を、自動で決定することができる。

そして、各論理プロセスは、先行実行を許可するメッセージを受け取ったことに応じて、先行実行を開始するので、シミュレーション実行中および待機時間においてはメッセージを受信しても送信することはない。即ち、シミュレーション装置100は、各論理プロセス間のメッセージ送信の頻度を最小にさせつつ、各論理プロセスを効率的に並列実行させることができる。

図9は、本実施形態に係るシミュレーション装置100として機能するコンピュータ1900のハードウェア構成の一例を示す。本実施形態に係るコンピュータ1900は、ホスト・コントローラ2082により相互に接続されるCPU2000、RAM2020、グラフィック・コントローラ2075、および表示装置2080を有するCPU周辺部と、入出力コントローラ2084によりホスト・コントローラ2082に接続される通信インターフェイス2030、ハードディスクドライブ2040、およびDVDドライブ2060を有する入出力部と、入出力コントローラ2084に接続されるROM2010、フレキシブルディスク・ドライブ2050、および入出力チップ2070を有するレガシー入出力部と、を備える。

ホスト・コントローラ2082は、RAM2020と、高い転送レートでRAM2020をアクセスするCPU2000およびグラフィック・コントローラ2075とを接続する。CPU2000は、ROM2010およびRAM2020に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ2075は、CPU2000等がRAM2020内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置2080上に表示させる。これに代えて、グラフィック・コントローラ2075は、CPU2000等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。

入出力コントローラ2084は、ホスト・コントローラ2082と、比較的高速な入出力装置である通信インターフェイス2030、ハードディスクドライブ2040、DVDドライブ2060を接続する。通信インターフェイス2030は、ネットワークを介して他の装置と通信する。ハードディスクドライブ2040は、コンピュータ1900内のCPU2000が使用するプログラムおよびデータを格納する。DVDドライブ2060は、DVD−ROM2095からプログラムまたはデータを読み取り、RAM2020を介してハードディスクドライブ2040に提供する。

また、入出力コントローラ2084には、ROM2010と、フレキシブルディスク・ドライブ2050、および入出力チップ2070の比較的低速な入出力装置とが接続される。ROM2010は、コンピュータ1900が起動時に実行するブート・プログラム、および/または、コンピュータ1900のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ2050は、フレキシブルディスク2090からプログラムまたはデータを読み取り、RAM2020を介してハードディスクドライブ2040に提供する。入出力チップ2070は、フレキシブルディスク・ドライブ2050を入出力コントローラ2084へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ2084へと接続する。

RAM2020を介してハードディスクドライブ2040に提供されるプログラムは、フレキシブルディスク2090、DVD−ROM2095、またはICカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、RAM2020を介してコンピュータ1900内のハードディスクドライブ2040にインストールされ、CPU2000において実行される。

プログラムは、コンピュータ1900にインストールされ、コンピュータ1900を取得部110、記憶部120、条件生成部130、ソルバー部140、シミュレーション部150、および表示部160として機能させる。

プログラムに記述された情報処理は、コンピュータ1900に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である取得部110、記憶部120、条件生成部130、ソルバー部140、シミュレーション部150、および表示部160として機能する。そして、この具体的手段によって、本実施形態におけるコンピュータ1900の使用目的に応じた情報の演算または加工を実現することにより、使用目的に応じた特有のシミュレーション装置100が構築される。

一例として、コンピュータ1900と外部の装置等との間で通信を行う場合には、CPU2000は、RAM2020上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス2030に対して通信処理を指示する。通信インターフェイス2030は、CPU2000の制御を受けて、RAM2020、ハードディスクドライブ2040、フレキシブルディスク2090、またはDVD−ROM2095等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス2030は、DMA(ダイレクト・メモリ・アクセス)方式により記憶装置との間で送受信データを転送してもよく、これに代えて、CPU2000が転送元の記憶装置または通信インターフェイス2030からデータを読み出し、転送先の通信インターフェイス2030または記憶装置へとデータを書き込むことにより送受信データを転送してもよい。

また、CPU2000は、ハードディスクドライブ2040、DVDドライブ2060(DVD−ROM2095)、フレキシブルディスク・ドライブ2050(フレキシブルディスク2090)等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をDMA転送等によりRAM2020へと読み込ませ、RAM2020上のデータに対して各種の処理を行う。そして、CPU2000は、処理を終えたデータを、DMA転送等により外部記憶装置へと書き戻す。このような処理において、RAM2020は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはRAM2020および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、CPU2000は、RAM2020の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはRAM2020の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもRAM2020、メモリ、および/または記憶装置に含まれるものとする。

また、CPU2000は、RAM2020から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、RAM2020へと書き戻す。例えば、CPU2000は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合(または不成立であった場合)に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。

また、CPU2000は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第1属性の属性値に対し第2属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、CPU2000は、記憶装置に格納されている複数のエントリの中から第1属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第2属性の属性値を読み出すことにより、所定の条件を満たす第1属性に対応付けられた第2属性の属性値を得ることができる。

以上に示したプログラムまたはモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク2090、DVD−ROM2095の他に、DVD、Blu−ray(登録商標)、またはCD等の光学記録媒体、MO等の光磁気記録媒体、テープ媒体、ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークまたはインターネットに接続されたサーバシステムに設けたハードディスクまたはRAM等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ1900に提供してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

100 シミュレーション装置、110 取得部、120 記憶部、130 条件生成部、140 ソルバー部、150 シミュレーション部、160 表示部、1900 コンピュータ、2000 CPU、2010 ROM、2020 RAM、2030 通信インターフェイス、2040 ハードディスクドライブ、2050 フレキシブルディスク・ドライブ、2060 DVDドライブ、2070 入出力チップ、2075 グラフィック・コントローラ、2080 表示装置、2082 ホスト・コントローラ、2084 入出力コントローラ、2090 フレキシブルディスク、2095 DVD−ROM

Claims (11)

  1. シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスを並行実行するシミュレーション装置であって、
    前記複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、前記複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する条件生成部と、
    前記制約条件を満たし、かつ前記複数の論理プロセス間における前記メッセージの通信オーバーヘッドを最小化する最適化問題を解いて前記複数の論理プロセスの初期時間シフトおよび前記複数の論理プロセス間における先行実行時間を得るソルバー部と、
    を備えるシミュレーション装置。
  2. 前記複数の論理プロセスのそれぞれを前記初期時間シフト分進めた時刻から開始させ、各論理プロセスから前記先行実行時間分の先行実行を許可する前記メッセージを送信させながら前記複数の論理プロセスを並行実行させるシミュレーション部を備える請求項1に記載のシミュレーション装置。
  3. 前記シミュレーション部は、各論理プロセスに対して送信された前記メッセージにより許可された先行実行時間のうち最小の先行実行時間分先行する時刻まで各論理プロセスの実行を進め、当該論理プロセスから他の論理プロセスに対して前記メッセージを送信させる請求項2に記載のシミュレーション装置。
  4. 前記ソルバー部は、前記制約条件を満たし、かつ前記複数の論理プロセスにおける前記先行実行時間の合計を最大化する最大化問題を解く請求項1から3のいずれか一項に記載のシミュレーション装置。
  5. 前記条件生成部は、通信元の各論理プロセスから通信先の各論理プロセスに対する前記メッセージにより許可すべき先行実行時間を、通信元の各論理プロセスから通信先の各倫理プロセスへの前記通信遅延以下とする前記制約条件を生成する請求項1から4のいずれか一項に記載のシミュレーション装置。
  6. 前記条件生成部は、一の論理プロセスから他の論理プロセスに対して直接通信しない場合に、前記一の論理プロセスから前記他の論理プロセスに対する前記先行実行時間の上限に制約を与えない請求項5に記載のシミュレーション装置。
  7. 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差より0に近付けた値とする前記制約条件を生成する請求項1から6のいずれか一項に記載のシミュレーション装置。
  8. 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差の1/4倍から3/4倍までの範囲内とする前記制約条件を生成する請求項7に記載のシミュレーション装置。
  9. 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差の1/2倍とする前記制約条件を生成する請求項8に記載のシミュレーション装置。
  10. シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスを並行実行するシミュレーション方法であって、
    前記複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、前記複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する条件生成段階と、
    前記制約条件を満たし、かつ前記複数の論理プロセス間における前記メッセージの通信オーバーヘッドを最小化する最適化問題を解いて前記複数の論理プロセスの初期時間シフトおよび前記複数の論理プロセス間における先行実行時間を得るソルバー段階と、
    を備えるシミュレーション方法。
  11. コンピュータに、請求項1から9のいずれか一項に記載のシミュレーション装置として機能させるプログラム。
JP2013246498A 2013-11-28 2013-11-28 シミュレーション装置、シミュレーション方法、およびプログラム Active JP5920842B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013246498A JP5920842B2 (ja) 2013-11-28 2013-11-28 シミュレーション装置、シミュレーション方法、およびプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013246498A JP5920842B2 (ja) 2013-11-28 2013-11-28 シミュレーション装置、シミュレーション方法、およびプログラム
CN201410637489.3A CN104679576B (zh) 2013-11-28 2014-11-06 仿真装置、仿真方法
US14/551,174 US9563471B2 (en) 2013-11-28 2014-11-24 Simulation apparatus, simulation method, and program
DE102014117431.3A DE102014117431A1 (de) 2013-11-28 2014-11-27 Simulationsvorrichtung, Simulationsverfahren und Programm

Publications (2)

Publication Number Publication Date
JP2015106179A JP2015106179A (ja) 2015-06-08
JP5920842B2 true JP5920842B2 (ja) 2016-05-18

Family

ID=53045660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013246498A Active JP5920842B2 (ja) 2013-11-28 2013-11-28 シミュレーション装置、シミュレーション方法、およびプログラム

Country Status (4)

Country Link
US (1) US9563471B2 (ja)
JP (1) JP5920842B2 (ja)
CN (1) CN104679576B (ja)
DE (1) DE102014117431A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5920842B2 (ja) 2013-11-28 2016-05-18 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation シミュレーション装置、シミュレーション方法、およびプログラム
JP6600280B2 (ja) * 2016-06-28 2019-10-30 トヨタテクニカルディベロップメント株式会社 シミュレーション装置、シミュレーション方法、シミュレーションプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5794005A (en) * 1992-01-21 1998-08-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Synchronous parallel emulation and discrete event simulation system with self-contained simulation objects and active event objects
WO2003096235A2 (en) * 2002-05-13 2003-11-20 Rensselaer Polytechnic Institute Discrete event simulation system and method
JP4020849B2 (ja) * 2003-09-25 2007-12-12 松下電器産業株式会社 シミュレーション装置、シミュレーションプログラム、記録媒体及びシミュレーション方法
JP5186290B2 (ja) * 2008-06-18 2013-04-17 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation シミュレーション方法、システム及びプログラム
JP5224957B2 (ja) * 2008-07-25 2013-07-03 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation シミュレーション方法、システム及びプログラム
CN103098032B (zh) * 2010-08-20 2015-10-14 国际商业机器公司 仿真方法和系统
US20130124174A1 (en) * 2011-06-03 2013-05-16 David R. Jefferson Internal parallelism in a parallel discrete event simulation for space situational awareness
JP5790312B2 (ja) * 2011-08-25 2015-10-07 富士通株式会社 通信方法、通信装置、および、通信プログラム
JP5961971B2 (ja) * 2011-10-12 2016-08-03 富士通株式会社 シミュレーション装置,方法,およびプログラム
WO2013084654A1 (ja) * 2011-12-05 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション シミュレーション実行方法、プログラム及びシステム
KR20130081354A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 분산 병렬 시뮬레이션에서의 통신 방법
CN103268251B (zh) * 2013-05-02 2016-12-28 中国人民解放军国防科学技术大学 一种基于时戳截流的并行离散事件仿真时间同步方法
JP5920842B2 (ja) 2013-11-28 2016-05-18 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation シミュレーション装置、シミュレーション方法、およびプログラム

Also Published As

Publication number Publication date
CN104679576B (zh) 2017-10-13
JP2015106179A (ja) 2015-06-08
DE102014117431A1 (de) 2015-05-28
US9563471B2 (en) 2017-02-07
US20150149145A1 (en) 2015-05-28
CN104679576A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
Zhao et al. Accelerating binarized convolutional neural networks with software-programmable fpgas
Awan et al. S-caffe: Co-designing mpi runtimes and caffe for scalable deep learning on modern gpu clusters
US9477502B2 (en) Parallel processing of data for an untrusted application
Chen et al. Large graph processing in the cloud
US10101977B2 (en) Method and system of a command buffer between a CPU and GPU
CN101556543B (zh) 用于执行翻译后的应用程序的计算系统
Gupta et al. Program implementation schemes for hardware-software systems
EP1267287B1 (en) High-level synthesis apparatus and method, method for producing logic circuit using the high-level synthesis method, and recording medium
AU2018203563B2 (en) Reciprocal quantum logic (RQL) circuit synthesis
US9361079B2 (en) Method for compiling a parallel thread execution program for general execution
US8745561B1 (en) System and method for common path pessimism reduction in timing analysis to guide remedial transformations of a circuit design
US8448111B2 (en) System and method for metastability verification of circuits of an integrated circuit
US8099584B2 (en) Methods for scalably exploiting parallelism in a parallel processing system
KR20140080434A (ko) 맵리듀스 프레임워크에서 데이터 프로세싱의 최적화를 위한 디바이스 및 방법
US8418094B2 (en) Methods, systems, and computer program product for parallelizing tasks in processing an electronic circuit design
US9323619B2 (en) Deploying parallel data integration applications to distributed computing environments
US10853544B2 (en) Selective execution for partitioned parallel simulations
CN106662995B (zh) 用于提供中间线程抢占的装置、方法、系统、介质和设备
JP4667206B2 (ja) マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法
CN104094235B (zh) 多线程计算
JP5475996B2 (ja) モデル化およびシミュレーション方法
US20090326886A1 (en) Formal Verification of Models Using Concurrent Model-Reduction and Model-Checking
CN105426344A (zh) 基于Spark的分布式大规模矩阵乘法的矩阵计算方法
CN101221551A (zh) 用于对称多处理器互连的方法和设备以及多处理器
CN102279766B (zh) 并行模拟多个处理器的方法及系统、调度器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160113

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20160316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5920842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150